JPS6041377B2 - デ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明はプログラム可能な制御器、更に具体的にはその
ような制御器におけるメモリ・スペースのアドレツシン
グに関するものである。

或るデータ処理装置の適用分野では、プログラム実行に
関する限り複数個のプログラムを互いに独立して動作さ
せる事が望ましい。

しかしながら各プログラムは他のプログラムと共通の信
号即ち共通のデータ又はプログラムを使用することがあ
る。多くの装置においては、この様な共通信号のアドレ
ツシングはその共通信号への容易なアクセスを保証する
ためにテーブルもしくは独特のアドレツシング回路を必
要とする。しかしながらこの様な共通信号が外部的に制
御される診断、入力／出力（１／０）動作の制御等に関
連して使用される場合、その外部装置はこの様な独特の
アドレッシングを可能とせねばならず、もしくはこの様
な外部装置に接続されたプログラム可能制御器則ちデー
タ処理装置内のプログラミング構造と両立して動作する
様様成されなければならない。多くのこの様な適用分野
においては、制御されるべき装置に特別構造が追加され
たり、或いはシステム全体で追加の機能が実行されたり
、或いはそのプログラム信号を収容するのに必要なメモ
リの寸法を少なくするために再プログラミングが行なわ
れたりするので、プログラム可能な制御器の内部プログ
ラミング配列が変ることがある。中程度の容量のプログ
ラムカロ能な制御器においては、１／０装置等を制御す
るテーブルに関してプログラミング上の及びハードウェ
ア上の付加を行なうこは避けなければならない。後述の
ようなメモリのゾーン化（ｚｏｎｉｎｇ）がなされない
場合には、各メモリ・アクセスのためのアドレス・ビッ
トの数が増大し、ハードウェアのコストを増大する。ゾ
ーン化の範囲外でのプログラミングも又メモリ・スペー
スを必要とし、メモリ・コストが増加する。更に或る機
械はプログラム可能制御器の効率を最大化するために種
々のアプリケーションを有し、これには種々のプログラ
ム構造もしくは配列を必要とする。この様な種々のアプ
リケーションにおいては、外部診断装置もしくは他の外
部装置はこの様な多様性に適合せねばならず、かくして
プログラム可能制御器の用途が広くなるにつれ診断手段
のコストが増大する。メモリの論理的ゾ−ン化は１つの
命令語が少ないビットを使ってオペランド・メモリのみ
ならずプログラム・メモリをもアドレスするのを可能に
するものである。

データ処理装置のコストは１命令語中のビッ！・数に直
接関係する。即ち命令語が長くなるにつれ、プログラム
を貯蔵するためのより多くのメモリが必要とされ、デー
タ処理装置のコストが増大する。種々の技法がメモリの
ゾーン化に使用されてきた。１つの技法はメモリの或る
部分すなわちゾーン内をアクセスするためには命令語内
では１バイトのアドレス・フィールドしか使用しない。

他のゾ−ンをアクセスするためには、いわゆる拡張アド
レッシング技法が使用される。即ち、メモリの全範囲を
アドレスするためには２バイトのメモリ・アドレスを含
む特定型の命令が必要とされる。この技法を使用すると
、プログラムの実行に関連して使用される命令語は１バ
イト少ないバイト数のアドレス・フィールドを有し、プ
ログラム・メモリの多くのバイトが節約される。メモリ
をゾーン化する他の形式はベース＋変位アドレッシング
を使用するものである。このシステムにおいては、イン
デックス・レジスタもしくは他の型のレジスタが２バイ
トのメモリ・アドレッシング・フィールドで表わされる
ベース・アドレスを貯蔵する。命令語は従ってインデッ
クス・レジスタの信号内容に加えられるかもしくは減算
される変位のみを含む。この型のアドレッシングはイン
デックス・アドレツシングとも呼ばれる。他の型のゾー
ン化はプログラム・カウンターの一部がベース・アドレ
スであり、命令語がプログラム・アドレス・カウン夕か
らの変位量を合み、これ等がフェツチされるオペランド
のメモリ場所を定義するものである。貢アドレッシング
と呼ばれる更に他の型のアドレツシングはプログラム・
カウンタの上位バイトをアクセスさるべきメモリ中のゾ
ーンを定めるのに使用し、命令語中のアドレス・フィー
ルドをアドレス・ビットの下位部として使用する。上述
のように、メモリのゾ−ン化はプログラム・メモリ・ス
ペースの節約に有用であることは容易に明らかである。
しかプログラムの実行速度が遅くなるという犠牲を伴な
う。即ちゾーンを切換えるために、広範囲なァドレッシ
ング、他の型の制御命令、又は種々のゾーン間のアクセ
スが命令プログラム内でインタリーブされる必要がある
。プログラム可能制御器及びデータ・プロセッサは複数
の診断及び入力／出力接続の目的に対しては独立したプ
ログラム構造にすることが望ましい。

プログラム構造のこのような独立性は分散処理システム
の構成及び利用を容易にする。本発明の目的はプログラ
ムの実行速度を低下させることなく、メモリ・スペース
の節約を行なうことにある。

発明の要約 本発明はメモリのゾーン化を行なった場合従来そのメモ
リ内に設けられていた１／０レジスタ、診断ユニットの
アドレス等の各プログラムが共通に使用するものをその
メモリとは別個に設けると共に、それら１／０レジス夕
等をそれらが各ゾーンに設けられているものと同様にア
ドレスすることによりゾーンのスイッチングを必要とす
ることなくすべてのプログラムがアクセスできるように
するものである。

本発明によれば、各プログラムが排他的に使用するデー
タを持ったレジスタは主貯蔵装置内に設けられ、各ゾー
ンを識別するためのアドレス・ビットとゾーン内の各レ
ジス夕を識別するためのアドレス・ビットとによってア
ドレスされる。

一方、各プログラムが共通に使用する１／０レジスタは
主貯蔵装置外に設けられ、上記ゾーン内の各レジス夕を
識別するためのビットのみによってアドレスされるよう
にする。これにより、１ノ○レジスタをアドレスする時
従来よりも少ない数のアドレス・ビットを使用でき且つ
ゾーンのスイッチングを不用にする。実施例の説明 （ａｌ コピー作成機械の概略 本発明は第１図に示されたコピー作成機械１０と関連し
て使用される事が好ましい。

本発明を使用するコピー作成機械１０は手によって挿入
されたコピーさるべき原稿を給送するための半自動原稿
送り機構（ＳＡＤＦ）１ １を含む。ＳＡＤＦＩ Ｉ中
の原稿ガラス（図示されず）は原稿入力光学系１２中の
周知の光学走査器によって走査され、照射像を経路２３
を経て後述のコピー作成部１３へ与える。コピー作成部
１３はコピー紙にその光学像を転写し、作成されたコピ
ーを操作者が取上げ得るように、もしくは他の利用装置
（図示されず）に自動的に転送するために出力部１４へ
供給する。出力部１４はいわゆる非丁合モードにおいて
すべての作成されたコピーを受取るコピー出力トレイ１
４Ａを含む。コピー作成機械１０はコピー作成後の自動
丁合を必要とすることがあるので丁合機１４８が出力部
１４に設けられる。丁合されるコピーの数が比較的多く
なる時は、丁合されるコピーを受取るために第１の丁合
機１４８と並んで第２の丁合機１４Ｃが設けられる。コ
ピー作成機械１０はオペレータ制御パネル５２を有し、
それはコピー作成パラメータをコピー作成部（ＣＰＰ）
１３へ与えるように手操作可能な複数のスイッチを有す
る。

この様なパラメー外ま周知であり、ここでは詳細は説明
しない。コピー作成機械１川まコピー・マイクロプロセ
ッサ制御器（ＣＭＣ）５３Ａによって制御される。本発
明に従い、外部診断ユニット２５４によるコピー作成機
械１０の診断はユニット２５４をＣＭＣ５３Ａのプログ
ラムと無関係に動作させることによって行なわれる。Ｃ
ＰＰ１３とＣＭＣ５３Ａ間の信号のやりとりも本発明に
従って行なわれる。この様なＣＭＣ５３Ａと外部診断ユ
ニット２５４との間の関係は本発明を使用することによ
って動作が補強される分散データ・プロセッサ・システ
ムである。更に本発明の説明に進む前に、ゼログラフィ
電子写真技法を使用してＣＰＰ１３の動作を説明する。

光導電体ドラム部材２０は複数のゼログラフィ処理ステ
ーションを通過して矢印の方向に回転する。第１のステ
ーション２１は光導電体部材２０の表面上に正若しくは
負の静電荷を与える。この電荷は均一な光導電体表面上
の均一静電荷である事が好ましい。この様な帯電は破線
矢印２３によって示された投射光学像が嫁現像及び転写
にそなえて光導電体上の静電荷を変化させる様光のない
所で行われる。原稿入力光学系１からの投射光学像は光
導電体表面の領域２２を露光する。投射像の光はその明
るさに従って光導電体部材２０の表面領域を放電させる
。例えば原稿の黒部即ち印刷領域からは最小の光が反射
されるので対応する放電はない。この結果、ＳＡＤＦＩ
Ｉ中の原稿印刷領域の黒さに対して光導電体部村２０の
領域に静電荷が残る。この帯電パターンは光導電体表面
の潜像と呼ばれる。像間消去ランプ３０８は規定された
像領域外の光導電体部村２０を放電させる。次のゼログ
ラフィ・ステーションは依然として電荷を有する光導電
体上にトナーを付着させ、保持させるためにトナー供給
装置２５からトナー（インク）を受取る現像ステーショ
ン２４である。現像ステーションは光導電体表面の帯電
領域の極性と反対極性を有するトナーを受取る。従って
、トナー粒子は帯電領域には静電的に付着するが、放電
領域には付着されない。従って、ステーション２４を通
った後光導電体表面はＳＡＤＦＩＩの原稿若しくはＬＩ
レーザ入力によって供給された像の明暗領域に対応する
階調像を有する。次に潜像は転写ステーション２６中で
コピー紙に転写される。紙は入力紙経路部２７からこれ
と同期する入力ゲート２８を経てステーション２６へも
たらされる。ステーション２６において、コピー紙は光
導電体上の階調像と接触せられ、そのコピー紙へのトナ
−の転写が生ずる。この転写後、像を帯びたコピー紙は
光導電体表面から剥離され、経路２９に沿い移動される
。次に、紙は融着ステーション３１でその上の静電的に
運ばれた像が融着される。コピー紙はコピー処理に対し
て都合の悪い静電荷をステーション２６で受けてしまう
。従って、コピー紙は出力部１４へ転送される前にステ
ーション３２において放電される。次いで光導電体部材
２０‘こ戻ると、その部村２０上の後領域は転写ステー
ション２６を通った後、光導電体表面上にかなりの残留
トナーが存在する。従って清掃ステーション３０は原稿
入力光学系１２によって投射される次の像を受取るのに
そなえて擬領域を清掃する様、残留トナーを除去する回
転清掃ブラシ（図形されず）を有する。次いでこのサイ
クルは丁度きれいにされたばかりの濠領域を帯電ステー
ション２１によって帯電する事によって繰返される。コ
ピー作成部１３による片面コピーの作成は用紙供給装置
３５から紙のブランク・シートを転写ステーション２６
、融着ステーション３１へ、次いで直接出力コピー部１
４へ転送するものである。

用紙供給装置３５は紙がなくなった時に周知の方法で作
成部１３の動作を禁止する空感知スイッチ３６を有する
。両面モード‘こおいては、両面転換ゲート４２がＣＭ
Ｃ５３Ａにおける両面制御回路（図示されず）によって
上方位置に付勢され、片面しか終ってないコピーを経路
４３を経て中間貯蔵ユニット４０へ向けさせる。

従って、部分的に作成されたコピー（即ち片面のみに像
を有するコピー）は第２の像を受取る次の裏面のコピー
作成動作に備えて待機する。中間貯蔵ユニット４０中に
存在するコピーは中間のコピー作成状態にある。原稿を
ＳＡＤＦＩ Ｉに挿入することによって開始される次の
コピー作成動作において、中間貯蔵ユニット４０から一
時に１枚ずつコピーが取出され、第２の像を受取るため
に上述の如く経路４４を経て経路２７へ送られる。

２つの像を有する両面コピ−は次いで出力コピー部１４
へ転送される。

中間貯蔵ユニット４０のスイッチ４１は中間貯蔵ユニッ
ト４０中にコピー則ち紙があるかどうかを検出する。も
しあれば、中間コピー作成状態信号が線４５を経て制御
器６３Ａに供給される。コピー作成機械は複数個のラン
プ及びスイッチ（大部分は図示されず）を有し、制御器
５３Ａは光導電体部材２０の綾領域の移動と同期してそ
の機械全体を動作させる。課料メータＭが謙料の目的の
ために処理された像を計数する。例えば紙解放ゲート２
８が現像ステーション２４を通過して移動する像領域と
同期して付勢される。この様な制御はこの分野で周知で
ありここでは詳述しない。ＣＰＰ１３は同機に紙経路５
５を経て入力経路２７へコピー紙を供給する第２のコピ
ー紙供給装置３５Ａを有する。

コピー紙源としての紙供給装置３５若し〈は３５Ａの選
択は第１若し〈は第２の紙供給装置と記号が付されたス
イッチ５６の付勢によってパネル５２から制御される。
選択は相互に排他的である。制御器５３Ａはスイッチ５
６に応答し、通常の如く夫々のコピー紙供給装置３５，
３５Ａ中の紙送出器（図示されず）を付勢する。（ｂ｝
コピー・マイクロプロセッサ 次に第２図のコピ−・マイクロプロセッサ制御器ＣＭＣ
５３Ａについて説明する。

プログラム可能なその制御器５３Ａは制御貯蔵装置Ｒ０
６１ ７１に含まれる制御プログラムの粗に基づいて動
作するプログラム可能単一チップ・マイクロプロセッサ
ＣＭＰ１７０を含み、主貯蔵装置若しくは作業貯蔵装置
としてメモリ１７２を使用する。ＣＭＰ１７０はＣＰＰ
１３，ＳＡＤＦＩ１、出力部１４及び制御パネル５２の
みならず制御器５３Ａ以外のユニットと通信し得る。す
べての通信は入力レジスタ１７３、出力レジスタ１７４
及び１０バスを介して行なわれる。好ましい実施例にお
いては、１０バスは８ビット幅（１文字）十パリティで
ある。どのユニットが信号を送るか若し〈は受取るかを
選択するアドレス信号は１６ビット幅アドレス・バスＡ
ＤＣを経てＣＭＰ１７０‘こよって与えられる。コピー
作成機械１０の動作パラメータ信号、エラー信号等を中
間貯蔵するための不揮発性貯蔵装置ＣＭＯＳ１７５はＣ
ＯＭＳ構造を使用し、電池１７５Ｂによって電力が供給
される半導体メモリである。クロック１７６は通常の計
算機用のタイミング信号をユニット１７０一１７５に供
給する。｛ｃ〕メモリ・アドレツシング マイクロプロセツサＣＭＰ１７０のメモリ・アドレッシ
ングが第３図及び第４図に示される。

アドレス・バスＡＤＣがＣＭＰ１７０と複数のアドレス
解読器２５０一２５３との間に設けられる。解読器２５
川ま外部診断ユニット２５４を選択するためにＣＭＰ１
７０から供給されるアドレス・ビット即ちビット０−６
（グ−Ｚ）及びビット９−１５（グ−公５）を解読する
。解読器２５０により選択された外部診断ユニットはそ
れが中間貯蔵したプログラムの制御の下にコピー作成機
械１０を動作させエラー診断することができる。解読器
２５１は入力レジス夕１７３及び出力レジスター７４よ
り成る１／０レジスタをアドレスするために供給される
アドレス・ビット艮０ちビット０−６及び９−１５を解
読し、それらレジスタを選択する。解読器２５２は不揮
発性貯蔵装置ＣＭＯＳ１７５をアドレスするために供給
されたアドレス・ビット即ちビット０−６及び９−１５
を解読してコピー作成機械１０の動作パラメータ信号、
エラー信号等を貯蔵しているレジスタを選択する。

解読器２５３はＡＤＣを介して供給された全アドレス・
ビット則ち０一１５（汐−〆５）を解読し、アドレス線
１７１Ａを介して制御貯蔵装置ＲＯＳ１ ７ １をアド
レスし或いはアドレス線１ ７２Ａを介して主貯蔵装置
１７２をアドレスする。

主貯蔵装置１７２及び制御貯蔵装置ＲＯＳ１７１は任意
数の例えば４つのゾーンより成りそして各ゾーンはそれ
ぞれ相異なるプログラムが排他的に使用し得るものであ
る。一方、メモリをゾーン化して使用する場合、上記診
断ユニット、入出力レジスタ、ＣＭＯＳ，ＲＯＳ及び主
貯蔵装置の各ユニットをアドレスするためには、これら
ユニットの集合体が１つのメモリ・スペースを構成しそ
してそのメモリ・スペース内でこれらユニットがアドレ
スされるものと考えた方がプログラミングが簡単となる
。

この場合、これら各ユニットのうち診断ユニット、入出
力レジスタ、ＣＭＯＳ、ワーキング・レジスタ（各プロ
グラムが排他的に別ちそのプログラム固有に使用するよ
う主貯蔵装置内に設けられた作業用のレジスタ）が各ゾ
ーンの下位アドレス位置に存在するものと考えることが
できる。例えば、各ユニットは４つのゾーンに分けられ
、上記の各レジスタは第４図に示されるように各ゾーン
に対応して分布されるものとする。第４図では、各ゾー
ンはそれぞれ３２バイトより成る８つの群から構成され
ている。例えば、群０の各バイトはアドレス０〜３１に
よってアクセスされ、群１の各バイトはアドレス３２〜
６３によってアクセスされる。ゾ−ン０の群０〜３はそ
のゾーンに対応するプログラムのためのワーキング・レ
ジスタが割当てられ、群４及び５はＣＭＯＳ１７５が割
当てられ、そして群６及び７はそれぞれ１／０レジスタ
ー７３，１７４及び外部診断ユニット・アドレスに割当
てられる。ゾーン１，２及び３における各群もゾーン０
と同様に分けられ且つ同様に使用されるものと考えるこ
とができる。今、ゾーン１に関連したプログラムが実行
されていると仮定した場合、そのプログラムの実行中に
生じた中間結果等はゾーン１のワーキング・レジスタに
貯蔵される。

即ち、アドレス・バスＡＤＣを介して与えられるアドレ
ス・ビットはゾーンを識別するためのビット及びゾーン
内のレジスタを識別するビットより成り、それらのビッ
トによってゾーン１のワーキング・レジスタだけがアド
レス可能となる。同様に他のすべての群における各レジ
スタもＡＤＣ上のすべてのアドレス・ビットを使ってア
ドレスすることができるが、ワーキング・レジスタ以外
のユニット良Ｐち診断ユニット、１／０レジスタ、ＣＭ
ＯＳは各プログラムが共通に使うものであるためそれら
の内容が変更されるたびに他のゾーンの対応するユニッ
トの内容も変更されなければならず、従ってその変更の
ためのゾーンのスイッチングが頻繁に行なわれる必要が
ある。然るに、本発明では各プログラムが共通にアドレ
スし得るこれらユニットをゾーン化ユニットとは別個に
設け、ゾーン識別ビットを除いたアドレス・ビットによ
ってアドレスする。即ち、メモリ・スペースにおいてゾ
ーン化されているＲＯＳ１７１及びメモリ１７２のデー
タ及びプログラム貯蔵領域及び各ワーキング・レジスタ
はマイクロプロセッサ１７０から与えられるアドレス・
バスＡＤＣ上のすべてのアドレス・ビット０−１５によ
ってアドレスされるが、診断ユニット、１／０レジスタ
及びＣＭＯＳはＡＤＣ上のアドレス・ビットのうちゾー
ンを識別するためのビット則ちビット７及び８を必要と
せずビット０−６及び９−１５によってアドレスされる
ので、各ゾーンにおける対応するユニットが同時にアド
レスされ且つそれらの内容が同時に変更されるのと同じ
であると考えられる。従って、第３図の診断ユニット２
５４、１／０レジスター７３，１７４及びＣＭＯＳ１７
５をアドレスするのにＡＤＣ上のビット０一６及び９一
１５を使用することにより、これら各ユニットが第４図
に示されたようなアドレス・スペースに設けられている
ものと全く同じであると考えてプログラムを作成するこ
とができしかもそれら共通にアドレスされるユニットに
対してはゾーン識別ビットを使用する必要がないのでプ
ログラムにおけるアドレスビットの節約となる。このよ
うに本発明では、各プログラムが共通に使用するユニッ
トを第３図に示されるように設け、それらが第４図に示
されるようなメモリ・スペースに設けられているものと
同様のアドレツシング技法を用いることによって、メモ
リのゾーン化に起因する入出力レジスタのアドレツシン
グの際のスイッチング作用を回避し且つプログラムにお
けるアドレス・ビットの節約を得ることができる。

【図面の簡単な説明】

第１図は、本発明を実施し得るコピー・マイクロプロセ
ッサ制御器を持つたコピー作成機械の概略図、第２図は
第１図のコピー作成機械を制御するためのコピー・マイ
クロプロセッサ制御器のブロック図、第３図はコピー・
マイクロプロセッサ制御器におけるアドレス解読装置を
説明するブロック図、第４図は本発明に関連したアドレ
ス・スペースの概念を示す図である。 第３図 第１図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. １ 複数のプログラムが使用するためのメモリ・スペー
   スを構成する貯蔵装置及び入出力レジスタと、該メモリ
   ・スペースにおける任意の貯蔵位置を識別するためのア
   ドレス・ビツトを供給し得るプロセツサとを含むデータ
   処理装置であつて、前記貯蔵装置は、前記複数のプログ
   ラムに対応してゾーンに分けられ、前記アドレス・ビツ
   トのうちゾーンを識別するよう前記複数のプログラムの
   １つに対応する第１所定ビツト及びゾーン内の貯蔵位置
   を識別する第２所定ビツトによつてアドレス可能にする
   ことにより、前記複数のプログラムがそれぞれ対応する
   ゾーン内の貯蔵位置をアドレスできるようにし、前記入
   出力レジスタは、前記アドレス・ビツトのうち前記第２
   所定ビツトのみによつてアドレス可能にすることにより
   、前記複数のプログラムが共通にアドレスできるように
   した、ことを特徴とするデータ処理装置。