JPS6041765B2 - 磁気デイスク制御装置 - Google Patents
磁気デイスク制御装置Info
- Publication number
- JPS6041765B2 JPS6041765B2 JP52156386A JP15638677A JPS6041765B2 JP S6041765 B2 JPS6041765 B2 JP S6041765B2 JP 52156386 A JP52156386 A JP 52156386A JP 15638677 A JP15638677 A JP 15638677A JP S6041765 B2 JPS6041765 B2 JP S6041765B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- magnetic disk
- area
- location
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】
本発明はサーチ動作を実行する際に主記憶装置からの
情報ど磁気ディスク装置からの情報を比較する機能を備
えた磁気ディスク制御装置に関するものである。
情報ど磁気ディスク装置からの情報を比較する機能を備
えた磁気ディスク制御装置に関するものである。
従来磁気ディスク制御装置においてサーチ動作を実行
する際の主記憶装置からのデータ情報と磁気ディスク装
置からのデータ情報を比較する動作を実現するには、あ
とに詳しく説明するか、データの比較のための専用の比
較器、比較マスクのためのフリップフロップその他の回
路およびこれら回路のための診断回路を設ける必要があ
つた。
する際の主記憶装置からのデータ情報と磁気ディスク装
置からのデータ情報を比較する動作を実現するには、あ
とに詳しく説明するか、データの比較のための専用の比
較器、比較マスクのためのフリップフロップその他の回
路およびこれら回路のための診断回路を設ける必要があ
つた。
すなわち全体としてハードウェア量が増加し、又これら
に伴つて価格が上昇するなど、好ましいものではなかつ
た。 したがつて本発明の目的は、情報比較のためだけ
に設けられるハードウェア量を可及的に少なくした磁気
ディスク制御装置を提供しようとするものである。
に伴つて価格が上昇するなど、好ましいものではなかつ
た。 したがつて本発明の目的は、情報比較のためだけ
に設けられるハードウェア量を可及的に少なくした磁気
ディスク制御装置を提供しようとするものである。
本発明の磁気ディスク制御装置は、データを比較する
のに、従来のように専用の比較器を用いることなく、制
御装置の主装置として用いられている演算ユニットを利
用し、そしてそれを実現するためにレジスタ間のデータ
転送指令および演算指令をマイクロ命令を用いるように
したものである。
のに、従来のように専用の比較器を用いることなく、制
御装置の主装置として用いられている演算ユニットを利
用し、そしてそれを実現するためにレジスタ間のデータ
転送指令および演算指令をマイクロ命令を用いるように
したものである。
すなわち本発明によれば、主記憶装置からのデータを格
納する第１のレジスタと、磁気ディスク装置からのデー
タを格納する第２のレジスタと、前記第１および第２の
レジスタのデータを複数ワード連続したロケーションに
それぞれ格納する第１および第２の領域を有する読出し
書込みメモリと、前記第１および第２の領域を識別する
特定のビットおよびこれら２つの領域のロケーションを
共通に指定する複数ビットを含むアドレスレジスタと、
前記第１および第２のレジスタのデータを格納するアキ
ュムレータレジスタと、このアキュムレータレジスタの
出力および前記読出し書込みメモリの読出した出力を入
力とする演算ユニットと、この演算ユニットの演算結果
を示すインデイケータレジスタと、前記演算結果を格納
する作業用レジスタと含む構成を有し、前記主記憶装置
からのデータと前記磁気ディスク装置からのデータの比
較を行うのに、第１のマイクロ命令によつて、前記第２
のレジスタのデータを前記アキュムレータレジスタに格
納すると同時に、前記特定ビットにより前記第２の領域
を指定し前記複数ビットによりこの第２の領域中にロケ
ーションを指定してこのロケーションに前記第２のレジ
スタのデータを格納し、第２のマイクロ命令によつて、
前記特定ビットにより前記第１の領域を指定し前記複数
ビットによりこの第１領域中に前記指定されたロケーシ
ョンに対応するロケーションを指定してこのロケーショ
ンに前記第１のレジスタのデータを格納し、更に第３の
マイクロ命令によつて、前記第１の領域の指定されたロ
ケーションの読出し出力と前記アキュムレータレジスタ
の出力との演算を前記演算ユニットにて行ない、この演
算結果を示す前記インデイケータレジスタの状態により
判断するようにした磁気ディスク制御装置が得られる。
納する第１のレジスタと、磁気ディスク装置からのデー
タを格納する第２のレジスタと、前記第１および第２の
レジスタのデータを複数ワード連続したロケーションに
それぞれ格納する第１および第２の領域を有する読出し
書込みメモリと、前記第１および第２の領域を識別する
特定のビットおよびこれら２つの領域のロケーションを
共通に指定する複数ビットを含むアドレスレジスタと、
前記第１および第２のレジスタのデータを格納するアキ
ュムレータレジスタと、このアキュムレータレジスタの
出力および前記読出し書込みメモリの読出した出力を入
力とする演算ユニットと、この演算ユニットの演算結果
を示すインデイケータレジスタと、前記演算結果を格納
する作業用レジスタと含む構成を有し、前記主記憶装置
からのデータと前記磁気ディスク装置からのデータの比
較を行うのに、第１のマイクロ命令によつて、前記第２
のレジスタのデータを前記アキュムレータレジスタに格
納すると同時に、前記特定ビットにより前記第２の領域
を指定し前記複数ビットによりこの第２の領域中にロケ
ーションを指定してこのロケーションに前記第２のレジ
スタのデータを格納し、第２のマイクロ命令によつて、
前記特定ビットにより前記第１の領域を指定し前記複数
ビットによりこの第１領域中に前記指定されたロケーシ
ョンに対応するロケーションを指定してこのロケーショ
ンに前記第１のレジスタのデータを格納し、更に第３の
マイクロ命令によつて、前記第１の領域の指定されたロ
ケーションの読出し出力と前記アキュムレータレジスタ
の出力との演算を前記演算ユニットにて行ない、この演
算結果を示す前記インデイケータレジスタの状態により
判断するようにした磁気ディスク制御装置が得られる。
次に図面を参照して説明する。第１図は従来の磁気ディ
スク制御装置の特に情報の比較を行なう部分を直接関連
する装置とともにブロックで示した回路図である。
スク制御装置の特に情報の比較を行なう部分を直接関連
する装置とともにブロックで示した回路図である。
従来サーチ動作を実行する際の主記憶装置ＭＭからのデ
ータと磁気ディスク装置ＤＫＵからのデータを比較する
動作を実現するには、主記憶装置ＭＭからのデータを一
時的に格納するレジスタＭＢＲ（第１のレジスタ）と、
磁気ディスク装置ＤＫＵからのデータを一時的に格納す
るレジスタＤＢＲ（第２のレジスタ）と、これら２つの
レジスタを入力とする比較器（二進全加算器）ＣＯＭＰ
と、その比較結果を示すインデイケータ（この場合フリ
ップフロップＦＦｌおよびＦＦ２）を設けてデータの比
較を連続的に行ない、一度でも満足された比較結果ある
・いは満足されない比較結果となつたときに該当するフ
リップフロップを更新するように構成し、次に比較条件
としての比較マスクビットＭ１およびＭ２（ふつうフリ
ップフロップで構成）を設け、論理積ゲートＡＮＤｌお
よびＡＮＤ２を設けて、前者により互いに対応するフリ
ップフロップＦＦｌと比較マスクビットＭ１の論理積を
、後者によりフリップフロップ下Ｆ２と比較マスクビッ
トＭ２の論理積をとり、更に論理和ゲート０Ｒを設けて
、論理積ゲートＡＮＤｌからの比較結果をあら゛わす信
号すなわち磁気ディスク装置ＤＫＵからのデータが主気
憶装置ＭＭのデータより大きいことを示す信号ＧＲＴと
、論理積ゲートＡＮＤ２からの比較結果をあられす信号
すなわち前記２つのデータが等しいことを示す信号ＥＱ
Ｕの論理和とり、この結果得られた出力Ｘの状態を最終
的な比較結果として判断することによリサーチ動作のデ
ータの比較が一致であつたか不一致であつたかを判定す
るようにしていた。なおＹおよびＺはあとに説明するが
、磁気ディスク制御装置としての固有の動作を行うため
の回路に送られる。しかしこのような構成では、サーチ
動作のデータ比較のために専用のハードウェアが必要で
あり、更にはこれらのハードウェアの診断のための回路
（図示せず）も必要となり、ハードウェア量が増加せざ
るを得なかつた。
ータと磁気ディスク装置ＤＫＵからのデータを比較する
動作を実現するには、主記憶装置ＭＭからのデータを一
時的に格納するレジスタＭＢＲ（第１のレジスタ）と、
磁気ディスク装置ＤＫＵからのデータを一時的に格納す
るレジスタＤＢＲ（第２のレジスタ）と、これら２つの
レジスタを入力とする比較器（二進全加算器）ＣＯＭＰ
と、その比較結果を示すインデイケータ（この場合フリ
ップフロップＦＦｌおよびＦＦ２）を設けてデータの比
較を連続的に行ない、一度でも満足された比較結果ある
・いは満足されない比較結果となつたときに該当するフ
リップフロップを更新するように構成し、次に比較条件
としての比較マスクビットＭ１およびＭ２（ふつうフリ
ップフロップで構成）を設け、論理積ゲートＡＮＤｌお
よびＡＮＤ２を設けて、前者により互いに対応するフリ
ップフロップＦＦｌと比較マスクビットＭ１の論理積を
、後者によりフリップフロップ下Ｆ２と比較マスクビッ
トＭ２の論理積をとり、更に論理和ゲート０Ｒを設けて
、論理積ゲートＡＮＤｌからの比較結果をあら゛わす信
号すなわち磁気ディスク装置ＤＫＵからのデータが主気
憶装置ＭＭのデータより大きいことを示す信号ＧＲＴと
、論理積ゲートＡＮＤ２からの比較結果をあられす信号
すなわち前記２つのデータが等しいことを示す信号ＥＱ
Ｕの論理和とり、この結果得られた出力Ｘの状態を最終
的な比較結果として判断することによリサーチ動作のデ
ータの比較が一致であつたか不一致であつたかを判定す
るようにしていた。なおＹおよびＺはあとに説明するが
、磁気ディスク制御装置としての固有の動作を行うため
の回路に送られる。しかしこのような構成では、サーチ
動作のデータ比較のために専用のハードウェアが必要で
あり、更にはこれらのハードウェアの診断のための回路
（図示せず）も必要となり、ハードウェア量が増加せざ
るを得なかつた。
第２図は本発明を実施した装置を直接関連する装置と共
にブロックで示した回路図である。
にブロックで示した回路図である。
第１図と同様に、ＤＫＵは磁気ディスク装置であり、Ｍ
Ｍはこの磁気ディスク装置の記憶媒体に書込むためのデ
ータ或いは記憶媒体から読出したデータを貯蔵する主記
憶装置である。そして鎖線で区切つたこれらの２つの装
置以外の装置が、マイクロ命令の制御の下に動作を行う
磁気ディスク制御装置をあられしている。この磁気ディ
スク制御装置は相当多数のブロックを以つて構成されて
いるので、一応２つに区分して説明する。
Ｍはこの磁気ディスク装置の記憶媒体に書込むためのデ
ータ或いは記憶媒体から読出したデータを貯蔵する主記
憶装置である。そして鎖線で区切つたこれらの２つの装
置以外の装置が、マイクロ命令の制御の下に動作を行う
磁気ディスク制御装置をあられしている。この磁気ディ
スク制御装置は相当多数のブロックを以つて構成されて
いるので、一応２つに区分して説明する。
まずこの磁気ディスク制御装置におけるサーチ動作のた
めに主記憶装置ＭＭからのデータを一時的に格納する１
バイト幅のレジスタＭＢＲ（第１のレジスタ）と、磁気
ディスク装置ＤＫＵからのデータを一時的に格納する１
バイト幅のレジスタＤＢＲ（第２のレジスタ）と、これ
ら２つのレジスタからのデータをおのおの複数ワード（
たとえばおのおの５１２ワード）連続したロケーション
に格納する読出し書込みメモリＲＷＭと、この読出し書
込みメモリを一意に選択する１０ビットのアドレスレジ
スタＭＡＲが設けられている部分から説明する。アドレ
スレジスタＭＡＲのうち最上位ビットは実行時のマイク
ロ命令によつて指定され、レジスタＭＢＲのデータ（以
下■重データという。
めに主記憶装置ＭＭからのデータを一時的に格納する１
バイト幅のレジスタＭＢＲ（第１のレジスタ）と、磁気
ディスク装置ＤＫＵからのデータを一時的に格納する１
バイト幅のレジスタＤＢＲ（第２のレジスタ）と、これ
ら２つのレジスタからのデータをおのおの複数ワード（
たとえばおのおの５１２ワード）連続したロケーション
に格納する読出し書込みメモリＲＷＭと、この読出し書
込みメモリを一意に選択する１０ビットのアドレスレジ
スタＭＡＲが設けられている部分から説明する。アドレ
スレジスタＭＡＲのうち最上位ビットは実行時のマイク
ロ命令によつて指定され、レジスタＭＢＲのデータ（以
下■重データという。
ＤＢＲについても同じ）を格納するＲＷＭ領域（第１の
領域）あるいはＤＢＲデータを格納するＲＷＭ領域（第
２の領域）を識別し、その最上位ビットが論理“゜０゛
の場合をＭＢＲデータを格納するＲＷＭ領域に対応させ
、論理゜゜１゛の場合をＤＢＲデータを格納するＲＷＭ
領域に対応させる。またアドレスレジスタＭＡＲの最上
位ビット以外の９ビットにより２つのＲＷＭ領域の各々
５１２ワードのうちの１ワードを共通にアドレス選択を
行なう。アドレスレジスタＭＡＲには、マイクロ命令に
よつて任意のアドレスを設定でき、最上位ビット以外の
９ビットを＋１とする増カウント機能を持たせてあり、
データを連続したロケーションに格納することが出来る
。次に、ＤＢＲデータを格納する１バイト幅のアキュム
レータレジスタＡＣＣと、読出し書込みメモリＲＷＭの
読出し出力を一時的に格納する１バイト幅のレジスタＴ
と、このレジスタの出力およびアキュムレータレジスタ
ＡＣＣの出力を入力とする１バイト幅の演算ユニットＡ
ＬＵと、その演算結果を示すフリップフロップＥＱＵお
よびＧＲＴとから構成される部分につき、先の説明の続
きとして説明を行う。
領域）あるいはＤＢＲデータを格納するＲＷＭ領域（第
２の領域）を識別し、その最上位ビットが論理“゜０゛
の場合をＭＢＲデータを格納するＲＷＭ領域に対応させ
、論理゜゜１゛の場合をＤＢＲデータを格納するＲＷＭ
領域に対応させる。またアドレスレジスタＭＡＲの最上
位ビット以外の９ビットにより２つのＲＷＭ領域の各々
５１２ワードのうちの１ワードを共通にアドレス選択を
行なう。アドレスレジスタＭＡＲには、マイクロ命令に
よつて任意のアドレスを設定でき、最上位ビット以外の
９ビットを＋１とする増カウント機能を持たせてあり、
データを連続したロケーションに格納することが出来る
。次に、ＤＢＲデータを格納する１バイト幅のアキュム
レータレジスタＡＣＣと、読出し書込みメモリＲＷＭの
読出し出力を一時的に格納する１バイト幅のレジスタＴ
と、このレジスタの出力およびアキュムレータレジスタ
ＡＣＣの出力を入力とする１バイト幅の演算ユニットＡ
ＬＵと、その演算結果を示すフリップフロップＥＱＵお
よびＧＲＴとから構成される部分につき、先の説明の続
きとして説明を行う。
アドレスレジスタＭＡＲに読出し書込みメモリＲＷＭの
初期アドレスを格納した後、第１のマイクロ命令によつ
て、ＤＢＲデータをアキュムレータレジスタＡＣＣに格
納すると同時に同じ命令によつてアドレスレジスタＭＡ
Ｒの最上位ビットが論理“゜１゛に指定され、その結果
レジスタＤＢＲの側のＲＷＭ領域（第２の領域）が選択
され、アドレスレジスタＭＡＲの残り９ビットにより選
択されるロケーションにそのＤＢＲデータを格納する。
次に第２のマイクロ命令によつて、アドレスレジスタＭ
ＡＲの最上位ビットが論理゜゜０゛に指定され、その結
果レジスタ■■の側のＲＷＭ領域（第１の領域）が選択
され、アドレスレジスタＭＡＲの残り９ビットにより選
択される上記の第１のマイクロ命令実行時のロケーショ
ンに対応するロケーションにレジスタｒ！４ＢＲのデー
タを格納する。次に更に第３のマイクロ命令によつて、
アドレスレジスタＭＡＲの最上位ビットが論理“゜０゛
に指定され、その結果レジスタＭＢＲ側のＲＷＭ領域（
第１の領域）が選択され、アドレスレジスタＭＡＲの残
りの９ビットにより選択される上記の第２のマイクロ命
令実行時と同一のロケーションの読出し出力をレジスタ
Ｔに格納し、このレジスタの出力とアキュムレータレジ
スタＡＣＣの出力を演算ユニットＡＬＵの入力として演
算を行ない、その結果によつてフリップフロップＥＱＵ
およびＧＲＴを更新すると同時に、アドレスレジスタＭ
ＡＲの下位９ビットを＋１増カウントする。また、フリ
ップフロップＥＱＵはサーチ動作を開始する以前にプリ
セット（論理゜゜１゛にセット）しておき、上記の３つ
のマイクロ命令のサイクルを必要回数繰り返すうちに、
一度でも演算ユニットＡＬ，Ｕの２つの入力が等しくな
い比較結果“となつたときにフリップフロップＥＱＵを
リセット（論理゜４０″に）し、フリップフロップＧＲ
Ｔは演算ユニットＡＬＵの入力であるアキュムレータレ
ジスタＡＣＣがレジスタＴより大きい比較結果となつた
ときにセット（論理“１゛に）する。
初期アドレスを格納した後、第１のマイクロ命令によつ
て、ＤＢＲデータをアキュムレータレジスタＡＣＣに格
納すると同時に同じ命令によつてアドレスレジスタＭＡ
Ｒの最上位ビットが論理“゜１゛に指定され、その結果
レジスタＤＢＲの側のＲＷＭ領域（第２の領域）が選択
され、アドレスレジスタＭＡＲの残り９ビットにより選
択されるロケーションにそのＤＢＲデータを格納する。
次に第２のマイクロ命令によつて、アドレスレジスタＭ
ＡＲの最上位ビットが論理゜゜０゛に指定され、その結
果レジスタ■■の側のＲＷＭ領域（第１の領域）が選択
され、アドレスレジスタＭＡＲの残り９ビットにより選
択される上記の第１のマイクロ命令実行時のロケーショ
ンに対応するロケーションにレジスタｒ！４ＢＲのデー
タを格納する。次に更に第３のマイクロ命令によつて、
アドレスレジスタＭＡＲの最上位ビットが論理“゜０゛
に指定され、その結果レジスタＭＢＲ側のＲＷＭ領域（
第１の領域）が選択され、アドレスレジスタＭＡＲの残
りの９ビットにより選択される上記の第２のマイクロ命
令実行時と同一のロケーションの読出し出力をレジスタ
Ｔに格納し、このレジスタの出力とアキュムレータレジ
スタＡＣＣの出力を演算ユニットＡＬＵの入力として演
算を行ない、その結果によつてフリップフロップＥＱＵ
およびＧＲＴを更新すると同時に、アドレスレジスタＭ
ＡＲの下位９ビットを＋１増カウントする。また、フリ
ップフロップＥＱＵはサーチ動作を開始する以前にプリ
セット（論理゜゜１゛にセット）しておき、上記の３つ
のマイクロ命令のサイクルを必要回数繰り返すうちに、
一度でも演算ユニットＡＬ，Ｕの２つの入力が等しくな
い比較結果“となつたときにフリップフロップＥＱＵを
リセット（論理゜４０″に）し、フリップフロップＧＲ
Ｔは演算ユニットＡＬＵの入力であるアキュムレータレ
ジスタＡＣＣがレジスタＴより大きい比較結果となつた
ときにセット（論理“１゛に）する。
上記の３つのマイクロ命令のサイクルを、比較するデー
タ長のバイト数に等しい回数繰り返した後、フリップフ
ロップＥＱＵ＜１５ＧＲＴの状態を判断することにより
データの比較を行なうことが出来る。そしてこの状態判
断はジャンプマイクロ命令ｊのジャンプ成功あるいは、
不成功により簡単に行うことが出来る。なお上記におい
て、読出し書込みメモリＲＷＭの２つの領域（ＭＢＲ（
５ＤＢＲ）を選択するのにアドレスレジスタＭＡＲの最
上位ビットを用いたが、この代りに特別のビットを設定
してこれを用いてもよい。但しアドレスレジスタＭＡＲ
の＋１カウント機能もこの特別のビットの如何によつて
別の形にする必要が生じることもある。以上説明した様
に、上記の３つのマイクロ命令のサイクルを必要回数繰
り返した後フリップフロップＥＱＵとＧＲＴの状態を判
断することにより、サーチ動作に於ける主記憶装置ＭＭ
からのデータと磁気ディスク装置ＤＫＵからのデータの
比較を行なうことが出来る。
タ長のバイト数に等しい回数繰り返した後、フリップフ
ロップＥＱＵ＜１５ＧＲＴの状態を判断することにより
データの比較を行なうことが出来る。そしてこの状態判
断はジャンプマイクロ命令ｊのジャンプ成功あるいは、
不成功により簡単に行うことが出来る。なお上記におい
て、読出し書込みメモリＲＷＭの２つの領域（ＭＢＲ（
５ＤＢＲ）を選択するのにアドレスレジスタＭＡＲの最
上位ビットを用いたが、この代りに特別のビットを設定
してこれを用いてもよい。但しアドレスレジスタＭＡＲ
の＋１カウント機能もこの特別のビットの如何によつて
別の形にする必要が生じることもある。以上説明した様
に、上記の３つのマイクロ命令のサイクルを必要回数繰
り返した後フリップフロップＥＱＵとＧＲＴの状態を判
断することにより、サーチ動作に於ける主記憶装置ＭＭ
からのデータと磁気ディスク装置ＤＫＵからのデータの
比較を行なうことが出来る。
即ち、フリップフロップＥＱＵが論理゛１゛の場合、主
記憶装置ＭＭからのデータと磁気ディスク装置ＤＫＵか
らのデータが等しいことを示し、フリップフロップＧＲ
Ｔが論理“１゛の場合、磁気ディスク装置ＤＫＵからの
データが主記憶装置ＭＭからのデータより大きいことを
示している。また、両フリップフロップが共に論理“゜
０゛の場合、主記憶装置ＭＭからのデータが磁気ディス
ク装置ＤＫＵからのデータより大きいことを示している
。更に３つのマイクロ命令を必要回数実行した後には、
サーチ動作のデータ比較を行なつた際の磁気ディスク装
置ＤＫＵからのデータは第１の命令の指定によつてレジ
スタＤＢＲの側のＲＷＭ領域の、サーチ動作を開始する
以前にアドレスレジスタＭ．ＡＲに設定したアドレスか
ら始まる連続したロケーションに格納され、主記憶装置
ＭＭからのデータは第２の命令の指定によつてレジスタ
■■の側のＲＷＭ領域の、上記磁気ディスク装置ＤＫＵ
からのデータの格納されているロケーションに対応する
連続したロケーションに格納される。
記憶装置ＭＭからのデータと磁気ディスク装置ＤＫＵか
らのデータが等しいことを示し、フリップフロップＧＲ
Ｔが論理“１゛の場合、磁気ディスク装置ＤＫＵからの
データが主記憶装置ＭＭからのデータより大きいことを
示している。また、両フリップフロップが共に論理“゜
０゛の場合、主記憶装置ＭＭからのデータが磁気ディス
ク装置ＤＫＵからのデータより大きいことを示している
。更に３つのマイクロ命令を必要回数実行した後には、
サーチ動作のデータ比較を行なつた際の磁気ディスク装
置ＤＫＵからのデータは第１の命令の指定によつてレジ
スタＤＢＲの側のＲＷＭ領域の、サーチ動作を開始する
以前にアドレスレジスタＭ．ＡＲに設定したアドレスか
ら始まる連続したロケーションに格納され、主記憶装置
ＭＭからのデータは第２の命令の指定によつてレジスタ
■■の側のＲＷＭ領域の、上記磁気ディスク装置ＤＫＵ
からのデータの格納されているロケーションに対応する
連続したロケーションに格納される。
これらの情報はサーチ毎に変るのが原則であるが、次の
ように利用することができる。すなわち複数フィールド
の情報に対してサーチを行うときは、上記の格納された
データをそのままにして続けて使用することができ、こ
れによつて主記憶装置からのデータの更転送を行なうこ
となしに、磁気ディスク装置の記憶媒体上の連続する複
数のフィールドの情報ど比較を繰返すことができる利点
を有している。以上は本発明の磁気ディスク制御装置の
動作のうちのサーチ動作について説明したものであるが
、他の制御動作たとえばデータを演算ユニットで変形し
たディスク装置に送るような動作に関しては従来のもの
と特に変つたところはないので極く簡単に述べる。
ように利用することができる。すなわち複数フィールド
の情報に対してサーチを行うときは、上記の格納された
データをそのままにして続けて使用することができ、こ
れによつて主記憶装置からのデータの更転送を行なうこ
となしに、磁気ディスク装置の記憶媒体上の連続する複
数のフィールドの情報ど比較を繰返すことができる利点
を有している。以上は本発明の磁気ディスク制御装置の
動作のうちのサーチ動作について説明したものであるが
、他の制御動作たとえばデータを演算ユニットで変形し
たディスク装置に送るような動作に関しては従来のもの
と特に変つたところはないので極く簡単に述べる。
回路としては第２図のうち、読出し書込みメモリＲＷＭ
およびアドレスレジスタＭＡＲを除いたものがこれに相
当する。すなわち、今までの説明に出なかつた構成なら
びに動作についていえば、アキュムレータレジスタＡＣ
Ｃには主記憶装置ＭＭのデータを格納するレジスタＭＢ
Ｒのデータが格納されるようになつており、演算ユニッ
トＡｌ．Ｕに接続して演算結果を格納する１バイト幅の
複数ワードから成る作業用レジス”夕ＧＰＲがあり、こ
の出力は、データバスａによりレジスタＴを通して演算
ユニットＡＬＵの１つの入力となると共に、データバス
ｂによりアキュムレータレジスタＡＣＣの１つの入力と
なる。またアキュムレータレジスタＡＣＣの出力をレジ
スタＭＢＲＩ：ニ．ＤＢＲに格納するデータバスｃと、
レジスタＭＢＲをレジスタＤＢＲに、又はこの逆に格納
するのに用いられるデータバスｄが設けられている。そ
して更に演算ユニットＡＬＵに接続されたマイクロ命令
制御部ＭＩＣの制御の下に、演算マイクロ命令は、この
マイクロ命令によつて指定する作業用レジスタＧＰＲの
内容およびアキュムレータレジスタＡＣＣの内容の演算
を行ない、必要に応じて作業用レジスタＧＰＲに格納を
行ない、必要に応じてフリップフロップＥＱＵおよびＧ
ＲＴなどの演算結果を示すフリップフロップを更新する
。
およびアドレスレジスタＭＡＲを除いたものがこれに相
当する。すなわち、今までの説明に出なかつた構成なら
びに動作についていえば、アキュムレータレジスタＡＣ
Ｃには主記憶装置ＭＭのデータを格納するレジスタＭＢ
Ｒのデータが格納されるようになつており、演算ユニッ
トＡｌ．Ｕに接続して演算結果を格納する１バイト幅の
複数ワードから成る作業用レジス”夕ＧＰＲがあり、こ
の出力は、データバスａによりレジスタＴを通して演算
ユニットＡＬＵの１つの入力となると共に、データバス
ｂによりアキュムレータレジスタＡＣＣの１つの入力と
なる。またアキュムレータレジスタＡＣＣの出力をレジ
スタＭＢＲＩ：ニ．ＤＢＲに格納するデータバスｃと、
レジスタＭＢＲをレジスタＤＢＲに、又はこの逆に格納
するのに用いられるデータバスｄが設けられている。そ
して更に演算ユニットＡＬＵに接続されたマイクロ命令
制御部ＭＩＣの制御の下に、演算マイクロ命令は、この
マイクロ命令によつて指定する作業用レジスタＧＰＲの
内容およびアキュムレータレジスタＡＣＣの内容の演算
を行ない、必要に応じて作業用レジスタＧＰＲに格納を
行ない、必要に応じてフリップフロップＥＱＵおよびＧ
ＲＴなどの演算結果を示すフリップフロップを更新する
。
ここで先に説明した情報比較に要する回路構成を上記の
固有的なサーチ、読出し、書込みなどの動作に必要な回
路構成と比較すれば分るように、前者は相当部分が共用
になつており、情報比較のために特に設ける回路素子と
しては読出し書込みレジスタＲＷＭとこのレジスタをア
ドレス選択するアドレスレジスタＭＡＲだけである。一
方従来の情報比較機能を具えた磁気ディスク制御装置に
おいては、２つのレジスタＭＢＲとＤＢＲ以外の回路、
たとえば比較器ＣＯＭＰ、各種のフリップフロップＦＦ
ｌ診断回路その他すべて特に情報比較のためにのみ設け
たものである。したがつて全体としてみて、本発明の磁
気ディスク制御装置においてはハードウェアの節減が可
能となる。
固有的なサーチ、読出し、書込みなどの動作に必要な回
路構成と比較すれば分るように、前者は相当部分が共用
になつており、情報比較のために特に設ける回路素子と
しては読出し書込みレジスタＲＷＭとこのレジスタをア
ドレス選択するアドレスレジスタＭＡＲだけである。一
方従来の情報比較機能を具えた磁気ディスク制御装置に
おいては、２つのレジスタＭＢＲとＤＢＲ以外の回路、
たとえば比較器ＣＯＭＰ、各種のフリップフロップＦＦ
ｌ診断回路その他すべて特に情報比較のためにのみ設け
たものである。したがつて全体としてみて、本発明の磁
気ディスク制御装置においてはハードウェアの節減が可
能となる。
第１図は従来の磁気ディスク制御装置の特に情報の比較
を行なう部分を直接関連する装置と共にブロックで示し
た回路図、第２図は本発明の磁気ディスク制御装置を直
接関連する装置と共にブロックで示した回路図である。
を行なう部分を直接関連する装置と共にブロックで示し
た回路図、第２図は本発明の磁気ディスク制御装置を直
接関連する装置と共にブロックで示した回路図である。
Claims (1)
- １ 主記憶装置からのデータを格納する第１のレジスタ
と、磁気ディスク装置からのデータを格納する第２のレ
ジスタと、前記第１および第２のレジスタのデータを複
数ワード連続したロケーションにそれぞれ格納する第１
および第２の領域を有する読出し書込みメモリと、前記
第１および第２の領域を識別する特定のビットおよびこ
れら２つの領域のロケーションを共通に指定する複数ビ
ットを含むアドレスレジスタと、前記第１および第２の
レジスタのデータを格納するアキュムレータレジスタと
、このアキュムレータレジスタの出力および前記読出し
書込みメモリの読出した出力を入力とする演算ユニット
と、この演算ユニットの演算結果を示すインデイケータ
レジスタと、前記演算結果を格納する作業用レジスタと
を含む構成を有し、前記主記憶装置からのデータと前記
磁気ディスク装置からのデータの比較を行うのに、第１
のマイクロ命令によつて、前記第２のレジスタのデータ
を前記アキュムレータレジスタに格納すると同時に、前
記特定ビットにより前記第２の領域を指定し前記複数ビ
ットによりこの第２の領域中にロケーションを指定して
このロケーションに前記第２のレジスタのデータを格納
し、第２のマイクロ命令によつて、前記特定ビットによ
り前記第１の領域を指定し前記複数ビットによりこの第
１領域中に前記指定されたロケーションに対応するロケ
ーションを指定してこのロケーションに前記第１のレジ
スタのデータを格納し、更に第３のマイクロ命令によつ
て、前記第１の領域の指定されたロケーションの読出し
出力と前記アキュムレータレジスタの出力との演算を前
記演算ユニットにて行ない、この演算結果を示す前記イ
ンデイケータレジスタの状態により判断するようにした
磁気ディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52156386A JPS6041765B2 (ja) | 1977-12-27 | 1977-12-27 | 磁気デイスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52156386A JPS6041765B2 (ja) | 1977-12-27 | 1977-12-27 | 磁気デイスク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5489443A JPS5489443A (en) | 1979-07-16 |
| JPS6041765B2 true JPS6041765B2 (ja) | 1985-09-18 |
Family
ID=15626607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52156386A Expired JPS6041765B2 (ja) | 1977-12-27 | 1977-12-27 | 磁気デイスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041765B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62129448A (ja) * | 1985-11-29 | 1987-06-11 | 宮崎 浩司 | 太陽電池装着用瓦 |
-
1977
- 1977-12-27 JP JP52156386A patent/JPS6041765B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62129448A (ja) * | 1985-11-29 | 1987-06-11 | 宮崎 浩司 | 太陽電池装着用瓦 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5489443A (en) | 1979-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4594682A (en) | Vector processing | |
| EP0148478B1 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| US8700884B2 (en) | Single-instruction multiple-data vector permutation instruction and method for performing table lookups for in-range index values and determining constant values for out-of-range index values | |
| US4384325A (en) | Apparatus and method for searching a data base using variable search criteria | |
| US5742805A (en) | Method and apparatus for a single history register based branch predictor in a superscalar microprocessor | |
| US3585605A (en) | Associative memory data processor | |
| JPS6029126B2 (ja) | デ−タ処理装置 | |
| JPH04296937A (ja) | ハードウエアデータストリング演算コントローラ及び主記憶ストリング動作を行わせる方法 | |
| US20090100253A1 (en) | Methods for performing extended table lookups | |
| US4630192A (en) | Apparatus for executing an instruction and for simultaneously generating and storing related information | |
| US3297998A (en) | List control | |
| US3840864A (en) | Multiple memory unit controller | |
| US3297997A (en) | List control | |
| US3487375A (en) | Multi-program data processor | |
| US6240540B1 (en) | Cyclic redundancy check in a computer system | |
| JPS6041765B2 (ja) | 磁気デイスク制御装置 | |
| US4947358A (en) | Normalizer for determining the positions of bits that are set in a mask | |
| US3931611A (en) | Program event recorder and data processing system | |
| JP2003241960A (ja) | プロセッサ、該プロセッサにおける演算命令処理方法及び演算制御方法 | |
| US6513053B1 (en) | Data processing circuit and method for determining the first and subsequent occurences of a predetermined value in a sequence of data bits | |
| JPS6150359B2 (ja) | ||
| JPS62236036A (ja) | ビツト・スライス・プロセツサ | |
| AU634781B2 (en) | Normalizer | |
| JPH0315772B2 (ja) | ||
| SU1737456A1 (ru) | Стековое запоминающее устройство |