JPS6041883A - 符号化デ−タの復号方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　分野 本発明は、符号化されたファクシミＩＪ画像等の符号化
データを復号化する符号化データの復号方式に関する。

（ｂ）　従来技術 ファクシミリ画像等大量データの伝送技術、大量データ
の記憶技術の分野において、原情報を符号化して、その
データ量を圧縮し、伝送効率、記憶効率を上げる事が行
われている。

こうした符号を復号化する方式として従来第１図に示す
方式が提案されている。

第１図は、従来の復号方式を説明するプロ、り図である
。

図中、１はシフトレジスタ、２は符号テーブノしメモリ
、３は比較部、４は復号デークチ−プルメモリ、５け制
御部である。

動作を説明する。

復号化されるべき入力符号が１ビツトづつシフトレジス
タ１に導入される。シフトレジスタ１に１ビット符号が
入力される毎に制御部５は符号テ−プルメモリ２に対し
、読取アドレス″０”番地を供給する。テーブルメモリ
２から読出された符号と、シフトレジスタ１のデータと
は比較部３において比較される。比較部３が不一致出力
を発すると、制御部５は、テーブルメモリ２に対する読
取りアドレスを歩進し、以下同様に繰返す。テーブルメ
モリ２に割付けられた全ての読取アドレスを制御部５が
供給しても、比較部３から比較一致出力が得られない場
合、制御部５は、シフトレジスタ１に対し、更に］ビッ
トシフト・インさせるだめのシフトクロックを供給し、
上述した比較検査動作を繰返す。比較部３が比較一致出
力を発すると、制御部５は、その時点にテーブルメモリ
２に供給しているアドレスデータをテーブノしメモリ４
にイｔシ給する。テーブルメモリ４には復号データが格
納されておシ、テーブルメモリ４は制御部５から与えら
れたアドレスに格納する復号データを入力符号対応の復
号データとして出力する。制御部５はその後、シフトレ
ジスタ」の格納データを全て論理零又は無効データとし
た後、次のビットをシフトレジスタ１に導入する様、シ
フトクロックを発する。

以上説明した復号化方式は、入力符号が一定の符号長で
はなく、可変長である場合、有効な手法として”従来か
ら採用されている。

しかしながら上記従来の符号方式であると、１ビツト或
は所定ビット符号が入力される毎に、テーブルメモリ２
の全アドレスを多い場合には複数回検索する必要がある
ため、多大な処理時間を必要とする欠点を有しているＣ
１また、復号データテーブルメモリとは別に、符号テー
ブルメモリを必要とするために装置も大型化するという
欠点を有している。

（Ｃ）　発明の目的 本発明の目的は、上記従来の欠点を取除くべく高速に処
理でき、また小型化も可能な入力符号化データの符号方
式を枡供する４）にある。

（ｄ）　発明の構成 上記目的を達成するために本発明においては、入力符号
化データに対応する復号化データ又は入力符号化データ
対応の復号化データのアドレスに連りいする次読取りア
ドレスのデータを、該次読取アドレスデータと入力符号
化データとを組合せたアドレスに格納する記憶手段を使
用し、入力符号化データと次読取アドレスの組合せアド
レスからり号化データが読出された時点の記憶手段の出
力データを入力符号化データ対応の復号化データとした
ものでを・る。

（ｅ）　実施例 第２図及び第３図は本発明の−９４が１ｊ例を説明する
ためのコード図及びコード（＝ｂ系図である。捷だ第４
図及び第５図は本発明の一実が；１例のブロック図及び
要部説明図である。

第２図は、ランレングス符号化手法に用いられるコード
図である。図中、右ｌｉｔ　ｌｊｌ、ランレングス即ち
、同一種類の１社）１像の連続する長さく例えば、黒画
素の連ＦＣ数）〔木表では］−元情報」と記載〕を示し
、右欄１ｄ各長さに対応して病１」当てられたコート（
入力符号化データ）である。

ランレングス符号化手法においては、コードのビット数
は、元情報の出現頻度に応じて可変ビット数となってい
る。

即ち、同図においては黒画素か〔２〕ビツト連続する頻
度が最も大きい凛を示している。

尚、元情報即ち復号化データは〔〕が伺され、本例の場
合、〔〕内は同−Ｉｔ！素の連ｈｔ；数を示す喧、のと
する。

第２図のコード図をツリー状に展開し／＜−ものが第３
図に示される。

図中〔〕内の番号は、第２図に示した元情報を示してい
る。

まｆｃ、”Ｃエラー〕′”ｄ１第２図のコードとしては
有ゆ得々いコードを示す。

図中“■”〈°０“は枝番号である。各校ｌの先端に記
載された数字ＩＩ　Ｑ　Ｉ＋、“°１′が、第２１し、
１ｒおけるコードの各ビットを示しており、各コードの
先頭から属↓番に、各校の先端に各コードの次のビット
庖振り当てて、ツリー状に展開し、であるっ例えば、第
２図における元４？源＋Ｂ［６）Ｊ、コード００１０’
“の第３図のツリー内の位置を贋。

明すると、次の楼にｋる。

コード’００１０’”の先頭ビット、値”０″は、枝■
から発し、枝■の位置に位置する。

コード’００１０”の第２ビ、ト、値１′０”は枝■か
ら発し、枝■の位置に位置する。コード゛ＯＯ】０パの
第３ビ、ト、値”１”け枝■の位置から発し、枝■の位
置に位置する。コード００１０’”の第４ビ、ト、値”
０”は枝■の位置から発し枝［相］の位置に位置する。

この様なツリーを用いて、単位量（本例の場合１ビツト
）づつコードが入力される際の復元データの再生手法を
説、明する。

例とし７て、コード°“０１１　”　（元情報〔４〕）
が）１１４次入力された場合の復刊化手法について説明
−ｊ−ル。コード”０１１”の第１ビツビＯ１″が入力
された際復号化手段（詳細は後述）は、枝■からスター
トし、該当数値”０パの存在する枝■をめる。

コード”　０１１　”の第２ビ、ド１′”が入力された
際・、徨号化手段は、枝■に関連する枝■、■の中から
、該当数値゛１”を有する枝■をめる。

更に第３ピツト″１″が入力された際、復号化手段は、
枝■に関連する枝■、■の内、該当数値゛１″を有する
枝■をめる。これにより、元（ｉ’ｉ報”〔４〕”が再
生される。各校が分岐枝■、■。

■、■、■、■、［相］であるか、末端の枝■、■、■
。

■、［相］、　０．０．０であるかは、各校におけるそ
の枝の種類の識別データ（復号終了指示データ）として
各校をアクセスした際に同時に発生する様にすれば判定
できる。

また、各校の識別は、入カビ、トの数値を既に識別され
ている分岐枝に関連付ける事によシ可能である。

以上の様に、各校を通り入力された符号化データを判定
すれば、復刊化手段は、符号化データのピント数を一致
した回数だけの処理て復号化データをめる事ができる。

即ち高速な復号化が可能となる。

第４図は、第２図、第３図を用いて説明した実施例を具
体化する本発明の一実施例のブロック図を示し、第５図
は第４図の要部のプロ、νりの説明図である。

図中１０はファーストインファーストアウトレジスタ、
２０はテーブノし、５０はう、子回路、５１はフリップ
フロ、ブ、５２はアンドゲートである。テーブル２０は
第５図に示す形式のデータが記憶されている。

テーブル２０のアドレスは各第３図で説明した枝番号と
対応する。各アドレスには分岐枝７５＞、末端の枝かを
示す前記した識別データが格納される。

またそのアドレスが末端の枝と対応するものであれば、
その枝の元情報が格納されている。

更に、本実施例においては、テーフ゛ノし２０に既に判
明している第３図における分岐枝のアドレスに、分岐枝
から分岐する一方の枝に相当する次読出アドレスが格納
されている。入力コードの次ヒツトが値１〕パであるか
値゛０゛である力）に応じ値゛′０”ならば、そのまま
の分岐枝のアドレスを使用シて、次読出アドレスをメモ
１ツカ・ら読出すようにしである。また、他方の枝は、
上言己既にｆｌＪ明しているアドレスに値″１”を加算
、即ち入力されたピントの値”１”を加算したアト°レ
スに次（７）読出アドレス、又は元情報が格納されてい
る。

第５図を参照して第４図の動作を説明する。

最初にスタート指令がフリップフロ、フ゛５１及びラン
チ回路５０のリセットＯｆｆ子に入力される。

フリップフロップ５１はその出力を立上げ、アンドゲー
ト５２を開状態とする。ｊンドケ−）５２にはクロック
信号が入力されており、アンドケート５２が開状態とな
ると、クロック信号〃；つ°ンドゲート５２を介し、Ｆ
ｉＦＯレジスタ１０、及びラッチ回路５０に供給される
。

これによりテーブル２０には１ｒｉＦｏレジスタ内の出
力段の１ビツトのデータと、スタートイ言剣ンによりリ
セットされた全ての飴が゛′０″＋欠態のラッチ回路５
０の出力とがアドレス信号とし−Ｃ有和給される。

テーブル２０からＦｉ１１ｉ’ｏし・ジスタ１０の（１
）ブＪＡＯの値が０″であれば、第５図におけるアドレ
ス■の格納データが読出される。このＩＮｊ　、ＷＲｆ
、男ｌ］データの値は第５図によれば値゛０″であシ、
前述の分岐枝を示している事になる。

一方、データ領域に格納されたデータ、即ち前記した様
に、次の読、出しアドレス■が読出され前記識別データ
と一緒にうじチ５０にセットされる。

次のクロック信号が、ＦｉＦｏレジスター０．　ラッチ
５０に供給される。

ＦｉＦｏ　レジスター０の次の値例えば°°１”が読出
される。この際ラッチ回路５ｏにラッチされている次読
出アドレス■と、ＦｉＦｏレジスター、Ｏの値“′１′
”とがテーブル２０のアドレスとしてテーブル２０に供
給される。即ち、このアトｔ／スは、次読出アドレス■
に値゛ｌｔ″を加算したアドレス■に相当する。

テーブル２０のアドレス■からは識別データＩＩ　Ｑ　
Ｉ＋と次設１出アドレス■とが読出されラッチ回路５０
にう、チされる。

更に次のクロック信号がアンドゲート５２を介し、Ｆｉ
Ｆｏレジスター０とう、子回路１ｏに供給される。

、ＦｉＦｏレジスタ１０の出力値が値″１″であると前
記と同様にして、ラッチ回路５０にラッチされた次設１
出アドレス■にこの値″１″が加算されたアドレス■と
カリ、テーブル２０のアドレス■をアクセスすることと
なる。

テーブルのアドレス■には識別データ゛１″、即ち復号
化が終了した事を示す識別データと、元情報〔４〕とが
格納されており、画情報がラッチ回路５０に読出されラ
ッチされる。

ラッチ回路５０は、これによりイ１ｉ′、、　１１１Ｍ
の識別データを、フリップフロップ５Ｊのリセット端子
Ｒに供給してフリップフロップ回路５１をリセットする
。また、元情報を使用する回路（図示されない）にもこ
の識別データが値″１″となったことにより、復元完了
を通知し、う、子回路５０の元情報を受渡す 以上の様に、上記実施例によれば、テーブル（記憶手段
）としては、次設取アドレス中に復号化データを混在さ
せて記憶させ、１つＪビットの識別情報を記憶するだけ
で足シるので装置が小型化され、壕だ当然、本発明の目
的である処理の高速化も、符号化データのピット数と同
じ回数メモリをアクセスするだけで足りるので可能とな
る。

尚、上記実施例においてはコードの種類は説明を簡単に
するために７種類で説明したがこれに限られる事はない
。凍た、各校と、アドレスとの関係は、上記実施例に限
られる事なく、既に判明しているアドレスと、次に入力
される単位量データとの糾合せてアドレスを作成する様
にしても良い。

（０発明の効果 以上詳細に説明した様に本発明に依れば、符号化データ
のビット数と同じ回数だけ記憶手段をアクセスすれば良
く復号化データを高速に得ることができる。

【図面の簡単な説明】

第１図は従来の復号化装置のブロック図、第２図、第３
図は本発明の一実施例の原理を説明するだめのコード図
、コード体系図、第４１沼、第５図は、本発明の一実施
例のブロック図、及び要部説明図である。 図中２０はテーブル、］０はＦＩＦｏレジスタ、５０は
ラッチ回路である。 代理人　弁理士　松　岡　宏四部。

Claims (1)

【特許請求の範囲】
1. 入力された符号化データに対応する復号データ及び次に
   読取るべき読出アドレスデータを互いに異なるアドレス
   に格納する第１の記憶手段と、該第１の記憶手段の復号
   データが格納されたアドレスに対応したアドレスに復号
   終了指示データを格納する第２の記憶手段と、入力され
   た符号の所定数の符号と該第１の記憶手段に格納された
   前記読出アドレスデータとによシ、該第１及び第２の記
   憶手段を、該所定数の符号が入力される毎にアクセスす
   るメモリアクセス手段とを備え、メモリアクセス手段の
   アクセスによって該復号終了指示データが読出された時
   、対応する該第１の記憶手段の出力を入力された符号デ
   ータに対応する復号データとすることを特徴とする符号
   化データの復号方式。