JPS6042822A - 多層構造の電極形成方法 - Google Patents

多層構造の電極形成方法

Info

Publication number
JPS6042822A
JPS6042822A JP58150266A JP15026683A JPS6042822A JP S6042822 A JPS6042822 A JP S6042822A JP 58150266 A JP58150266 A JP 58150266A JP 15026683 A JP15026683 A JP 15026683A JP S6042822 A JPS6042822 A JP S6042822A
Authority
JP
Japan
Prior art keywords
electrode
multilayer structure
sih4
sputtering
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58150266A
Other languages
English (en)
Inventor
Hirohiko Sugawara
裕彦 菅原
Tadashi Matsumoto
忠 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58150266A priority Critical patent/JPS6042822A/ja
Publication of JPS6042822A publication Critical patent/JPS6042822A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体に、電極材料、特に金属並びにそのケ
イ化物を付着させて多層構造の電極な形成する方法に関
する。
〔発明の背景〕
従来、半導体装置、例えば、(↑aA″S集積回路等に
おいて、スパッタ法により半導体にi属ケイ化物並びに
単体金属を順次付着させて多層構造の電極を形成する際
には、それぞれ独立のスパッタリング・ターゲットを用
いる方法が一般的であった。
しかし、この方法の場合、ケイ化物の組成比に応じた複
数の高価なスパッタリング・ターゲットを準備しなけれ
ばならないという欠点がある。1だ1、・ターゲットを
保持する手段が一箇所しがない装置を使用する場合は、
ターゲットを交換する手間がかかるばかりか、ターゲノ
l−を交換する際に装置内に大気がはいってしまい、そ
の排気に時間かがかり、さらにそのとき不純物が装置内
の壁やターゲットに付着してしま)う不都合がある。
〔発明の目的〕
本発明は、この欠点を解決し、高価なスパッタリング・
ターゲットを複数準備することなく、単体金属のターゲ
ット1つのみ使用する多層構造C電極形成方法を提供す
ることを目的とする。
〔発明の概要〕
要するに本発明は、単体金属のスパッタリング・ターゲ
ットを使用し、ケイ素を分子の構成元素として含む気体
をスパッタリング雰囲気内に導入可能とし、放電によっ
て分解したケイ素とスパッタされた金属を反応させて金
属ケイ化物の堆積も行ない、スパッタリング雰囲気中に
おける前記気体の分圧を制御することにより、単体金属
と所定の組成比の該金属のケイ化物とを連続的に半導体
に付着させて多層構造の電極を形成することを特徴とす
る。
〔発明の実施例〕
第1図は、本発明の方法を実施する装置の一例を示す概
略図で、ここで示す本発明の実施例においては、スパッ
タリング・ターゲットをタングステ/、金属ケイ化物を
タングステンケイ化物、半導体をGaAs、ケイ素を分
子の構成元素として含む気体% −’S i 114と
す先回において、1はタングステンのスパッタリング・
ターゲット、2はGaAsウェハ、3.4はバリアプル
・リークバルブ2.5はチェンバである。
この場合、lQ Torr台まで排気したチェンバ5内
に、バリアプル・リークバルブ6の操作によってS r
 1−14ガスを例えば2mTorrに々るように導入
し、つづいてA「ガスを全圧が6〜1QmTorrにな
るようにバリアプル・リークバルブ4によす尋人する。
この状態でタン、ゲステン・ターゲット1のスパッタリ
ングを放電電力200〜800Wで行ない、81114
が分解してできるケイ素とタングステンを反応させるこ
とにより、GaAs基板上にタングステンケイ化物を付
着させる。つづいて、8 i l I4のバリアプル・
リークバルブ6を閉じ、チェンバ5内を再び排気した後
、Arガス圧を6〜i Qcl]Ti+汀に再調整する
ことにより、連続的に今度は単体のタングステンを付着
させる。これにより、タングステンケイ化物とタングス
テンの2層構造の電極を、スパッタリング・ターゲット
を交換することなく簡便かつ連続的に形成することがで
きる。
さらに、上述の実施例では、堆積処理をタングステンケ
イ化物、タングステンの順としたが、逆に、タングステ
ン、タングステンケイ化物の順に堆積させる場合でも、
本発明は有効であることはいうまでもない。′また、こ
の操作を繰り返し交互に行なうことによって、3層構造
の電極を形成する場合も、本発明は有効であることはも
ちろんである。
さらに、上述の実施例では、スパッタリング・ターゲッ
トをタングステンとしたが、これをタンタル等とした場
合でも、5III4の導入によってタンタルケイ化物が
付着し、本発明は有効である。
さらに、上述の実施例では、半導体としてGaAsを用
いたが、それをSi等にした場合でも本発明は有効であ
る。
さらに、上述の実施例では、ケイ素を分子の構成元素と
して含む気体として8+II4を用いたが、これを例え
ば5IC14等のケイ素を含むガスとした場合でも、本
発明は有効である。
さらに、上述の実施例では、全圧を3〜10mTorr
の条件の下テ5LI14の分圧を2m Torrとし一
禿が、5il−の分圧を0〜3mTorrの範囲で連級
的に変化させることにより、堆積する膜の金属とケイ素
の組成比を連続的に制御でき、5ulf4の分圧が2m
Torr以外の場合も本発明は有効である。
〔発明の効果〕
以上説明したように、本発明によれば、金属クイ化物の
組成制御を複数のターゲットによらず、導入ガスにより
行なうため、半導体へ、の電極形成に際して、金属ケイ
化物の組成比の制御が容易になり、多層構造の形成を簡
便に行なえるという効果がある。
【図面の簡単な説明】
第1図は、本発明の方法を実施するだめの装置の一例を
示す概略図である。 1・・・スパッタリング・ターゲット 2・・・Ga Asウェハ 3.4・・・バリアプル・リークバルブ5・・・チェン
バ 特許出願人 日本電信電話公社 代理人弁理士 中村純之助

Claims (2)

    【特許請求の範囲】
  1. (1)単体金属のスパッタリング・ターゲットを使用し
    、ケイ素を分子の構成元素として含む気体をスパッタ1
    )ンダ雰囲気内に導入可能とし、スパッタ1ノ/グ雰囲
    気中における前記気体の分圧を制画することにより、単
    体金属と所定の組成比の該金属のケイ化物とを連続的に
    半導体に刺着させてl多層構造の電極を形成することを
    特徴とする多層構造の電極形成方法。
  2. (2) スパッタリング雰囲気中における前記気体の分
    圧をθ〜3mTorrとすることを特徴とする特許請求
    の範囲第1項記載の多層構造の電極形成方法。
JP58150266A 1983-08-19 1983-08-19 多層構造の電極形成方法 Pending JPS6042822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58150266A JPS6042822A (ja) 1983-08-19 1983-08-19 多層構造の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58150266A JPS6042822A (ja) 1983-08-19 1983-08-19 多層構造の電極形成方法

Publications (1)

Publication Number Publication Date
JPS6042822A true JPS6042822A (ja) 1985-03-07

Family

ID=15493178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58150266A Pending JPS6042822A (ja) 1983-08-19 1983-08-19 多層構造の電極形成方法

Country Status (1)

Country Link
JP (1) JPS6042822A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165766A (ja) * 1987-12-22 1989-06-29 Seiko Epson Corp 反応性スパッタリング成膜法
JPH01165768A (ja) * 1987-12-22 1989-06-29 Seiko Epson Corp 反応性スパッタリング成膜法
JP2013074271A (ja) * 2011-09-29 2013-04-22 Ulvac Japan Ltd デバイスの製造方法および製造装置
US8939278B2 (en) 2010-04-13 2015-01-27 Aerojet Rocketdyne Of De, Inc. Deconsolidation device for particulate material extrusion pump

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926462A (ja) * 1972-07-04 1974-03-08
JPS54115063A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of forming metal film
JPS5893265A (ja) * 1981-11-30 1983-06-02 Toshiba Corp キヤパシタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926462A (ja) * 1972-07-04 1974-03-08
JPS54115063A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of forming metal film
JPS5893265A (ja) * 1981-11-30 1983-06-02 Toshiba Corp キヤパシタの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165766A (ja) * 1987-12-22 1989-06-29 Seiko Epson Corp 反応性スパッタリング成膜法
JPH01165768A (ja) * 1987-12-22 1989-06-29 Seiko Epson Corp 反応性スパッタリング成膜法
US8939278B2 (en) 2010-04-13 2015-01-27 Aerojet Rocketdyne Of De, Inc. Deconsolidation device for particulate material extrusion pump
JP2013074271A (ja) * 2011-09-29 2013-04-22 Ulvac Japan Ltd デバイスの製造方法および製造装置

Similar Documents

Publication Publication Date Title
US5738917A (en) Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
US20070251452A1 (en) Processing Apparatus Using Source Gas and Reactive Gas
JPH10255973A (ja) 有機エレクトロルミネッセンス素子の製造方法
JPH0765174B2 (ja) 半導体ウェーハ上へのタングステン層のcvd蒸着方法
JPH06252059A (ja) 成膜方法及び成膜装置
WO2004008513A1 (ja) 半導体装置の製造方法及び基板処理装置
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
JPS6042822A (ja) 多層構造の電極形成方法
US5338423A (en) Method of eliminating metal voiding in a titanium nitride/aluminum processing
KR970018001A (ko) 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정
JP4360716B2 (ja) 銅薄膜製造方法、及びその方法に用いるスパッタ装置
JPH0799739B2 (ja) 金属薄膜の形成方法
JPH10298748A (ja) ゴールデンチタンナイトライドを堆積する方法
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
JP3111994B2 (ja) 金属酸化物誘電体材料の気相成長装置
JP4931170B2 (ja) タンタル窒化物膜の形成方法
JP2906411B2 (ja) 半導体装置の製造方法
JPS6376321A (ja) 半導体装置の製造方法
JP3727693B2 (ja) TiN膜製造方法
JPH03110840A (ja) 堆積膜形成法
JPH0414493B2 (ja)
JPH08288219A (ja) 半導体処理装置及び半導体処理方法
JPH03120357A (ja) 薄膜形成装置
JP2001342572A (ja) 誘電体薄膜の製造方法およびその製造装置
JPS6136374B2 (ja)