JPS604322A - デイジタルａｇｃ回路 - Google Patents
デイジタルａｇｃ回路Info
- Publication number
- JPS604322A JPS604322A JP11332883A JP11332883A JPS604322A JP S604322 A JPS604322 A JP S604322A JP 11332883 A JP11332883 A JP 11332883A JP 11332883 A JP11332883 A JP 11332883A JP S604322 A JPS604322 A JP S604322A
- Authority
- JP
- Japan
- Prior art keywords
- agc
- circuit
- coefficient
- average power
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ピークファクタを考慮して歪の少ない自動利
得制御（ＡＧＣ）をディジタル処理で行なうディジタル
ＡＧＣ回路に関するものである。
得制御（ＡＧＣ）をディジタル処理で行なうディジタル
ＡＧＣ回路に関するものである。
ディジタル処理により自動利得制御（ＡＧＣ）を行なう
ディジタルＡＧＣ回路は、例えば第１図に示す構成が提
案されている。同図に於いて、１．４は乗算器、２は絶
対値回路、６．６は加算器、５は誤差積算回路である。
ディジタルＡＧＣ回路は、例えば第１図に示す構成が提
案されている。同図に於いて、１．４は乗算器、２は絶
対値回路、６．６は加算器、５は誤差積算回路である。
ＡＤ変換により得られたディジタル信号Ｘは乗算器１に
より利得係数Ａ！ｌと乗算されて出力ディジタル信号ｙ
（＝ｘ−Ａ！Ｉ＝一定レベル）となる。この出力ディジ
タル信号ｙはアナログ信号波形に対応して正、負がある
ので。
より利得係数Ａ！ｌと乗算されて出力ディジタル信号ｙ
（＝ｘ−Ａ！Ｉ＝一定レベル）となる。この出力ディジ
タル信号ｙはアナログ信号波形に対応して正、負がある
ので。
絶対値回路２により絶対値ｌｙｌがめられ、加算器３に
より基準値Ｖ１と比較され、Ｖｆ−Ｉｙｌ＝Δの差信号
Δが出力される。
より基準値Ｖ１と比較され、Ｖｆ−Ｉｙｌ＝Δの差信号
Δが出力される。
この差信号Δは乗算器４に於いて係数にと乗算されて誤
差積分回路５に加えられる。この係数にはループ時定数
を決めるもので、通常は０＜ｋ≦１に選定される。又誤
差積分回路５の出力信号δは加算器６により係数ｃｏと
加算され、加算出力が利得係数Ａｙ （＝δ＋ｃｏ）と
なる。
差積分回路５に加えられる。この係数にはループ時定数
を決めるもので、通常は０＜ｋ≦１に選定される。又誤
差積分回路５の出力信号δは加算器６により係数ｃｏと
加算され、加算出力が利得係数Ａｙ （＝δ＋ｃｏ）と
なる。
誤差積分回路５は、例えば加算器とシフトレジスタとか
ら構成され、乗算器４の出力信号とシフトレジスタの出
力信号とを加算器で加算して出力信号δとすると共（二
、シフトレジスタに加えるもので、ローパスフィルタの
機能を有するものとなる。又加算器６に加える係数ｃｏ
は通常は１であるが、誤差積分回路５の出力信号δが負
であっても利得係数Ａｇが負にならないように選定され
る。
ら構成され、乗算器４の出力信号とシフトレジスタの出
力信号とを加算器で加算して出力信号δとすると共（二
、シフトレジスタに加えるもので、ローパスフィルタの
機能を有するものとなる。又加算器６に加える係数ｃｏ
は通常は１であるが、誤差積分回路５の出力信号δが負
であっても利得係数Ａｇが負にならないように選定され
る。
前述のフィードバック系により入力ディジタル信号Ｘは
所定のレベル範囲となるように制御されて、出力ディジ
タル信号ｙとなる。なお原理的には乗算器４と加算器６
とは省略し得るものである。
所定のレベル範囲となるように制御されて、出力ディジ
タル信号ｙとなる。なお原理的には乗算器４と加算器６
とは省略し得るものである。
又音声帯域の伝送系に於いては４０ｄＢ程度のダイナミ
ックレンジが要求されるものであり、又伝送回線毎にピ
ークファクタが相違するものであるから、ディジタルＡ
ＧＣ回路を各種の伝送回線に対して適用する為には、ピ
ークファクタの最も大きい伝送回線を基準にして、ＡＧ
Ｃの動作領域が設定されている。
ックレンジが要求されるものであり、又伝送回線毎にピ
ークファクタが相違するものであるから、ディジタルＡ
ＧＣ回路を各種の伝送回線に対して適用する為には、ピ
ークファクタの最も大きい伝送回線を基準にして、ＡＧ
Ｃの動作領域が設定されている。
ＡＤ変換されたディジタル信号を処理する場合、ビット
数が多ければ多い桿鞘度が良くなるがＡＤ変換器の構成
や演算回路の規模により、８〜１５ビット程度の構成の
ディジタル信号として処理するのが一般的である。
数が多ければ多い桿鞘度が良くなるがＡＤ変換器の構成
や演算回路の規模により、８〜１５ビット程度の構成の
ディジタル信号として処理するのが一般的である。
前述の如くピークファクタの最も大きい回線を基準にし
てＡＧＣの動作領域を設定していることにより、ピーク
ファクタの小さい回線に対しては、ＡＧＣ回路の演算精
度が低くなる欠点があった。なお演算精度を向上するよ
うに動作領域を設定すれば、ＡＧＣ出力のピーク値が飽
和し、歪が大きくなる欠点がある。
てＡＧＣの動作領域を設定していることにより、ピーク
ファクタの小さい回線に対しては、ＡＧＣ回路の演算精
度が低くなる欠点があった。なお演算精度を向上するよ
うに動作領域を設定すれば、ＡＧＣ出力のピーク値が飽
和し、歪が大きくなる欠点がある。
本発明は、前述の如き欠点を改善したもので、ピークフ
ァクタに対応してディジタルＡＧＣの動作領域を自動的
に設定し得るようにし、ＡＧＣの演算精度の向上を図る
ことを目的とするものである。
ァクタに対応してディジタルＡＧＣの動作領域を自動的
に設定し得るようにし、ＡＧＣの演算精度の向上を図る
ことを目的とするものである。
以下実施例について詳細に説明する。
第２図は本発明の実施例のブロック線図であり、１は第
１図に於ける乗算器１に相当し、１０は絶対値回路２、
加算器６，６、乗算器４及び誤差積分回路５を含むＡＧ
Ｃ演算回路である。又１１はビークパワーＰｖｕを演算
するものであり、ディジタル拳ローパスフィルタの構成
で実現できるものである。
１図に於ける乗算器１に相当し、１０は絶対値回路２、
加算器６，６、乗算器４及び誤差積分回路５を含むＡＧ
Ｃ演算回路である。又１１はビークパワーＰｖｕを演算
するものであり、ディジタル拳ローパスフィルタの構成
で実現できるものである。
１６は加算器、１４は逆数発生回路、１５は乗算器であ
る。
る。
入力ディジタル信号Ｘはピーク検出回路１１と平均パワ
ー演算回路１２と乗算器１５とに加えられ、ピーク値Ｐ
＾均パワーＰｗとが加算器１３に加えられ、加算器１３
からＰｋ−Ｐｒｎ＝Ａｐの差信号が出力される。この差
信号Ａｐは回線のピークファクタに相当し、逆数発生回
路１４に加えられてｉ ／Ａｐ −Ａｘの係数が出力さ
れて乗算器１５に加えられる。
ー演算回路１２と乗算器１５とに加えられ、ピーク値Ｐ
＾均パワーＰｗとが加算器１３に加えられ、加算器１３
からＰｋ−Ｐｒｎ＝Ａｐの差信号が出力される。この差
信号Ａｐは回線のピークファクタに相当し、逆数発生回
路１４に加えられてｉ ／Ａｐ −Ａｘの係数が出力さ
れて乗算器１５に加えられる。
従って乗算器１５の出力ＸはＸ＝ｘ＊Ａｘとなり、ピー
ク値Ｐｋが大きいと係数Ａｘは小さくなるので、ＡＧＣ
ループへの入力信号Ｘの平均パワーが小さくなって、出
力ディジタル信号ｙのピーク値の飽和を避けることがで
きる。又ピーク値ｐｈが小さいと係数、４３ｃは大きく
なり、ＡＧＣループへの入力信号Ｘの平均パワーが大き
くなって、ＡＧＣループの演算精度が向上すること、に
なる。
ク値Ｐｋが大きいと係数Ａｘは小さくなるので、ＡＧＣ
ループへの入力信号Ｘの平均パワーが小さくなって、出
力ディジタル信号ｙのピーク値の飽和を避けることがで
きる。又ピーク値ｐｈが小さいと係数、４３ｃは大きく
なり、ＡＧＣループへの入力信号Ｘの平均パワーが大き
くなって、ＡＧＣループの演算精度が向上すること、に
なる。
以上説明したよう６二、本発明は、入力ディジタル信号
・Ｃのピーク値Ｐｋと平均パワーＰｕＪとの差Ａｐをめ
て、その逆数を係数Ａｘとするピーク検出回路１１、平
均パワー演算回路１２、加算器１３及び逆数発生回路１
４等からなる手段と、入力ディジタル信号Ｘと係数Ａｘ
とを乗算する乗算器１５等の手段と、ＡＧＣ演算回路１
０及び乗算器１等からなるＡＧＣループとを備えたもの
で、ピークファクタに応じてＡＧＣ動作領域が設定され
るから、出力ディジタル信号ｙのピーク値が飽和するよ
うなことはなく、又ピークファクタの低い入力ディジタ
ル信号Ｘに対しては演算精度が低下することなく ＡＧ
Ｃ動作を行なわせることができる。なお加算器１５゜逆
数発生回路１４９乗算器１，１５縁弯イクロプロセツサ
等の演算機能を用いて実現することも可能である。
・Ｃのピーク値Ｐｋと平均パワーＰｕＪとの差Ａｐをめ
て、その逆数を係数Ａｘとするピーク検出回路１１、平
均パワー演算回路１２、加算器１３及び逆数発生回路１
４等からなる手段と、入力ディジタル信号Ｘと係数Ａｘ
とを乗算する乗算器１５等の手段と、ＡＧＣ演算回路１
０及び乗算器１等からなるＡＧＣループとを備えたもの
で、ピークファクタに応じてＡＧＣ動作領域が設定され
るから、出力ディジタル信号ｙのピーク値が飽和するよ
うなことはなく、又ピークファクタの低い入力ディジタ
ル信号Ｘに対しては演算精度が低下することなく ＡＧ
Ｃ動作を行なわせることができる。なお加算器１５゜逆
数発生回路１４９乗算器１，１５縁弯イクロプロセツサ
等の演算機能を用いて実現することも可能である。
【図面の簡単な説明】
第１図は先に提案されたディジタルＡＧＣ回路のブロッ
ク線図、第２図は本発明の実施例のブロック線図である
。 １．４．１５は乗算器、２は絶対値回路、３，６．１３
は加算器、５は誤差積分回路、１０はＡＧＣ演算回路、
１１はピーク検出回路、１２は平均パワー演算回路、１
４は逆数発生回路である。
ク線図、第２図は本発明の実施例のブロック線図である
。 １．４．１５は乗算器、２は絶対値回路、３，６．１３
は加算器、５は誤差積分回路、１０はＡＧＣ演算回路、
１１はピーク検出回路、１２は平均パワー演算回路、１
４は逆数発生回路である。
Claims (1)
- 入力ディジタル信号のピーク値と平均パワーとの差をめ
、該差の逆数を発生して係数とする手段、該手段からの
係数を前記入力ディジタル信号に乗算する乗算手段、該
乗算手段からの出力ディジタル信号を加えてＡＧＣ演算
を行なうＡＧＣループとを備えたことを特徴とするディ
ジタルＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11332883A JPS604322A (ja) | 1983-06-23 | 1983-06-23 | デイジタルａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11332883A JPS604322A (ja) | 1983-06-23 | 1983-06-23 | デイジタルａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604322A true JPS604322A (ja) | 1985-01-10 |
Family
ID=14609451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11332883A Pending JPS604322A (ja) | 1983-06-23 | 1983-06-23 | デイジタルａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06212607A (ja) * | 1993-01-12 | 1994-08-02 | Sumitomo Constr Co Ltd | 橋梁押出し装置 |
-
1983
- 1983-06-23 JP JP11332883A patent/JPS604322A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06212607A (ja) * | 1993-01-12 | 1994-08-02 | Sumitomo Constr Co Ltd | 橋梁押出し装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0663777B2 (ja) | イコライザ装置 | |
| JPS57136811A (en) | Automatic controller of sound volume | |
| JPH09138248A5 (ja) | ||
| JPS55122173A (en) | Noise suppression circuit | |
| US5923767A (en) | Digital audio processing | |
| JPS604322A (ja) | デイジタルａｇｃ回路 | |
| CA2257461C (en) | Hearing aid with improved percentile estimator | |
| JP3037002B2 (ja) | 信号処理装置 | |
| JPH0531327B2 (ja) | ||
| JPS6157127A (ja) | 信号変換装置 | |
| JP2716723B2 (ja) | 信号変換装置 | |
| JPS6211170A (ja) | 自動利得制御回路 | |
| JP3548953B2 (ja) | 信号強度検出器 | |
| JPS63242011A (ja) | 利得制御回路 | |
| JP2910614B2 (ja) | Ａｇｃ用レベル検出回路 | |
| JPH0221702B2 (ja) | ||
| JPH071868B2 (ja) | アナログ−ディジタル変換装置 | |
| JPS5831093Y2 (ja) | ソ−ナ−装置の受振回路 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| JP3029361B2 (ja) | 自動利得制御回路 | |
| JPS6145628Y2 (ja) | ||
| JPS58108809A (ja) | デイジタルａｇｃ回路 | |
| JP2002311129A (ja) | 水中探知装置の受信回路 | |
| SU1555874A1 (ru) | Устройство дл контрол каналов св зи | |
| JPH03139099A (ja) | オーディオ信号データ処理装置 |