JPS604328A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は集積回路に関するものである。

〔発明の背景〕

従来の集積回路では、（り集積（ロ）路外部から与えら
れたクロックパルスを、そのまま内部で使用する形式の
ものと、（２）来＆回路内部に第１図で示すようなりロ
ックパルス幅補正回路を設け、外部から与んられたクロ
ックパルスを内部で使用するのに過当なパルス幅を待つ
クロックパルスに変渓した後、使用する形式のものが存
在する。

第１図において、集積回路の外部から与えられタフロッ
クパルスは入カバッファ回’Ｎｒ１’２１＃Ｃ。

Ｍ地回に＠２と出力１ｇｌ鮎３に分配される。遅延回路
２に人力したタロツクパルスは必要なパルス幅分の時間
が経過した後回路２を出力し、回路３に入力する。回路
３の出力は端子３１０人力極性が論理１１“でかつ端子
３２０２０人力極性理′０“である間だけ論理１０“と
なる。従って回路１０人力に加えられた論理１１“から
、１ｉｉＩｉ！′Ｏ“へ変化する信号は、１０回路２の
−Ｍ延時間と等しいパルス幅を持つパルスに変換され回
路３から出力される。

次に従来方式の間趙点を述べる。形式（りの集積回路を
用いる場合、集積回路外部で発生させたクロックパルス
を復数の集積回路に分配する際に生じる波形のなまり、
伝送祿路遅延等の要因によるパルス幅のばらつき、位相
のすれに対応するため、クロックパルスのタイミンクに
充分な余裕を持たす必要が有り、これは論理回路の高速
化に悴い無視できない遅延要因となってきた。

形式（２）の集積回路を用いると、外部から与えられた
クロックのパルス幅をも集積回路内部ｌこおＧ）て′−
１気的に心安十分なパルス幅に変換できるためパルス幅
のばらつきに対するタイミンクの余裕が不要となり、形
式（りの乗積回路に軟べてより烏速な論理回路が央現で
きる反面、図１のクロックパルス幅補正回路の構造上明
らかなように該補正回路を通し集積回路内部に分配され
るクロック信号を任意の極性に固足することが不可能と
なる。

これは集積回路の故障検査上次の点で問題となる。匠米
果槓回路の故障検査の方法として集積回路内部のクロッ
ク・１８°号の極性を固定し、フリップフロップの入力
がその才ま出力に通り抜ける状態にした後、集積回路外
部から各ｍ組合わせの検査データを入力し、出力を期待
ｆｉｔと比軟する方法が検査効率、故障検出率の点で優
れているとされているのに対し、クロック悟＋３を任意
の極性に固定できないと、他の検査効率、故障偵出率の
劣る方法を用いて故障検査を行わなくてはならす、検査
工数、製品の信頼性の点で問題か生じる。

〔発明の目的〕

この発明の目的は上記の如き従来の問題点を除去するこ
とであり、クロック入力’）　Ｗｉｎ　９１．　’　０
“または論理′１“に固定すると、入力信号かその才ま
出力に抜ける形式のフリップ・フロップを用い、かつク
ロックパルス嘱袖止（ロ）路を６部に設けた集積回路に
対し、検査データ作成の困難さ、故障検出率の低さとい
う欠点を完全に解消できる集積回路を提供することにあ
る。

〔発明の概要〕

この発明の％徴とするところは、集積回路外部から固定
指示信号を与えることにより、外部から入力したクロッ
ク信号かその該ま出力に通り抜ける機能を持つクロック
パルス幅袖正向路を集積回路内部に設けた点にある。

〔発明の実施例〕

以下、本発明の一実施例を図を用いて説明する。

第２図は本発明を実施したときの集積回路上に設けられ
たタロツクパルス幅袖正回路の回路図を示している。

図において、入力バッファ回路４０入力は集積回路の外
部に設けられたクロック信号入力端子に接ｖｒ、され、
出力は出力ＮＡＮＤ回路６０入力端子６０１と遅延回路
５へ徽続されている。回路５の出力は回路６０入力端子
６０２へ接続され１ｇ回路６の出力は内部クロックとし
て集積回路内の谷部へ分配される。

−Ｍ延回路５は、入力より銅にインバータ５１，５２゜
１”Ｊ　Ａ　Ｎ　］）回路５３へと接続され、回路５３
の出力が［１路５の出力となる。回路５へ入力したｆＫ
−号が回路５より出力するのに要１−る時間が、内部ク
ロックに臂求されるパルス幅と等しくなるように猶成さ
れている。

入力端子５３２は本発明１を夾施するために設けた固だ
指示１３号用の入力で、集積回路の外部へり１き出され
でいる。

第３図はクロックパルス１ｌｌｊ補正回路のタイタン外
チャー１・を示しており、横細を時間、縦軸は各回路の
入出力極性の動作８表わしている。

（りは通常使用状態におけるタイミンクチャートであり
、固定指示信号は論理１１“に固定しである。

回路４に入力するクロック信号が時刻ｔ１に論理′１“
から論理１０“に変化すると、回路６（入力端子６０１
）と回路５１０入力は時刻ｔ２に論理１０“から論理′
１“Ｉこ変化する。このとき入力端子６０２は論理′１
“であるから回路６の出力は時刻ｔ３に論理１１“から
論理１０“に変化する。回路５１に入力した信号はパル
ス幅分の時間を要して回路５３を出力し、時刻ｔ５に端
子６０２の入力が論理′１“から論理１０“に変化する
。この結果回路６の出力は時刻ｔ６に論理′０“から論
理′１“に変化する。

以上の動作は既存のクロックパルス鴨袖正回路と同じで
あるが、動作原理から明らかなように回路６の出力を論
理１０“に・固定不可能なため、従来は集積回路の故障
検出か元号にできないという問題があった。

（２）は本発明の特徴である故障検出時の動作を表わし
ている。固定指示信号は論理′０“に固足しであるので
、入力端子６０２は論理１１“に―、足され、回路６は
インバータとして動作する。

回路６の出力を論理′０“に固定するには、回路４に論
理′０“を入力すればよく、回路６の出力を＊理１１“
に固定するには回路４に論理′１″を入力すればよい。

このように内部クロックの極性を集積回路の外部から自
由に指定可能となり、故障検量時にはクロックの極性を
固足しフリップ・フロップの入力がそのまま出力に通り
抜ける状態にして検査かできるため、検査データ作成か
容易になり、故障検出率も向上する。

〔発明の効果〕

本発明によれば、集積Ｎ路内に設けられたクロックパル
ス幅補正回路の出力を集積回路の外部から信号を与える
ことにより任意の極性に固定できるので、クロック入力
を調理％　ｏ　−ｚたは論理１１“に固定すると、入力
信号かそのまま出力に抜ける形式のフリップ・フロップ
を用いた集積回路に対して次の如き幼果を得ることがで
きる。

１、　集積回路内部にクロックパルス幅補正回路を設け
ることにより、該乗積回路により構成されるシステム全
体としてみた場合クロックのパルス幅のばらつきを考慮
する必要がなくなり、その分クロック周期を短かくする
ことが可能となる。

２、集積回路内部にクロックパルス幅補正回路を設けた
場合に間組であった、故陣恢用時の検査データ作成困難
、故障検出率低下等の欠点を完全に解消可能となる。

【図面の簡単な説明】

第１図は従来の集積回路内ｍ＃こ設けられたパルス幅補
正（ロ）路の回路図、＠２図は本発明の一実施例を示す
集積回路内部に設けられたパルス幅補正回路の回路図、
第３図は第２図に示したもののタイミングチャート図で
ある。 １・・・入力ハツファ　２・・・遅蜆回路３・・・出力
回路　４・・・入力バッファ回路５・・・遅姑回路　６
・・・出力回路 ５１・・・インバータ　５２・・・インバータ代理人弁
理士　高　橋　明　１ ５３・・・ＮＡＮＤ回路

Claims (1)

【特許請求の範囲】
1. １、　集積回路において、該果枝回路外部から与えられ
   たクロック信号を、内部で使用するのに′電気的に過当
   なパルス幅を持つクロックパルスに変換し内部に分配す
   る機能と、外部から与えられたクロック信号をそのま談
   内部に分配する機能を、外部から与える信号により選択
   することか可能な回路を内部に設けたことを特徴とする
   集、ｆＡ回路。