JPS604344A - 伝送路拡張制御方式 - Google Patents
伝送路拡張制御方式Info
- Publication number
- JPS604344A JPS604344A JP58113042A JP11304283A JPS604344A JP S604344 A JPS604344 A JP S604344A JP 58113042 A JP58113042 A JP 58113042A JP 11304283 A JP11304283 A JP 11304283A JP S604344 A JPS604344 A JP S604344A
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- data
- driver
- line
- mark state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は伝送路拡張制御方式、具体的には、半二重伝送
路において伝送路拡張時に生じるループバック現象を明
１１−する伝送路拡張制御方式〔発明の技術的背景とそ
の問題点〕 一般的に、半二重の伝送路には、送信回路／受信回路（
以下、ドライバ／レシーバと称す）が双方向となってい
る装置が並列に接続される。
路において伝送路拡張時に生じるループバック現象を明
１１−する伝送路拡張制御方式〔発明の技術的背景とそ
の問題点〕 一般的に、半二重の伝送路には、送信回路／受信回路（
以下、ドライバ／レシーバと称す）が双方向となってい
る装置が並列に接続される。
従がって、ドライバのドライブ能力、レシーバの受信感
度の関係上、伝送路の距離及び装置の接続可能台数に制
限が生じる。
度の関係上、伝送路の距離及び装置の接続可能台数に制
限が生じる。
そこで、伝送路を拡張するため第１図に示す如く、ドラ
イバ／レシーバで単純に構成される拡張装置（以下、リ
ピータと称する）を組込むことが考えられる。
イバ／レシーバで単純に構成される拡張装置（以下、リ
ピータと称する）を組込むことが考えられる。
図において、Ｉは処理装置であり、伝送路２（ラインＡ
／Ｂ）を介してワークステーション３．４．５と共通に
接続されている。
／Ｂ）を介してワークステーション３．４．５と共通に
接続されている。
互は上述した１１ピータであＩ】、伝送路２のラインＡ
とＢを結線１−１伝送路２の拡張をはかっている。リピ
ータ互の内部構成は上述したとおりであり、図中、点線
内部に示す如くドライバ／１、、／−パ（ＤＩ、Ｄ２／
Ｒ１，Ｒ２）の単純な組合せでのみ構成される。
とＢを結線１−１伝送路２の拡張をはかっている。リピ
ータ互の内部構成は上述したとおりであり、図中、点線
内部に示す如くドライバ／１、、／−パ（ＤＩ、Ｄ２／
Ｒ１，Ｒ２）の単純な組合せでのみ構成される。
しかしながらこの様な構成によれば、ラインＡから受信
したデー〉をラインＢにドライフシたとき、その信号が
ラインＢに戻り、データを打ち消すループバック現象が
生じる。従って伝送路は拡張１〜だものの信頼性に乏し
いシステムとなってしまう、 〔発明の目的〕 本発明は上記欠点に鑑みて々されたものであ番）、半二
重伝送路を介して得られるデータビットパターンを判別
することによりループ現象をコントロールすることで、
伝送路の拡張を可能とした伝送路拡張制御方式を提供す
ることを目的とする、。
したデー〉をラインＢにドライフシたとき、その信号が
ラインＢに戻り、データを打ち消すループバック現象が
生じる。従って伝送路は拡張１〜だものの信頼性に乏し
いシステムとなってしまう、 〔発明の目的〕 本発明は上記欠点に鑑みて々されたものであ番）、半二
重伝送路を介して得られるデータビットパターンを判別
することによりループ現象をコントロールすることで、
伝送路の拡張を可能とした伝送路拡張制御方式を提供す
ることを目的とする、。
〔発明の概要〕
本発明は上記理由により設けられるリピータに、伝送路
を介して得られるデータビットパターンよ番）、データ
フレームかマーク状態かを判別するマーク状態検出回路
を付加Ｌ、ここでデータフレームであることが判別され
ると相手ドライバ／レシーバ（レシーバのみでモ良）ヲ
テイセイブルとし、ループバック現象を阻止１７たもの
である。マーク状態検出回路は、ＨＤ Ｌ Ｃ手順を使
用した伝送を行なう場合、フラグを考慮して、伝送路か
ら受信したデータを７個以上シフトできるシフトレジス
タと、７個データビット＃１“が連続するか否かを判別
し、上記ドライバ／レシーバのイネーブル／ディセーブ
ルを指示するゲートで構成される。
を介して得られるデータビットパターンよ番）、データ
フレームかマーク状態かを判別するマーク状態検出回路
を付加Ｌ、ここでデータフレームであることが判別され
ると相手ドライバ／レシーバ（レシーバのみでモ良）ヲ
テイセイブルとし、ループバック現象を阻止１７たもの
である。マーク状態検出回路は、ＨＤ Ｌ Ｃ手順を使
用した伝送を行なう場合、フラグを考慮して、伝送路か
ら受信したデータを７個以上シフトできるシフトレジス
タと、７個データビット＃１“が連続するか否かを判別
し、上記ドライバ／レシーバのイネーブル／ディセーブ
ルを指示するゲートで構成される。
このことによりループバック現象を阻止でき、従がって
半二重伝送路のシステム効率を落すこと々く、且つ少量
のハードウェアで伝送路の拡張が実現できる。
半二重伝送路のシステム効率を落すこと々く、且つ少量
のハードウェアで伝送路の拡張が実現できる。
以下、第２図以降を使用して本発明に関１．詳述する。
第２は本発明が採用されるリピータの概略実施例を示す
ブロック図である。図において、６１はラインＡを介し
て得られるデータを受信するレシーバＲｒ、６２はライ
ンＢを介して得られるデータを受信するレシーバＲ２，
６３はラインＢに対ｊ〜データを転送するドライバ、６
４はラインＡに対しデータを転送するドライバである。
ブロック図である。図において、６１はラインＡを介し
て得られるデータを受信するレシーバＲｒ、６２はライ
ンＢを介して得られるデータを受信するレシーバＲ２，
６３はラインＢに対ｊ〜データを転送するドライバ、６
４はラインＡに対しデータを転送するドライバである。
本発明で特徴的なことはレシーバ６１とドライバ６３の
間にマーク状態検出回路（ＤＥＴ。
間にマーク状態検出回路（ＤＥＴ。
６５）が介在し５、ここで得られる信号（ＥＮＢ、；イ
ネーブル）がしｉノーパ６２及びドライバ６４へ供給さ
れること、更にレシーバ６２とドライバ６４の間にマー
ク状態検出回路ＣＤＥＴ２６６）が介在１〜、ここで得
られる信号（Ｅ Ｎ Ｂ ２ ；イネーブル）がレシー
バ６Ｉとドライバ６３に供給されていることである。即
ち、マーク状態検出回路６５はラインＡを介し２て得ら
れるデータビットによりデータ転送中かマーク状態を判
５３１＋ ｔ、、、マーク状態にあるときレシーバ６２
及びドライバ６４をイネーブルにするための回路である
。
ネーブル）がしｉノーパ６２及びドライバ６４へ供給さ
れること、更にレシーバ６２とドライバ６４の間にマー
ク状態検出回路ＣＤＥＴ２６６）が介在１〜、ここで得
られる信号（Ｅ Ｎ Ｂ ２ ；イネーブル）がレシー
バ６Ｉとドライバ６３に供給されていることである。即
ち、マーク状態検出回路６５はラインＡを介し２て得ら
れるデータビットによりデータ転送中かマーク状態を判
５３１＋ ｔ、、、マーク状態にあるときレシーバ６２
及びドライバ６４をイネーブルにするための回路である
。
又、マーク状態検出回路６６は、ラインＢを介して得ら
れるデータビットにより、データ転送中かマーク状態か
を判断し、マーク状態のとき、レシーバ６１及びドライ
バ６３をイネーブルにするための回路である。
れるデータビットにより、データ転送中かマーク状態か
を判断し、マーク状態のとき、レシーバ６１及びドライ
バ６３をイネーブルにするための回路である。
第３図はＨＤ Ｌ Ｃ（Ｈｉ １ｅｖｅｌ Ｄａｔａ
Ｌｉｎｋ Ｃｏｎｔｒｏｌ）手順を使用した伝送路に本
発明を採用した場合のリピータの内部構成を示す実施例
である。
Ｌｉｎｋ Ｃｏｎｔｒｏｌ）手順を使用した伝送路に本
発明を採用した場合のリピータの内部構成を示す実施例
である。
即ち、マーク状態検出回路６５・６６をＨＤＬＣ手順の
データビットパターンに対応する様に構成したものであ
る。
データビットパターンに対応する様に構成したものであ
る。
図中、第２図と同一番号あるいは記号の付されであるも
のは第２図のそれと同一の機能・名称を持つため、ここ
では重複を避ける意味で述べない。図において６５１・
６６１ はシフトレジスタ、６５２ｊ・６６２はアンド
ゲートである。シフトレジヌタ６５１・６６１ は、そ
れぞれラインＡ５ ラインＢを介して送られてきたデー
タをシフトするもので、それぞれの出力はアンドゲート
６５２，６６２ の入力として供給される。アンドゲー
ト６５２ はシフトレジスタ６５１ の出力が全て１１
′のとき、ドライバ６４／レシーバ６２ヘイネーブル信
号（ＥＮＢ、） として供給し、アンドゲート６６２
はシフトレジスタ６６１ の出力が全て＃１′のとき、
ドライバ６３／レシーバ６１ヘイネーブル信号（ＥＮＢ
、） として供給する。
のは第２図のそれと同一の機能・名称を持つため、ここ
では重複を避ける意味で述べない。図において６５１・
６６１ はシフトレジスタ、６５２ｊ・６６２はアンド
ゲートである。シフトレジヌタ６５１・６６１ は、そ
れぞれラインＡ５ ラインＢを介して送られてきたデー
タをシフトするもので、それぞれの出力はアンドゲート
６５２，６６２ の入力として供給される。アンドゲー
ト６５２ はシフトレジスタ６５１ の出力が全て１１
′のとき、ドライバ６４／レシーバ６２ヘイネーブル信
号（ＥＮＢ、） として供給し、アンドゲート６６２
はシフトレジスタ６６１ の出力が全て＃１′のとき、
ドライバ６３／レシーバ６１ヘイネーブル信号（ＥＮＢ
、） として供給する。
第４図は本発明実施例にて使用されるＨＤＬＣ手Ｊｌｌ
＃Ｉによるデータビットパターンのデータフォーマット
を示す。
＃Ｉによるデータビットパターンのデータフォーマット
を示す。
以下、本発明実施例の動作につき説明する。
まず、第２図に示した概略実施例から説明する。
今、ラインＡ／Ｂ のいずれからもデータが到来１−２
でいない状態（マーク状態）では、マーク状態検出回路
６５・６６は共にイネーブル信号（ＢＮＢ、／ＥＮＢ２
）をレシーバ６Ｉ・６２、ドライバ６３・６４へ出力す
る。
でいない状態（マーク状態）では、マーク状態検出回路
６５・６６は共にイネーブル信号（ＢＮＢ、／ＥＮＢ２
）をレシーバ６Ｉ・６２、ドライバ６３・６４へ出力す
る。
次にライン人を介してデータが到来すると、マーク状態
検出回路６，５はレシーバ６２とドライバ６４をデイセ
イブルとし、レシーバ６Ｉで受信したデータをドライバ
６３へ送０、ドライバ６３がラインＢヘトライブする。
検出回路６，５はレシーバ６２とドライバ６４をデイセ
イブルとし、レシーバ６Ｉで受信したデータをドライバ
６３へ送０、ドライバ６３がラインＢヘトライブする。
ラインＢヘトライブされた信号はレシーバ６２へ伝播さ
れるが、デイセイブル状態となっているため、レシーバ
６２は動作１−ない。従がって、マーク状態検出回路６
６はラインＢからデータが来ないものト判断し、レシー
バ６１とドライバ６３ヘイネーブル信号（１３ＮＢ２）
を送り続ける。その後、ラインＡからデータが到来し
かくなると、マーク状態検出回路６５はマーク状態にな
ったと判に＋、、レシーバ６２とドライバ６４ヘイネー
ブル信号（ＢＮＢ、）を出力する。
れるが、デイセイブル状態となっているため、レシーバ
６２は動作１−ない。従がって、マーク状態検出回路６
６はラインＢからデータが来ないものト判断し、レシー
バ６１とドライバ６３ヘイネーブル信号（１３ＮＢ２）
を送り続ける。その後、ラインＡからデータが到来し
かくなると、マーク状態検出回路６５はマーク状態にな
ったと判に＋、、レシーバ６２とドライバ６４ヘイネー
ブル信号（ＢＮＢ、）を出力する。
ラインＢからデータが送られてきたときも同様の動作を
行なう。
行なう。
次に第３図と第４図を用い、ＨＤ Ｌ Ｃ手順の伝送路
に本発明方式を実施した場合の動作につき詳述する。
に本発明方式を実施した場合の動作につき詳述する。
データビットパターンは第４図に示される様に、ＨＤＬ
Ｃ手順の場合、マーク状態は常に１１′であり、データ
フレームの中で１１′が連続するのはフラグの６個が最
富である。（データ部の中にオール′１′のビットパタ
ーンがあっても６（固自に０′が挿入されているのでデ
ータ部内で＃１′は５個までしか連続しない。）ライン
Ａ／Ｈのいずれもマーク状態のとき、シフトレジスタの
６５１・６６１ の出力は全て“１′であるため、アン
ドゲート６５２・６６２は共にイネーブル信号をレシー
バ６Ｉ・６２、ドライバ６３・６４へ出力する。
Ｃ手順の場合、マーク状態は常に１１′であり、データ
フレームの中で１１′が連続するのはフラグの６個が最
富である。（データ部の中にオール′１′のビットパタ
ーンがあっても６（固自に０′が挿入されているのでデ
ータ部内で＃１′は５個までしか連続しない。）ライン
Ａ／Ｈのいずれもマーク状態のとき、シフトレジスタの
６５１・６６１ の出力は全て“１′であるため、アン
ドゲート６５２・６６２は共にイネーブル信号をレシー
バ６Ｉ・６２、ドライバ６３・６４へ出力する。
次にラインＡを介しデータが到来すると、データフレー
ムの先頭にあるビット′０′により、シフトレジスタ６
５１ の出力は全て′１′でなくなるため、アンドゲー
ト６５：！ の入力条件が不成立となり、従がってレシ
ーバ６２、ドライバ６４はデイセイブル状態とｈる。シ
フトレジスタ６５１ から出力される受信データはドラ
イバ６３を経てラインＢヘトライブされる。ラインＢヘ
トライブされたデータはレシーバ６２へ伝播されるが、
レシーバ６２は一ア゛イセイブル状態となっているため
、レシーバ６２は動作しない。
ムの先頭にあるビット′０′により、シフトレジスタ６
５１ の出力は全て′１′でなくなるため、アンドゲー
ト６５：！ の入力条件が不成立となり、従がってレシ
ーバ６２、ドライバ６４はデイセイブル状態とｈる。シ
フトレジスタ６５１ から出力される受信データはドラ
イバ６３を経てラインＢヘトライブされる。ラインＢヘ
トライブされたデータはレシーバ６２へ伝播されるが、
レシーバ６２は一ア゛イセイブル状態となっているため
、レシーバ６２は動作しない。
従がって、マーク状態検出回路６６１ はラインＢから
データが来々いものと判断１、し？／−パ６１とドライ
バ６３ヘイネーブル信号（ＢＮＢ２） ・を送Ｉ）続け
る。データフレーム中、１１′が７個連続することはあ
り得々いため、データフレームの受信が完了するまでこ
の状態が続く。その後、再びマーク状態になると、アン
ドゲート６５２ はレシーバ６２、ドライバ６４をイネ
ーブル状態にする。ラインＢを介しデータが到来した場
合にはアンドゲート６６２からの伍呻を反転し、上記と
同様、ループバック現象の制御を行なっている。
データが来々いものと判断１、し？／−パ６１とドライ
バ６３ヘイネーブル信号（ＢＮＢ２） ・を送Ｉ）続け
る。データフレーム中、１１′が７個連続することはあ
り得々いため、データフレームの受信が完了するまでこ
の状態が続く。その後、再びマーク状態になると、アン
ドゲート６５２ はレシーバ６２、ドライバ６４をイネ
ーブル状態にする。ラインＢを介しデータが到来した場
合にはアンドゲート６６２からの伍呻を反転し、上記と
同様、ループバック現象の制御を行なっている。
尚、本発明実施例では、ＨＤＬＣの伝送路を例として記
述したが、これに限定されるものでなく、本発明はマー
ク状態かデータフレームかを明らかに判別できるデータ
ビットパターンを持つ全ての半二重伝送路に応用可能で
ある。又、本発明実施例では、ループバック現象を回避
するため、相手側ドライバ／レシーバの双方ともデイセ
イブル状態としたが、レシーバのみをデイセイブル状態
としても初期の目的は達せられる。
述したが、これに限定されるものでなく、本発明はマー
ク状態かデータフレームかを明らかに判別できるデータ
ビットパターンを持つ全ての半二重伝送路に応用可能で
ある。又、本発明実施例では、ループバック現象を回避
するため、相手側ドライバ／レシーバの双方ともデイセ
イブル状態としたが、レシーバのみをデイセイブル状態
としても初期の目的は達せられる。
以上説明の如く本発明によれば、ループバック現象を阻
止でき、従って半二重伝送路のシステム効率を落すこと
力＜、且つ少量のハードウェアにて伝送路の拡張が実現
できる。
止でき、従って半二重伝送路のシステム効率を落すこと
力＜、且つ少量のハードウェアにて伝送路の拡張が実現
できる。
第１図は伝送路を拡張した場合のシステム構成を示す図
、第２図は本発明が採用される拡張装置（リピータ）の
概略実施例を示すブロック図、第３図はＨＤ Ｌ Ｃ手
順を使用した伝送路に本発明を実施１７たときのリピー
タの内部構成を示すブロック図、第４図は本発明実施例
にて使用されるＨＤＬＣ手ｊＩＤによるデータビットパ
ターンのデータ転送フオ・−マ・ソトを示す。 ６・・・拡張装置（＋ｌピータ） ５７．６２・・・レシーバｉｒ、Ｒ２）６３．６４・・
・ドライバ（Ｄｒ、Ｄｚ）５５．６６・・マーク状態検
出面）洛（Ｄ１’ｍＴ、 、 、’１６．５＃ 、 ６
６７・・・シフトレジスタ６５２．６６２・・・アンド
ゲート 出願人代理人 弁理士 鈴 江 武 彦第１ 図 旦 °１３２ 比 笥−３［：：り −Ｙ！４！６
、第２図は本発明が採用される拡張装置（リピータ）の
概略実施例を示すブロック図、第３図はＨＤ Ｌ Ｃ手
順を使用した伝送路に本発明を実施１７たときのリピー
タの内部構成を示すブロック図、第４図は本発明実施例
にて使用されるＨＤＬＣ手ｊＩＤによるデータビットパ
ターンのデータ転送フオ・−マ・ソトを示す。 ６・・・拡張装置（＋ｌピータ） ５７．６２・・・レシーバｉｒ、Ｒ２）６３．６４・・
・ドライバ（Ｄｒ、Ｄｚ）５５．６６・・マーク状態検
出面）洛（Ｄ１’ｍＴ、 、 、’１６．５＃ 、 ６
６７・・・シフトレジスタ６５２．６６２・・・アンド
ゲート 出願人代理人 弁理士 鈴 江 武 彦第１ 図 旦 °１３２ 比 笥−３［：：り −Ｙ！４！６
Claims (2)
- （１）伝送路拡張のために設けられ、ドライバ／レシー
バで構成される拡張装置において、伝送路を介して得ら
れるデータビットパターンよ１）、データフレームダ１
マーク状態かを判別するマーク状態検出回路を付加し、
ここでデータフ、−ムであることが検出されると相手側
のレシーバをデイセイブルとし、ループバックを阻止す
ることを特徴とする伝送路拡張制御方式。 - （２）上記マーク状態検出回路は、伝送路を介ｌ、て受
信されるデータを少くとも７個シフトできるシフトレジ
スタと、該シフトレジスタの出力を得、同一データピッ
トが７個以上連続するか否かを検出１．上記相手側しν
−パに対しイネーブル／ヂイセイブル指示を与えるゲー
トテ構成されることを特徴とする特許請求の範囲第１項
記載の伝送路拡張制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113042A JPS604344A (ja) | 1983-06-23 | 1983-06-23 | 伝送路拡張制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113042A JPS604344A (ja) | 1983-06-23 | 1983-06-23 | 伝送路拡張制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604344A true JPS604344A (ja) | 1985-01-10 |
Family
ID=14602007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113042A Pending JPS604344A (ja) | 1983-06-23 | 1983-06-23 | 伝送路拡張制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604344A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6116987A (en) * | 1996-03-04 | 2000-09-12 | Kubo; Yuzo | Method of polishing hard disc and polishing apparatus therefor |
-
1983
- 1983-06-23 JP JP58113042A patent/JPS604344A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6116987A (en) * | 1996-03-04 | 2000-09-12 | Kubo; Yuzo | Method of polishing hard disc and polishing apparatus therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019419A (ko) | 동작 모드 설정가능한 lan간 결합장치 | |
| JPS604344A (ja) | 伝送路拡張制御方式 | |
| JPH098671A (ja) | バス伝送システム | |
| JP3440982B2 (ja) | デジタル信号中継伝送装置 | |
| JPH1168720A (ja) | 伝送路の二重通信方式 | |
| JPH0370229A (ja) | データ比較同期式シリアル通信方式 | |
| JPH0637738A (ja) | データ伝送誤り制御方式 | |
| JPH0417456A (ja) | 画像通信制御方式 | |
| JP2692255B2 (ja) | マルチドロップ通信方式 | |
| JPH0358644A (ja) | 障害箇所検出方法 | |
| JPH07230414A (ja) | バス障害検出方式 | |
| JPS6294037A (ja) | ト−クンリング通信方式 | |
| JPH0470148A (ja) | 電力線搬送通信制御装置 | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPH0445638A (ja) | データ伝送方式 | |
| JPH0482345A (ja) | 複数親局の検出方法 | |
| JPS6276835A (ja) | 伝送制御方式 | |
| JPS62193430A (ja) | 再生中継装置 | |
| JPH0556024A (ja) | 時分割方向制御伝送方式 | |
| JPS6189770A (ja) | 通信速度制御方式 | |
| JPS59158145A (ja) | 半二重マルチドロツプ伝送路拡張方式 | |
| JPS61270929A (ja) | ワイヤレス伝送システム | |
| JPH09326783A (ja) | データ回線切替制御装置 | |
| JPH0250649A (ja) | ローカルネットワーク伝送装置 | |
| JPH04341029A (ja) | データ転送装置 |