JPH0556024A - 時分割方向制御伝送方式 - Google Patents
時分割方向制御伝送方式Info
- Publication number
- JPH0556024A JPH0556024A JP23901291A JP23901291A JPH0556024A JP H0556024 A JPH0556024 A JP H0556024A JP 23901291 A JP23901291 A JP 23901291A JP 23901291 A JP23901291 A JP 23901291A JP H0556024 A JPH0556024 A JP H0556024A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- information
- timing
- signal
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 一周期内の伝送情報量を可変できるようにす
ることで、使用しない情報を削除して伝送し、許される
伝送遅延の量を増加させ、伝送可能距離を延長する。 【構成】 一周期内の伝送情報量が多いときの送受信タ
イミングを生成するタイミング生成回路３と、上記１周
期内の伝送情報量が少ないときの送受信タイミングを生
成するタイミング生成回路４と、これらタイミング生成
回路の生成信号を選択する選択回路７，８と、この選択
回路７で選択されたタイミング信号にしたがい情報を送
信する送信バッファー１０と、選択回路８で選択された
タイミング信号にしたがい受信した情報を取り込む受信
バッファー１１を備える構成にした。
ることで、使用しない情報を削除して伝送し、許される
伝送遅延の量を増加させ、伝送可能距離を延長する。 【構成】 一周期内の伝送情報量が多いときの送受信タ
イミングを生成するタイミング生成回路３と、上記１周
期内の伝送情報量が少ないときの送受信タイミングを生
成するタイミング生成回路４と、これらタイミング生成
回路の生成信号を選択する選択回路７，８と、この選択
回路７で選択されたタイミング信号にしたがい情報を送
信する送信バッファー１０と、選択回路８で選択された
タイミング信号にしたがい受信した情報を取り込む受信
バッファー１１を備える構成にした。
Description
【０００１】
【産業上の利用分野】本発明は時分割方向制御伝送方式
（ピンポン伝送方式）に係り、特に伝送する情報量を可
変し、伝送可能な距離を変えることができる時分割方向
制御伝送方式に関するものである。
（ピンポン伝送方式）に係り、特に伝送する情報量を可
変し、伝送可能な距離を変えることができる時分割方向
制御伝送方式に関するものである。
【０００２】
【従来の技術】従来の時分割方向制御伝送方式（以下、
ピンポン方式と呼称する）は、一定周期で送信を行い、
送信終了後、次の送信周期までに到来する信号を受信す
る主動側（マスター）と、マスターの送信する一定周期
の信号を受信し、受信終了後直ちに信号を送信する従属
側（スレーブ）があり、その間で送受信される一周期内
の情報量は従来のピンポン伝送方式における送受信タイ
ミングを示すタイムチャートである図３の例のように固
定され、各々一定の情報量を送信し、一定の情報量を受
信し取り込んでいる。この図３において、ｔは伝送路遅
延を示し、Ｄは伝送制御情報、Ｂ1，Ｂ2は音声やデータ
などの情報を示す。
ピンポン方式と呼称する）は、一定周期で送信を行い、
送信終了後、次の送信周期までに到来する信号を受信す
る主動側（マスター）と、マスターの送信する一定周期
の信号を受信し、受信終了後直ちに信号を送信する従属
側（スレーブ）があり、その間で送受信される一周期内
の情報量は従来のピンポン伝送方式における送受信タイ
ミングを示すタイムチャートである図３の例のように固
定され、各々一定の情報量を送信し、一定の情報量を受
信し取り込んでいる。この図３において、ｔは伝送路遅
延を示し、Ｄは伝送制御情報、Ｂ1，Ｂ2は音声やデータ
などの情報を示す。
【０００３】そして、一般に、ピンポン伝送方式の伝送
可能距離は、使用する伝送線路による信号レベルの減衰
と伝送遅延時間の２つの要因により決められ、信号レベ
ルが十分に高い場合は、伝送路の遅延量により伝送可能
距離は一義的に決められる。すなわち、図３でマスター
の受信信号が次の送信信号の送信時間にくい込むことの
ない伝送路遅延量に相当する伝送線路の長さが伝送可能
距離となる。
可能距離は、使用する伝送線路による信号レベルの減衰
と伝送遅延時間の２つの要因により決められ、信号レベ
ルが十分に高い場合は、伝送路の遅延量により伝送可能
距離は一義的に決められる。すなわち、図３でマスター
の受信信号が次の送信信号の送信時間にくい込むことの
ない伝送路遅延量に相当する伝送線路の長さが伝送可能
距離となる。
【０００４】
【発明が解決しようとする課題】この従来のピンポン伝
送方式では、一定の情報量を一周期内で送受信しなけれ
ばならず、使用しない情報についても送信し、また、受
信し取り込まなければならない。したがって、一周期の
中で送受信信号自身が占める時間は変わらないため、こ
れにともない許される伝送路の遅延量も変わらず、不要
情報のために伝送可能距離も制限されるという課題があ
った。
送方式では、一定の情報量を一周期内で送受信しなけれ
ばならず、使用しない情報についても送信し、また、受
信し取り込まなければならない。したがって、一周期の
中で送受信信号自身が占める時間は変わらないため、こ
れにともない許される伝送路の遅延量も変わらず、不要
情報のために伝送可能距離も制限されるという課題があ
った。
【０００５】
【課題を解決するための手段】本発明の時分割方向制御
伝送方式（ピンポン伝送方式）は、一周期内の伝送情報
量が多いときの送受信タイミングを生成する第１のタイ
ミング生成回路と、上記一周期内の伝送情報量が少ない
ときの送受信タイミングを生成する第２のタイミング生
成回路と、上記第１のタイミング生成回路の出力と上記
第２のタイミング生成回路の出力をそれぞれ入力しこの
第１または第２のタイミング生成回路のタイミング信号
を選択する第１および第２の選択回路と、この第１の選
択回路で選択されたタイミング信号にしたがい情報を送
信する送信バッファーと、上記第２の選択回路で選択さ
れたタイミング信号にしたがい受信された情報を取り込
む受信バッファーを備えるものである。
伝送方式（ピンポン伝送方式）は、一周期内の伝送情報
量が多いときの送受信タイミングを生成する第１のタイ
ミング生成回路と、上記一周期内の伝送情報量が少ない
ときの送受信タイミングを生成する第２のタイミング生
成回路と、上記第１のタイミング生成回路の出力と上記
第２のタイミング生成回路の出力をそれぞれ入力しこの
第１または第２のタイミング生成回路のタイミング信号
を選択する第１および第２の選択回路と、この第１の選
択回路で選択されたタイミング信号にしたがい情報を送
信する送信バッファーと、上記第２の選択回路で選択さ
れたタイミング信号にしたがい受信された情報を取り込
む受信バッファーを備えるものである。
【０００６】
【作用】本発明においては、一周期の中の送受信信号の
占める時間を増減させ、送受信信号の伝送路における許
される遅延量を増減させる。すなわち、伝送可能距離を
増減させる機能を有する。
占める時間を増減させ、送受信信号の伝送路における許
される遅延量を増減させる。すなわち、伝送可能距離を
増減させる機能を有する。
【０００７】
【実施例】図１は本発明による時分割方向制御伝送方式
（ピンポン伝送方式）の一実施例を示すブロック図で、
このブロック図はマスター（主動側），スレーブ（従属
側）の両方を示している。なお、ピンポン伝送方式にお
ける受信信号の検出手段については、本発明と直接関係
しないため省略し、レシーバ１３に含まれるものとす
る。
（ピンポン伝送方式）の一実施例を示すブロック図で、
このブロック図はマスター（主動側），スレーブ（従属
側）の両方を示している。なお、ピンポン伝送方式にお
ける受信信号の検出手段については、本発明と直接関係
しないため省略し、レシーバ１３に含まれるものとす
る。
【０００８】この図１において、１はＰＣＭインターフ
ェース、２はＣＰＵ（中央制御装置）、３は一周期内の
伝送情報量が多いときの送受信タイミングを生成するタ
イミング生成回路、４は一周期内の伝送情報量が少ない
ときの送受信タイミングを生成するタイミング生成回
路、５，６はレジスタ、７，８はタイミング生成回路３
の出力とタイミング生成回路４の出力をそれぞれ入力と
しこのタイミング生成回路７または８のタイミング信号
を選択する選択回路、９はレジスタ、１０は選択回路７
で選択されたタイミング信号にしたがい情報を送信する
送信バッファー、１１は選択回路８で選択されたタイミ
ング信号にしたがい受信された情報を取り込む受信バッ
ファー、１２はドライバー、１３はレシーバである。
ェース、２はＣＰＵ（中央制御装置）、３は一周期内の
伝送情報量が多いときの送受信タイミングを生成するタ
イミング生成回路、４は一周期内の伝送情報量が少ない
ときの送受信タイミングを生成するタイミング生成回
路、５，６はレジスタ、７，８はタイミング生成回路３
の出力とタイミング生成回路４の出力をそれぞれ入力と
しこのタイミング生成回路７または８のタイミング信号
を選択する選択回路、９はレジスタ、１０は選択回路７
で選択されたタイミング信号にしたがい情報を送信する
送信バッファー、１１は選択回路８で選択されたタイミ
ング信号にしたがい受信された情報を取り込む受信バッ
ファー、１２はドライバー、１３はレシーバである。
【０００９】図２は図１に示す実施例の送受信タイミン
グを示したタイムチャートで、ｔは伝送路遅延を示し、
Ｄは伝送制御情報、Ｂ1，Ｂ2は音声やデータなどの情報
を示す。この図２において、主動側（マスター）および
従属側（スレーブ）は共に点線で示した音声やデータな
どの情報（Ｂ2） を削除して送信する。また、受信時は
音声やデータなどの情報Ｂ2 は無いものとして、伝送制
御情報Ｄ，音声やデータなどの情報Ｂ1 のみを取り込
む。したがって、許される伝送路遅延量ｔは音声やデー
タなどの情報Ｂ2 を有効として扱うときよりも大きくと
れる。すなわち、伝送可能距離が長くなる。
グを示したタイムチャートで、ｔは伝送路遅延を示し、
Ｄは伝送制御情報、Ｂ1，Ｂ2は音声やデータなどの情報
を示す。この図２において、主動側（マスター）および
従属側（スレーブ）は共に点線で示した音声やデータな
どの情報（Ｂ2） を削除して送信する。また、受信時は
音声やデータなどの情報Ｂ2 は無いものとして、伝送制
御情報Ｄ，音声やデータなどの情報Ｂ1 のみを取り込
む。したがって、許される伝送路遅延量ｔは音声やデー
タなどの情報Ｂ2 を有効として扱うときよりも大きくと
れる。すなわち、伝送可能距離が長くなる。
【００１０】つぎに図１に示す実施例の動作を図２を参
照して説明する。まず、ＰＣＭインターフェース１はＰ
ＣＭハイウェイとレジスタ６およびレジスタ９に接続さ
れて音声やデータなどの情報Ｂ1，Ｂ2の抽出，挿入を行
う。ＣＰＵ（中央制御装置）２は伝送制御情報Ｄをレジ
スタ６へ書き込み、また、レジスタ９より伝送制御情報
Ｄを読み出す。さらに、このＣＰＵ２は音声やデータな
どの情報Ｂ2 を有効とするか無効とするかのデータをレ
ジスタ５へ書き込む。そして、タイミング生成回路３は
伝送制御情報Ｄ，音声やデータなどの情報Ｂ1，Ｂ2の送
受信を行うタイミング信号を生成する。タイミング生成
回路４は伝送制御情報Ｄ，音声やデータなどの情報Ｂ1
の送受信を行うタイミング信号を生成する。レジスタ５
に書き込まれた内容によりタイミング生成回路３，タイ
ミング生成回路４から生成されるタイミング信号が選択
回路７，選択回路８にてそれぞれ選択されて送信バッフ
ァー１０，受信バッファー１１へそれぞれ送出される。
照して説明する。まず、ＰＣＭインターフェース１はＰ
ＣＭハイウェイとレジスタ６およびレジスタ９に接続さ
れて音声やデータなどの情報Ｂ1，Ｂ2の抽出，挿入を行
う。ＣＰＵ（中央制御装置）２は伝送制御情報Ｄをレジ
スタ６へ書き込み、また、レジスタ９より伝送制御情報
Ｄを読み出す。さらに、このＣＰＵ２は音声やデータな
どの情報Ｂ2 を有効とするか無効とするかのデータをレ
ジスタ５へ書き込む。そして、タイミング生成回路３は
伝送制御情報Ｄ，音声やデータなどの情報Ｂ1，Ｂ2の送
受信を行うタイミング信号を生成する。タイミング生成
回路４は伝送制御情報Ｄ，音声やデータなどの情報Ｂ1
の送受信を行うタイミング信号を生成する。レジスタ５
に書き込まれた内容によりタイミング生成回路３，タイ
ミング生成回路４から生成されるタイミング信号が選択
回路７，選択回路８にてそれぞれ選択されて送信バッフ
ァー１０，受信バッファー１１へそれぞれ送出される。
【００１１】つぎに、送信バッファー１０は選択回路７
により選択されたタイミング信号によってレジスタ６か
らの情報を取り込む。このとき、選択されたタイミング
信号がタイミング生成回路３からのタイミング信号のと
き、レジスタ６から伝送制御情報Ｄ，音声やデータなど
の情報Ｂ1，Ｂ2すべてを取り込み、タイミング生成回路
４からのタイミング信号のとき、レジスタ６から伝送制
御情報Ｄ，音声やデータなどの情報Ｂ1 のみを取り込
む。取り込んだ情報はドライバー１２に送られて、伝送
路へ送信される。
により選択されたタイミング信号によってレジスタ６か
らの情報を取り込む。このとき、選択されたタイミング
信号がタイミング生成回路３からのタイミング信号のと
き、レジスタ６から伝送制御情報Ｄ，音声やデータなど
の情報Ｂ1，Ｂ2すべてを取り込み、タイミング生成回路
４からのタイミング信号のとき、レジスタ６から伝送制
御情報Ｄ，音声やデータなどの情報Ｂ1 のみを取り込
む。取り込んだ情報はドライバー１２に送られて、伝送
路へ送信される。
【００１２】一方、受信バッファー１１は選択回路８に
より選択されたタイミング信号によって伝送路からレシ
ーバ１３によって受信された情報を取り込み、レジスタ
９へ書き込む。このとき選択された信号がタイミング生
成回路３からのタイミング信号のとき、受信バッファー
１１は伝送制御情報Ｄ，音声やデータなどの情報Ｂ1 ，
Ｂ2 すべてを取り込みレジスタ９へ書き込み、タイミン
グ生成回路４からのタイミング信号のとき受信バッファ
ー１１は伝送制御情報Ｄ，音声やデータなどの情報Ｂ1
のみ取り込みレジスタ９へ書き込む。
より選択されたタイミング信号によって伝送路からレシ
ーバ１３によって受信された情報を取り込み、レジスタ
９へ書き込む。このとき選択された信号がタイミング生
成回路３からのタイミング信号のとき、受信バッファー
１１は伝送制御情報Ｄ，音声やデータなどの情報Ｂ1 ，
Ｂ2 すべてを取り込みレジスタ９へ書き込み、タイミン
グ生成回路４からのタイミング信号のとき受信バッファ
ー１１は伝送制御情報Ｄ，音声やデータなどの情報Ｂ1
のみ取り込みレジスタ９へ書き込む。
【００１３】なお、図２がマスター（主動側）の場合に
は、送信は定期的に行われ、送信後次の送信までの間受
信可能状態にあり、この間に信号を検出するとこれを受
信する。スレーブ（従属側）の場合には、受信可能状態
がまずあり、マスターからの信号を検出するとこれを受
信し、受信が終了すると、送信を行う。
は、送信は定期的に行われ、送信後次の送信までの間受
信可能状態にあり、この間に信号を検出するとこれを受
信する。スレーブ（従属側）の場合には、受信可能状態
がまずあり、マスターからの信号を検出するとこれを受
信し、受信が終了すると、送信を行う。
【００１４】ここで、レジスタ５相当をもう一つ設け
て、送信用，受信用として送信では音声やデータなどの
情報Ｂ2 を有効とし、受信は音声やデータなどの情報Ｂ
2 を無効としたり、また、その逆の設定を行うことも図
１に示す実施例の構成から容易に拡張できる。ただし、
いずれの場合もシステムとして予め音声やデータなどの
情報Ｂ2 を有効とするか無効とするかを決めて、マスタ
ー，スレーブ両モードの設定を行うものとする。さら
に、音声やデータなどの情報Ｂ2 を有効とするか無効と
するかをＣＰＵ２による設定ではなく、機械的スイッチ
により行うこともできる。
て、送信用，受信用として送信では音声やデータなどの
情報Ｂ2 を有効とし、受信は音声やデータなどの情報Ｂ
2 を無効としたり、また、その逆の設定を行うことも図
１に示す実施例の構成から容易に拡張できる。ただし、
いずれの場合もシステムとして予め音声やデータなどの
情報Ｂ2 を有効とするか無効とするかを決めて、マスタ
ー，スレーブ両モードの設定を行うものとする。さら
に、音声やデータなどの情報Ｂ2 を有効とするか無効と
するかをＣＰＵ２による設定ではなく、機械的スイッチ
により行うこともできる。
【００１５】
【発明の効果】以上説明したように本発明は、送受信す
る情報量を必要に応じて削除，追加できるようにしたの
で、特に削除したとき送受信信号自身が一周期の中で占
める時間が減り、許される伝送路の遅延量がふえて、伝
送可能距離が増加するという効果を有する。
る情報量を必要に応じて削除，追加できるようにしたの
で、特に削除したとき送受信信号自身が一周期の中で占
める時間が減り、許される伝送路の遅延量がふえて、伝
送可能距離が増加するという効果を有する。
【図１】本発明による時分割方向制御伝送方式の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】図１の送受信タイミングを示すタイムチャート
である。
である。
【図３】従来の時分割方向制御伝送方式における送受信
タイミングを示すタイムチャートである。
タイミングを示すタイムチャートである。
１ ＰＣＭインターフェース ２ ＣＰＵ ３，４ タイミング生成回路 ５，６ レジスタ ７，８ 選択回路 ９ レジスタ １０ 送信バッファー １１ 受信バッファー １２ ドライバー １３ レシーバ
Claims (1)
- 【請求項１】 一周期内の伝送情報量が多いときの送受
信タイミングを生成する第１のタイミング生成回路と、
前記一周期内の伝送情報量が少ないときの送受信タイミ
ングを生成する第２のタイミング生成回路と、前記第１
のタイミング生成回路の出力と前記第２のタイミング生
成回路の出力をそれぞれ入力しこの第１または第２のタ
イミング生成回路のタイミング信号を選択する第１およ
び第２の選択回路と、この第１の選択回路で選択された
タイミング信号にしたがい情報を送信する送信バッファ
ーと、前記第２の選択回路で選択されたタイミング信号
にしたがい受信された情報を取り込む受信バッファーを
備えることを特徴とする時分割方向制御伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23901291A JPH0556024A (ja) | 1991-08-27 | 1991-08-27 | 時分割方向制御伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23901291A JPH0556024A (ja) | 1991-08-27 | 1991-08-27 | 時分割方向制御伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0556024A true JPH0556024A (ja) | 1993-03-05 |
Family
ID=17038585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23901291A Pending JPH0556024A (ja) | 1991-08-27 | 1991-08-27 | 時分割方向制御伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0556024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044126A1 (fr) * | 1999-01-19 | 2000-07-27 | Sharp Kabushiki Kaisha | Procede et dispositif de transmission |
-
1991
- 1991-08-27 JP JP23901291A patent/JPH0556024A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044126A1 (fr) * | 1999-01-19 | 2000-07-27 | Sharp Kabushiki Kaisha | Procede et dispositif de transmission |
| US6980616B1 (en) | 1999-01-19 | 2005-12-27 | Sharp Kabushiki Kaisha | Transmission method and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6931459B2 (en) | Duplicator for recording medium and method for duplicating recording medium | |
| JPH0556024A (ja) | 時分割方向制御伝送方式 | |
| US6978391B2 (en) | Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method | |
| KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
| JP3413894B2 (ja) | シリアル伝送装置 | |
| KR100681371B1 (ko) | 듀얼 클럭 시스템의 포스트 라이트 버퍼, 컴퓨터 시스템 및 데이터 전송 방법 | |
| JPS5810945A (ja) | デ−タ伝送装置 | |
| KR20020084725A (ko) | 저속 주변장치와의 데이터 전송을 위한 메모리 컨트롤러 | |
| JP2754684B2 (ja) | 通信回線試験装置 | |
| KR100427169B1 (ko) | 통신 시스템 및 이 시스템의 데이터 전송 방법 | |
| JP3501774B2 (ja) | ネットワークシステム | |
| JP2518035B2 (ja) | デ―タ転送方式 | |
| JPH11177654A (ja) | データ送受信方法 | |
| JPH01147765A (ja) | データ転送制御装置 | |
| JPH0879225A (ja) | データ通信システム及びデータ通信方法 | |
| JPS58104551A (ja) | デ−タ伝送装置 | |
| JPS6384345A (ja) | デ−タ受信回路 | |
| JPH0813042B2 (ja) | 方向制御方式 | |
| JPS6044713B2 (ja) | デ−タ転送制御方式 | |
| JPH01103757A (ja) | データ転送装置 | |
| JPH10210084A (ja) | データ送受信装置 | |
| JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
| JPH07121470A (ja) | データ転送装置 | |
| JPH02193250A (ja) | コンピュータ接続方式 | |
| JPS63181070A (ja) | バス切替方式 |