JPS6043548B2 - デジタル出力回路の動作確認方式 - Google Patents
デジタル出力回路の動作確認方式Info
- Publication number
- JPS6043548B2 JPS6043548B2 JP55080943A JP8094380A JPS6043548B2 JP S6043548 B2 JPS6043548 B2 JP S6043548B2 JP 55080943 A JP55080943 A JP 55080943A JP 8094380 A JP8094380 A JP 8094380A JP S6043548 B2 JPS6043548 B2 JP S6043548B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- output
- register
- circuit
- power output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
この発明は、遠方監視制御装置等のデジタル出力回路
におけるドライバーの動作確認方式に関するものである
。
におけるドライバーの動作確認方式に関するものである
。
一般にデジタル出力回路においては、論理回路部の電
源電圧とドライバーおよびパワー出力素子からなるパワ
ー出力部の電源電圧とは各々独立の電源を使用しており
、その電圧値は、前者より後者の方が高くなつている。
源電圧とドライバーおよびパワー出力素子からなるパワ
ー出力部の電源電圧とは各々独立の電源を使用しており
、その電圧値は、前者より後者の方が高くなつている。
これは、電源を分離することにより、外来ノイズをパワ
ー出力部電源側に逃力化て論理回路部への影響をなくす
ため、またパワー出力部のパワー出力素子としてリレー
を使用したとき、リレーコイルのインダクタンス開閉に
よるサージをパワー出力部電源側に逃がすため、さらに
は、供給電力は一定であるので、電圧が高いとドライバ
ーとパワー出力素子とからなるパワー出力部をオン、オ
フするドライブ電流が小さくなり、したがつて、パワー
出力部をオン、オフするドライバーは開閉能力の小さい
ものを使用できるためである。 このようにパワー出力
部の電源電圧は、論理回路部の電源電圧とは独立した異
電圧てあるため、動作状態の確認は、論理回路部までで
あつて、ライバーまでを含めて行なうことは困難であつ
た。
ー出力部電源側に逃力化て論理回路部への影響をなくす
ため、またパワー出力部のパワー出力素子としてリレー
を使用したとき、リレーコイルのインダクタンス開閉に
よるサージをパワー出力部電源側に逃がすため、さらに
は、供給電力は一定であるので、電圧が高いとドライバ
ーとパワー出力素子とからなるパワー出力部をオン、オ
フするドライブ電流が小さくなり、したがつて、パワー
出力部をオン、オフするドライバーは開閉能力の小さい
ものを使用できるためである。 このようにパワー出力
部の電源電圧は、論理回路部の電源電圧とは独立した異
電圧てあるため、動作状態の確認は、論理回路部までで
あつて、ライバーまでを含めて行なうことは困難であつ
た。
すなわち、従来例のその１つに、例えばデジタル出力
信号をデジタル入力回路を用いて直接読み返すことによ
り、デジタル出力回路全体の動作チェックを行なう方法
がある。しかし、この方法によると、動作確認用のため
に本来の出力信号とは別の独立した出力信号が必要なこ
と、また出力数と同数のデジタル入力回路が必要なこと
から経済的な負担が大きく、しかも物理的なスペースも
多く必要とする等の問題点があつた。第１図は、別の従
来例を示す図であつて、出力データを記憶しているレジ
スタの信号を読み返して、レジスタへの書込データと比
較するものである。
信号をデジタル入力回路を用いて直接読み返すことによ
り、デジタル出力回路全体の動作チェックを行なう方法
がある。しかし、この方法によると、動作確認用のため
に本来の出力信号とは別の独立した出力信号が必要なこ
と、また出力数と同数のデジタル入力回路が必要なこと
から経済的な負担が大きく、しかも物理的なスペースも
多く必要とする等の問題点があつた。第１図は、別の従
来例を示す図であつて、出力データを記憶しているレジ
スタの信号を読み返して、レジスタへの書込データと比
較するものである。
第１図において、ＤＯ−Ｄ３はデータバス、ＷＰは書込
み信号線、ＲＰは読出し信号線、ＲＧはレジスタ、！〜
Ｌはレジスタ出力線、ＤＲＯ−ＤＲ３はドライバー、Ｒ
ＹＯ−ＲＹ３はリレーからなるパワー出力素子で、ＣＯ
−Ｃ，はその接点、ＧＯ−Ｇ２ゲート、ＳＫＯ−ＳＫ３
はスパークキラー、Ｅは電源である。
み信号線、ＲＰは読出し信号線、ＲＧはレジスタ、！〜
Ｌはレジスタ出力線、ＤＲＯ−ＤＲ３はドライバー、Ｒ
ＹＯ−ＲＹ３はリレーからなるパワー出力素子で、ＣＯ
−Ｃ，はその接点、ＧＯ−Ｇ２ゲート、ＳＫＯ−ＳＫ３
はスパークキラー、Ｅは電源である。
データバスＤ。−Ｄ３上のデータは、書込み信号によつ
てレジスタＲＧは読み込まれる。レジスタＲＧの出力線
Ｌ。上３は、夫々ゲートＧ。−Ｇ３の一方の入力に接続
され、またゲートＧ。−Ｇ３のもう一方の入力は読出し
信号線ＲＰに共通に接続されているので、読出し信号を
与えることによつてレジスタＲＧに書き込まれたデータ
をデータバスＤ。〜Ｄ３上に読出すことができる。した
がつて、レジスタＲＧへ書き込まれるデータと、ゲート
Ｇ。−Ｇ３を経て読み出されるレジスタＲＧからのデー
タとを比較、照合することにより、レジスタＲＧの動作
をチェックすることができる。しかしながら、この方法
では単にレジスタの動作をチェックするにとどまり、外
来ノイズ等の影響を受けて不良となる危険性の最も高い
ドライバーのチェックを行なうことができなかつた。
てレジスタＲＧは読み込まれる。レジスタＲＧの出力線
Ｌ。上３は、夫々ゲートＧ。−Ｇ３の一方の入力に接続
され、またゲートＧ。−Ｇ３のもう一方の入力は読出し
信号線ＲＰに共通に接続されているので、読出し信号を
与えることによつてレジスタＲＧに書き込まれたデータ
をデータバスＤ。〜Ｄ３上に読出すことができる。した
がつて、レジスタＲＧへ書き込まれるデータと、ゲート
Ｇ。−Ｇ３を経て読み出されるレジスタＲＧからのデー
タとを比較、照合することにより、レジスタＲＧの動作
をチェックすることができる。しかしながら、この方法
では単にレジスタの動作をチェックするにとどまり、外
来ノイズ等の影響を受けて不良となる危険性の最も高い
ドライバーのチェックを行なうことができなかつた。
したがつて、この発明は、上記のような欠点を除去し、
デジタル出力回路を構成するドライバー．のチェックを
簡単な回路で、しかも安価でかつ入手が容易な部品によ
り確実に行なうことを目的とするものてある。このよう
な目的は、この発明によれば、パワー出力素子を駆動す
るためのデジタルデータを記憶一するレジスタと、該レ
ジスタからのデジタル出力に応じてオンまたはオフにな
る複数のドライバーと、該ドライバーに一対一対応に設
けられ且つドライバーにより駆動されるパワー出力素子
とを縦続接続してなるデジタル出力回路において、パワ
・一出力素子の駆動電源に接続される抵抗分圧回路を各
ドライバー対応に設け、その第１の分圧点を対応するド
ライバーとパワー出力素子との接続点に接続し、第２の
分圧点より取り出した出力をレジスタの出力と比較する
ことにより、ドライバーの良、不良をチェックしうるよ
うにすることにより達成される。
デジタル出力回路を構成するドライバー．のチェックを
簡単な回路で、しかも安価でかつ入手が容易な部品によ
り確実に行なうことを目的とするものてある。このよう
な目的は、この発明によれば、パワー出力素子を駆動す
るためのデジタルデータを記憶一するレジスタと、該レ
ジスタからのデジタル出力に応じてオンまたはオフにな
る複数のドライバーと、該ドライバーに一対一対応に設
けられ且つドライバーにより駆動されるパワー出力素子
とを縦続接続してなるデジタル出力回路において、パワ
・一出力素子の駆動電源に接続される抵抗分圧回路を各
ドライバー対応に設け、その第１の分圧点を対応するド
ライバーとパワー出力素子との接続点に接続し、第２の
分圧点より取り出した出力をレジスタの出力と比較する
ことにより、ドライバーの良、不良をチェックしうるよ
うにすることにより達成される。
以下、この発明の実施例を図面を参照して説明する。
第２図は、この発明によるデジタル出力回路を示すもの
である。
である。
同図において、ＮＣＯは論理和回路０Ｒおよび排他的論
理和回路ＥＯＲＯ上０Ｒ３からなる不一致検１出回路、
ＩＮＶＯ−１Ｎ■３はインバータ、ＲＯ−Ｒ３、ＲｌＯ
〜Ｒｌ３およびＲ２Ｏ−Ｒ２３は抵抗、ＢＤＯ−Ｄ３は
ダイオードで、これらがこの発明により新たに付加され
たものである。
理和回路ＥＯＲＯ上０Ｒ３からなる不一致検１出回路、
ＩＮＶＯ−１Ｎ■３はインバータ、ＲＯ−Ｒ３、ＲｌＯ
〜Ｒｌ３およびＲ２Ｏ−Ｒ２３は抵抗、ＢＤＯ−Ｄ３は
ダイオードで、これらがこの発明により新たに付加され
たものである。
なお、その他のものは第１図と同じであるので省略する
。また、抵抗Ｒ。
。また、抵抗Ｒ。
−Ｒ３はドライバーＤＲＯ−ＤＲ３がオン状態のとき、
ＰＯ−Ｐ３点の電位がインバータＩＮＶＯ−ＩＮＶ３の
入力側スレッショルドレベルよりも高くならないように
、ＲｌＯ−Ｒｌ３と分圧回路を形成して、インバータＩ
ＮＶＯ−１ＮＶ３の入力側を低電ｌ位、すなわちロウレ
ベルにするために、またＲ２Ｏ〜Ｒ２３はドライバーＤ
ＲＯ−ＤＲ３がオフ状態のとき、ＰＯ−Ｐ３点の電位を
高電位、すなわちハイレベル、つまりインバータ１ＮＶ
０−１ＮＶ３の入力側をハイレベルにするために設けら
れるものである。ダイオードＢＤＯ−ＢＤ３はドライバ
ーＤＲＯ−ＤＲ３がオフのときに、ＰＯ−Ｐ３点の電位
がリレーＲＹＯ〜ＲＹ３の影響を受けて変化しないよう
に、電源Ｅ→リレーＲＹＯ−ＲＹ３→抵抗Ｒ。−Ｒ３→
ＲｌＯ−Ｒｌ３の電流を阻止するものである。すなわち
、ダイオードＢＤＯ−ＢＤ３によりリレーＲＹＯ−ＲＹ
３として異なる抵抗値のものを使用する場合でも、ドラ
イバーＤＲＯ−ＤＲ３がオフのときには抵抗Ｒ。−Ｒ３
、ＲｌＯ〜Ｒｌ３、Ｒ２Ｏ−Ｒ２３の抵抗値によつてＰ
。−Ｐ３点の電位を一定値に設定するのである。したが
つて、リレーＲＹＯ−ＲＹ３の抵抗値が固定てあればダ
イオードＢＤＯ−ＢＤ３は不要である。以下、動作につ
いて説明する。まず、ドライバーＤＲＯ−ＤＲ３が正常
な場合であつて、レジスタＲＧの出力線Ｌ。
ＰＯ−Ｐ３点の電位がインバータＩＮＶＯ−ＩＮＶ３の
入力側スレッショルドレベルよりも高くならないように
、ＲｌＯ−Ｒｌ３と分圧回路を形成して、インバータＩ
ＮＶＯ−１ＮＶ３の入力側を低電ｌ位、すなわちロウレ
ベルにするために、またＲ２Ｏ〜Ｒ２３はドライバーＤ
ＲＯ−ＤＲ３がオフ状態のとき、ＰＯ−Ｐ３点の電位を
高電位、すなわちハイレベル、つまりインバータ１ＮＶ
０−１ＮＶ３の入力側をハイレベルにするために設けら
れるものである。ダイオードＢＤＯ−ＢＤ３はドライバ
ーＤＲＯ−ＤＲ３がオフのときに、ＰＯ−Ｐ３点の電位
がリレーＲＹＯ〜ＲＹ３の影響を受けて変化しないよう
に、電源Ｅ→リレーＲＹＯ−ＲＹ３→抵抗Ｒ。−Ｒ３→
ＲｌＯ−Ｒｌ３の電流を阻止するものである。すなわち
、ダイオードＢＤＯ−ＢＤ３によりリレーＲＹＯ−ＲＹ
３として異なる抵抗値のものを使用する場合でも、ドラ
イバーＤＲＯ−ＤＲ３がオフのときには抵抗Ｒ。−Ｒ３
、ＲｌＯ〜Ｒｌ３、Ｒ２Ｏ−Ｒ２３の抵抗値によつてＰ
。−Ｐ３点の電位を一定値に設定するのである。したが
つて、リレーＲＹＯ−ＲＹ３の抵抗値が固定てあればダ
イオードＢＤＯ−ＢＤ３は不要である。以下、動作につ
いて説明する。まず、ドライバーＤＲＯ−ＤＲ３が正常
な場合であつて、レジスタＲＧの出力線Ｌ。
上３のうち、例えばＬ。がハイレベル（以下、Ｈまたぱ
゜１゛ともいう。）であれば、ドライバーＤＲＯがオン
となり、Ｐ１点はダイオードＢＤＯを介して接地される
ことになるため、ほぼ零電位、つまりロウレベル（以下
、Ｌまたぱ“０゛ともいう。）となる。したがつて、イ
ンバータＩＮＶＯの出力はＨとなるので、排他的論理和
回路ＥＯＲＯの出力はＬとなり、異常通知は行われない
。一方、出力線！がＬであれば、ドライバーＤＲＯはオ
フであつて、ＰＯ点はＨとなる。
゜１゛ともいう。）であれば、ドライバーＤＲＯがオン
となり、Ｐ１点はダイオードＢＤＯを介して接地される
ことになるため、ほぼ零電位、つまりロウレベル（以下
、Ｌまたぱ“０゛ともいう。）となる。したがつて、イ
ンバータＩＮＶＯの出力はＨとなるので、排他的論理和
回路ＥＯＲＯの出力はＬとなり、異常通知は行われない
。一方、出力線！がＬであれば、ドライバーＤＲＯはオ
フであつて、ＰＯ点はＨとなる。
したがつて、インバータＩＮＶＯの出力はＬとなるので
、排他的論理和回路ＥＯＲＯの出力もＬとなつて、上記
と同様に異常通知は行われない。ここで、例えばドライ
バーＤＲＯが不良である場合には出力線Ｌ。
、排他的論理和回路ＥＯＲＯの出力もＬとなつて、上記
と同様に異常通知は行われない。ここで、例えばドライ
バーＤＲＯが不良である場合には出力線Ｌ。
がＬ（またはＨ）になつても、ドライバーＤＲＯはオフ
（オン）にならずオン（オフ）のままであるので、イン
バータＩＮＶＯの出力はＨ（Ｌ）であり、したがつて、
排他的論理和回路ＥＯＲＯの出力はＨとなり、不一致が
検出される。この不一致信号は、読出し信号ＲＰにより
読み出され、アンド回路ＡＮＤを経て異常通知となる。
（オン）にならずオン（オフ）のままであるので、イン
バータＩＮＶＯの出力はＨ（Ｌ）であり、したがつて、
排他的論理和回路ＥＯＲＯの出力はＨとなり、不一致が
検出される。この不一致信号は、読出し信号ＲＰにより
読み出され、アンド回路ＡＮＤを経て異常通知となる。
第３図は、第２図の動作を説明するためのタイムチャー
トを示すものである。
トを示すものである。
まず、図の左半分には、時刻ｔ１にデータバスＤ。
〜Ｄ３上のデータ（ＤＯ）〜（Ｄ３）が夫々１，１，０
，１として書込み信号ＷＰによりレジスタＲＧに書き込
まれ、その出力線舅〜Ｌに、（ＬＯ）〜（Ｌ３）で示す
ように夫々１，１，０，１の信号が，出力された楊合が
示されている。この出力信号によつてドライバーＤＲＯ
−ＤＲ３が駆動され、ドライバーＤＲＯ−ＤＲ３が正常
である場合には、夫々オン、オフおよびオンとなり、こ
れによつてＰ。
，１として書込み信号ＷＰによりレジスタＲＧに書き込
まれ、その出力線舅〜Ｌに、（ＬＯ）〜（Ｌ３）で示す
ように夫々１，１，０，１の信号が，出力された楊合が
示されている。この出力信号によつてドライバーＤＲＯ
−ＤＲ３が駆動され、ドライバーＤＲＯ−ＤＲ３が正常
である場合には、夫々オン、オフおよびオンとなり、こ
れによつてＰ。
−Ｐ３点の電位（ＰＯ）〜（Ｐ３）は、夫々Ｈ，Ｈ，Ｌ
，Ｈとなる。したがつて、時刻Ｔ２で読出し信号（ＲＰ
）を与えても、アンド回路ＡＮＤからは出力が得られず
。
，Ｈとなる。したがつて、時刻Ｔ２で読出し信号（ＲＰ
）を与えても、アンド回路ＡＮＤからは出力が得られず
。
これにより正常であることが検知される。次に、図の右
半分には、データ０，０，１および１を書き込んでドラ
イバーＤＲＯ−ＤＲ３を駆動したとき、ドライバーＤＲ
ＯおよびＤＲ３が不良であつた場合を示している。この
場合、ＰＯおよびＰ２点における時刻ＴＯの電位Ｐ？お
よびＰ２ｌＣは、夫々ＨおよびＬに変化しなければなら
ないのに、夫々ＬおよびＨのままで推移することになる
。
半分には、データ０，０，１および１を書き込んでドラ
イバーＤＲＯ−ＤＲ３を駆動したとき、ドライバーＤＲ
ＯおよびＤＲ３が不良であつた場合を示している。この
場合、ＰＯおよびＰ２点における時刻ＴＯの電位Ｐ？お
よびＰ２ｌＣは、夫々ＨおよびＬに変化しなければなら
ないのに、夫々ＬおよびＨのままで推移することになる
。
したがつて、時刻Ｔｎ＋１において読出し信号（ＲＰ）
を与えると、不一致検出回路ＮＣＯの排他的論理和回路
ＥＯＲＯおよびＥＯＲ２が成立するため、アンド回路Ａ
ＮＤから信号（ＥＲ）が得られ、異常発生が報告される
。
を与えると、不一致検出回路ＮＣＯの排他的論理和回路
ＥＯＲＯおよびＥＯＲ２が成立するため、アンド回路Ａ
ＮＤから信号（ＥＲ）が得られ、異常発生が報告される
。
なお、以上の動作をまとめると第１表のようになる。
第１表において、各部の状態Ｌ，ＤＲおよびＲＹは、夫
々レジスタの出力線、ドライバーおよびリレーコイルま
たは線路の断線等の各部の状態を、また信号の状態１Ｎ
ＶおよびＥＯＲは、夫々インバータおよび排他的論理和
回路の各出力状態を示す。
々レジスタの出力線、ドライバーおよびリレーコイルま
たは線路の断線等の各部の状態を、また信号の状態１Ｎ
ＶおよびＥＯＲは、夫々インバータおよび排他的論理和
回路の各出力状態を示す。
また、論理０は低電位Ｌ，ｌは高電位Ｈを示し、排他的
論理和回路ＥＯＲの出力が１のものは異常であることを
示す。したがつて、この発明においては、１〜４番目の
項目については検出可能であるが、５，６番目の項目で
あるリレーＲＹの断線については、検出は出来ない。
論理和回路ＥＯＲの出力が１のものは異常であることを
示す。したがつて、この発明においては、１〜４番目の
項目については検出可能であるが、５，６番目の項目で
あるリレーＲＹの断線については、検出は出来ない。
また、ドライバーＤＲおよびリレーＲＹが共に不良であ
る場合は、表の第７，８番目に示すようになる。なお、
以上の説明において、ハイレベルＨを論理６４ｒ９、。
る場合は、表の第７，８番目に示すようになる。なお、
以上の説明において、ハイレベルＨを論理６４ｒ９、。
ウ．／＜，Ｌ／Ｌを論理６６０９９に夫々対応させたが
、これは逆にしてもよく、また、ＰＯ−Ｐ３の点の電位
を検出するのにインバータＩＮＶＯ〜ＩＮＶ３を用いて
いるが、これは単に電位を検出できるものであれば何で
も良く、また場合によつてはこれを省略し、かつ不一致
検出回路のかわりに一致回路または比較回路を用いても
良く、ソフウエアで比較を行なうようにして、不一致検
出回路や比較回路を省略することもできる。さらに、不
一致検出回路をコード検出回路に置き換えれば、デジタ
ル信号のかわりにコード信号のチェックを行なうことが
でき、さらには、ｍアウトオブｎのチェックも可能であ
る。
、これは逆にしてもよく、また、ＰＯ−Ｐ３の点の電位
を検出するのにインバータＩＮＶＯ〜ＩＮＶ３を用いて
いるが、これは単に電位を検出できるものであれば何で
も良く、また場合によつてはこれを省略し、かつ不一致
検出回路のかわりに一致回路または比較回路を用いても
良く、ソフウエアで比較を行なうようにして、不一致検
出回路や比較回路を省略することもできる。さらに、不
一致検出回路をコード検出回路に置き換えれば、デジタ
ル信号のかわりにコード信号のチェックを行なうことが
でき、さらには、ｍアウトオブｎのチェックも可能であ
る。
また、パワー出力素子は、この発明の実施例ではリレー
であるが、リレーのかわりにフォトカプラ絶縁によるパ
ワートランジスタ、トランス絶縁によるパワートランジ
スタ、トライアツク等の場合も同様に適用できるもので
ある。
であるが、リレーのかわりにフォトカプラ絶縁によるパ
ワートランジスタ、トランス絶縁によるパワートランジ
スタ、トライアツク等の場合も同様に適用できるもので
ある。
以上、この発明によれば、抵抗、ダイオード、インバー
タおよび排他的論理和回路等の安価で且つ入手が容易な
部品を使用し、しかも簡単な回路構成でデジタル出力回
路におけるドライバーの不良を検出することができ、ま
た、場合によつてはレジスタおよびドライバーを含むト
ータルな不良検出も行なうことができるものである。
タおよび排他的論理和回路等の安価で且つ入手が容易な
部品を使用し、しかも簡単な回路構成でデジタル出力回
路におけるドライバーの不良を検出することができ、ま
た、場合によつてはレジスタおよびドライバーを含むト
ータルな不良検出も行なうことができるものである。
第１図は、デジタル出力回路の従来例を示す図、第２図
は、この発明によるデジタル出力回路の実施例を示す図
、第３図は、第２図の動作を説明するためのタイムチャ
ートである。 符号説明、ＲＧ・・・レジスタ、ＤＲＯ−ＤＲ３・・・
ドライバー、ＤＹＯ−ＤＹ３・・・リレーからなるパワ
ー出力素子、ＩＮＶＯ−１ＮＶ３・・・インバータ、Ｎ
ＣＯ・・・不一致検出回路、ＢＤＯ−ＢＤ３・・・ダイ
オード。
は、この発明によるデジタル出力回路の実施例を示す図
、第３図は、第２図の動作を説明するためのタイムチャ
ートである。 符号説明、ＲＧ・・・レジスタ、ＤＲＯ−ＤＲ３・・・
ドライバー、ＤＹＯ−ＤＹ３・・・リレーからなるパワ
ー出力素子、ＩＮＶＯ−１ＮＶ３・・・インバータ、Ｎ
ＣＯ・・・不一致検出回路、ＢＤＯ−ＢＤ３・・・ダイ
オード。
Claims (1)
- 【特許請求の範囲】 １ パワー出力素子を駆動するためのデジタルデータを
記憶するレジスタと、該レジスタの出力線に対応して設
けられ且つレジスタからのデジタル出力に応じてオンま
たはオフとなるドライバーと、該ドライバーに対応して
設けられ且つドライバーにより駆動されるパワー出力素
子とを縦続接続してなるデジタル出力回路において、パ
ワー出力素子の駆動電源に接続される抵抗分圧回路を各
ドライバー対応に設け、その第１の分圧点を対応するド
ライバーとパワー出力素子との接続点に接続し、第２の
分圧点より取り出した出力をレジスタの出力と比較して
ドライバーの良否を判別しうるようにしたことを特徴と
するデジタル出力回路の動作確認方式。 ２ 特許請求の範囲第１項に記載のデジタル出力回路の
動作確認方式において、第１の分圧点と、ドライバーと
パワー出力素子との接続点とを、パワー出力素子を流れ
る電流に対して逆極性のダイオードを介して接続するよ
うにしたことを特徴とするデジタル出力回路の動作確認
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55080943A JPS6043548B2 (ja) | 1980-06-17 | 1980-06-17 | デジタル出力回路の動作確認方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55080943A JPS6043548B2 (ja) | 1980-06-17 | 1980-06-17 | デジタル出力回路の動作確認方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS576923A JPS576923A (en) | 1982-01-13 |
| JPS6043548B2 true JPS6043548B2 (ja) | 1985-09-28 |
Family
ID=13732565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55080943A Expired JPS6043548B2 (ja) | 1980-06-17 | 1980-06-17 | デジタル出力回路の動作確認方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043548B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5962015A (ja) * | 1982-09-30 | 1984-04-09 | 東京シ−ト株式会社 | 座席用シ−トの緩衝材の製造方法 |
-
1980
- 1980-06-17 JP JP55080943A patent/JPS6043548B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS576923A (en) | 1982-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2149616C (en) | Control interface for customer replaceable fan unit | |
| CA2076932C (en) | Multiplex transmission apparatus | |
| US4926281A (en) | Fail-safe and fault-tolerant alternating current output circuit | |
| JPH0565110B2 (ja) | ||
| JP3773956B2 (ja) | 差動バスを介してデータを伝送するシステム | |
| JPS5854830A (ja) | 車両用電子回路の電源監視装置 | |
| JPS61841A (ja) | 診断保護回路および診断保護方法 | |
| US6462557B1 (en) | System for the complete diagnosis of a driver | |
| JPS6043548B2 (ja) | デジタル出力回路の動作確認方式 | |
| US4649469A (en) | Interface for connecting a computer system to an activator module | |
| JP3630824B2 (ja) | 補助リレー駆動回路 | |
| JPS6043547B2 (ja) | デジタル出力回路の動作確認方式 | |
| EP0250932A1 (en) | Power supply system | |
| JPH0317923A (ja) | 駆動回路の診断方式 | |
| JPH0142054Y2 (ja) | ||
| JPS6321870B2 (ja) | ||
| GB2252186A (en) | Input and input/output buffer circuits for a portable semiconductor storage device | |
| KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
| JPH0811084A (ja) | 非常停止装置 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JP3632108B2 (ja) | 入力状態検出回路 | |
| JPH06138989A (ja) | ディジタル入力回路および入力回路の点検方法 | |
| JPS63148816A (ja) | 保護継電器 | |
| JPH0521366B2 (ja) | ||
| JPH0441535B2 (ja) |