JPH0441535B2 - - Google Patents
Info
- Publication number
- JPH0441535B2 JPH0441535B2 JP57178027A JP17802782A JPH0441535B2 JP H0441535 B2 JPH0441535 B2 JP H0441535B2 JP 57178027 A JP57178027 A JP 57178027A JP 17802782 A JP17802782 A JP 17802782A JP H0441535 B2 JPH0441535 B2 JP H0441535B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- common line
- isolated
- signal
- failures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
- H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロ・コンピユータないし制御
用コンピユータで使用するデジタル入力回路に関
するものである。
用コンピユータで使用するデジタル入力回路に関
するものである。
従来、この種のデジタル入力回路として第１図
に示すものがあつた。この第１図において１，１
Ａ…１ｎはオン・オフ入力情報を取り込むための
無電圧接点、２，２Ａ…２ｎは抵抗、３，３Ａ…
３ｎはアイソレート伝達器でここでは入力素子に
ダイオード３１，３１Ａ…３１ｎをまた出力素子
にフオト・トランジスタ３２，３２Ａ…３２ｎを
有するフオトカツプラが使われている。４は共通
線Ａを介して各フオトカツプラ３，３Ａ…３ｎを
付勢するための直流電源、さらにＤ０〜Ｄ７は、
プロセツサが取り込む信号名ないし出力端子名で
ある。
に示すものがあつた。この第１図において１，１
Ａ…１ｎはオン・オフ入力情報を取り込むための
無電圧接点、２，２Ａ…２ｎは抵抗、３，３Ａ…
３ｎはアイソレート伝達器でここでは入力素子に
ダイオード３１，３１Ａ…３１ｎをまた出力素子
にフオト・トランジスタ３２，３２Ａ…３２ｎを
有するフオトカツプラが使われている。４は共通
線Ａを介して各フオトカツプラ３，３Ａ…３ｎを
付勢するための直流電源、さらにＤ０〜Ｄ７は、
プロセツサが取り込む信号名ないし出力端子名で
ある。
次に動作について説明する。各入力接点１，１
Ａ…１ｎがオン状態の時にフオトカツプラ３，３
Ａ…３ｎの入力素子３１，３１Ａ…３１ｎに電流
が流れ、出力素子３２，３２Ａ…３２ｎのコレク
タすなわち出力端子Ｄ，Ｄ１，Ｄ７はローの信号
が送出され、また各入力接点１，１Ａ…１Ｂがオ
フ状態時にフオトカツプラ３，３Ａ…３ｎもオフ
状態で出力端子Ｄ，Ｄ１，Ｄ７はハイの信号にな
る。しかし乍ら、この回路構成ではフオトカツプ
ラが入力素子または出力素子のいずれかに導通故
障ないし開放故障がある場合には、その事実を全
く検出することができない欠点がある。
Ａ…１ｎがオン状態の時にフオトカツプラ３，３
Ａ…３ｎの入力素子３１，３１Ａ…３１ｎに電流
が流れ、出力素子３２，３２Ａ…３２ｎのコレク
タすなわち出力端子Ｄ，Ｄ１，Ｄ７はローの信号
が送出され、また各入力接点１，１Ａ…１Ｂがオ
フ状態時にフオトカツプラ３，３Ａ…３ｎもオフ
状態で出力端子Ｄ，Ｄ１，Ｄ７はハイの信号にな
る。しかし乍ら、この回路構成ではフオトカツプ
ラが入力素子または出力素子のいずれかに導通故
障ないし開放故障がある場合には、その事実を全
く検出することができない欠点がある。
この発明は、上記欠点を除去し、極めて簡単な
回路構成によつて各アイソレート伝達器の不良を
判定できるようなデジタル入力回路を提供するこ
とを目的とする。
回路構成によつて各アイソレート伝達器の不良を
判定できるようなデジタル入力回路を提供するこ
とを目的とする。
以下、この発明の一実施例を図について説明す
る。第２図はその一実施例を示すデジタル入力回
路の接続図である。この第２図において、１，１
Ａ…１ｎは無電圧接点、２，２Ａ…２ｎは抵抗、
３，３Ａ…３ｎはフオトカツプラ、４，４Ａ…４
ｎは直流電源、５，５Ａ…５ｎはダイオード、６
はフオトフオトカツプラ３，３Ａ…３ｎのオープ
ン故障及びクローズ故障を診断すべく第１の共通
線Ａ及び第２の共通線Ｂにそれぞれ挿入したスイ
ツチング素子であり、ここでは二つのリレー６１
及び６２で開示している。Ｄ０〜Ｄ７は出力信号
名または出力端子を意味し、ＸおよびＹは診断制
御信号名または診断制御端子を示す。
る。第２図はその一実施例を示すデジタル入力回
路の接続図である。この第２図において、１，１
Ａ…１ｎは無電圧接点、２，２Ａ…２ｎは抵抗、
３，３Ａ…３ｎはフオトカツプラ、４，４Ａ…４
ｎは直流電源、５，５Ａ…５ｎはダイオード、６
はフオトフオトカツプラ３，３Ａ…３ｎのオープ
ン故障及びクローズ故障を診断すべく第１の共通
線Ａ及び第２の共通線Ｂにそれぞれ挿入したスイ
ツチング素子であり、ここでは二つのリレー６１
及び６２で開示している。Ｄ０〜Ｄ７は出力信号
名または出力端子を意味し、ＸおよびＹは診断制
御信号名または診断制御端子を示す。
次に本発明の動作について説明する。通常のモ
ードでは、制御端子Ｘがハイ信号でリレー６１が
オフ状態で、また制御端子Ｙがローで信号リレー
６２がオン状態であるとする。このときの動作は
入力接点１，１Ａ…１ｎのオン・オフ入力情報が
フオトカツプラ３，３Ａ…３ｎの入力および出力
素子３１，３１Ａ…３１ｎおよび３２，３２Ａ…
３２ｎを経由して出力端子Ｄ０〜Ｄ７に伝達され
る。ダイオード５，５Ａ…５ｎは電流の回り回路
防止用である。この状態で通常は正常な入力情報
の伝達が行われる。
ードでは、制御端子Ｘがハイ信号でリレー６１が
オフ状態で、また制御端子Ｙがローで信号リレー
６２がオン状態であるとする。このときの動作は
入力接点１，１Ａ…１ｎのオン・オフ入力情報が
フオトカツプラ３，３Ａ…３ｎの入力および出力
素子３１，３１Ａ…３１ｎおよび３２，３２Ａ…
３２ｎを経由して出力端子Ｄ０〜Ｄ７に伝達され
る。ダイオード５，５Ａ…５ｎは電流の回り回路
防止用である。この状態で通常は正常な入力情報
の伝達が行われる。
次にアイソレート伝達器として使われるフオト
カツプラの診断制御法について述べる。まず、制
御端子ＸおよびＹの双方をロー信号にしリレー６
１および６２をいずれもオン状態とすると、各接
点６３および６４が閉路し、すべてのフオトカツ
プラ３，３Ａ…３ｎの一次側すなわち入力素子３
１，３１Ａ…３１ｎに共通線ＡおよびＢを介して
電流が流れ、その結果出力端子Ｄ０〜Ｄ７は全て
ロー信号のレベルの信号になるはずである。そこ
で、もしロー信号にならない信号の端子があると
その該当フオトカツプラ３，３Ａ…３ｎが故障し
ていることになる。また次に制御端子Ｙをハイ信
号にしてリレー６２をオフ状態にすると、第１の
共通線Ａを経由する回路が遮断されすべてのフオ
トカツプラ３，３Ａ…３ｎの一次側すなわち入力
素子に電流が入れることがないので、出力端子Ｄ
０〜Ｄ７は全てハイ信号のレベルの信号になるは
ずである。そこで、もしハイ信号にならない信号
の端子があるとその該当フオトカツプラ３，３Ａ
…３ｎが故障していることになる。このように制
御用スイツチング素子としてリレー６１および６
２がオン状態では特にフオトカツプラ３，３Ａ…
３ｎのオープン故障が確認でき、またリレー６２
のみオフ状態によつてフオトカツプラ３，３Ａ…
３ｎのシヨート故障が確認できるので、診断機能
が達成されることとなる。
カツプラの診断制御法について述べる。まず、制
御端子ＸおよびＹの双方をロー信号にしリレー６
１および６２をいずれもオン状態とすると、各接
点６３および６４が閉路し、すべてのフオトカツ
プラ３，３Ａ…３ｎの一次側すなわち入力素子３
１，３１Ａ…３１ｎに共通線ＡおよびＢを介して
電流が流れ、その結果出力端子Ｄ０〜Ｄ７は全て
ロー信号のレベルの信号になるはずである。そこ
で、もしロー信号にならない信号の端子があると
その該当フオトカツプラ３，３Ａ…３ｎが故障し
ていることになる。また次に制御端子Ｙをハイ信
号にしてリレー６２をオフ状態にすると、第１の
共通線Ａを経由する回路が遮断されすべてのフオ
トカツプラ３，３Ａ…３ｎの一次側すなわち入力
素子に電流が入れることがないので、出力端子Ｄ
０〜Ｄ７は全てハイ信号のレベルの信号になるは
ずである。そこで、もしハイ信号にならない信号
の端子があるとその該当フオトカツプラ３，３Ａ
…３ｎが故障していることになる。このように制
御用スイツチング素子としてリレー６１および６
２がオン状態では特にフオトカツプラ３，３Ａ…
３ｎのオープン故障が確認でき、またリレー６２
のみオフ状態によつてフオトカツプラ３，３Ａ…
３ｎのシヨート故障が確認できるので、診断機能
が達成されることとなる。
なお、上記実施例では、この診断制御用にリレ
ーを用いたがトランジスタなどのスイツチング素
子を用いてもよく、また診断の対象がフオトカツ
プラであつたがリレーの如きアイソレート信号伝
達器であればどんな型式でも良い。
ーを用いたがトランジスタなどのスイツチング素
子を用いてもよく、また診断の対象がフオトカツ
プラであつたがリレーの如きアイソレート信号伝
達器であればどんな型式でも良い。
以上のように、この発明によれば各アイソレー
ト伝達器のオープン故障及びクローズ故障を診断
すべく第１及び第２の共通線にスイツチング素子
をそれぞれ挿入するように構成したので、複数の
アイソレート伝達器の故障診断を行えるととも
に、その故障がオープン故障であるのかクローズ
故障であるのかをも判別できるなどの効果があ
る。
ト伝達器のオープン故障及びクローズ故障を診断
すべく第１及び第２の共通線にスイツチング素子
をそれぞれ挿入するように構成したので、複数の
アイソレート伝達器の故障診断を行えるととも
に、その故障がオープン故障であるのかクローズ
故障であるのかをも判別できるなどの効果があ
る。
第１図は従来のデジタル入力回路の接続図、第
２図は本発明の一実施例デジタル入力回路の接続
図をそれぞれ示している。 １……無電圧接点、２……抵抗、３，３Ａ…３
ｎ……アイソレート伝達器またはフオトカツプ
ラ、４……直流電源、５，５Ａ…５ｎ……ダイオ
ード、６……リレー。なお、図中同一符号は同一
または相当部分を示す。
２図は本発明の一実施例デジタル入力回路の接続
図をそれぞれ示している。 １……無電圧接点、２……抵抗、３，３Ａ…３
ｎ……アイソレート伝達器またはフオトカツプ
ラ、４……直流電源、５，５Ａ…５ｎ……ダイオ
ード、６……リレー。なお、図中同一符号は同一
または相当部分を示す。
Claims (1)
- １ 入力接点、抵抗、およびアイソレート伝達器
の入力素子からなる複数の直列回路を第１の共通
線を介して並列に電源に接続し、前記各アイソレ
ート伝達器の出力素子からデジタル信号を伝送す
るデジタル入力回路において、前記複数の直列回
路ごとにダイオードの一端を前記入力接点と抵抗
間に接続するとともに、それぞれのダイオードの
他端を第２の共通線を介して前記第１の共通線に
接続し、前記各アイソレート伝達器のオープン故
障及びクローズ故障を診断すべく前記第１及び第
２の共通線にスイツチング素子をそれぞれ挿入し
たことを特徴とするデジタル入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17802782A JPS5967727A (ja) | 1982-10-09 | 1982-10-09 | デジタル入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17802782A JPS5967727A (ja) | 1982-10-09 | 1982-10-09 | デジタル入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967727A JPS5967727A (ja) | 1984-04-17 |
| JPH0441535B2 true JPH0441535B2 (ja) | 1992-07-08 |
Family
ID=16041299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17802782A Granted JPS5967727A (ja) | 1982-10-09 | 1982-10-09 | デジタル入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967727A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5046353A (ja) * | 1973-08-29 | 1975-04-25 | ||
| JPS5532313A (en) * | 1978-08-29 | 1980-03-07 | Tokyo Shibaura Electric Co | Relay state indicator |
| JPS5578431A (en) * | 1978-12-06 | 1980-06-13 | Matsushita Electric Works Ltd | Contactless output electric equipment |
-
1982
- 1982-10-09 JP JP17802782A patent/JPS5967727A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5967727A (ja) | 1984-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0441535B2 (ja) | ||
| JPS5824836B2 (ja) | カサイナドノツウホウソウチ | |
| JPH06138989A (ja) | ディジタル入力回路および入力回路の点検方法 | |
| JP2970164B2 (ja) | 切替回路 | |
| JPS6220586B2 (ja) | ||
| JPH0811084A (ja) | 非常停止装置 | |
| JPH0644706B2 (ja) | アンド出力回路 | |
| JPS6043548B2 (ja) | デジタル出力回路の動作確認方式 | |
| JPH0342538Y2 (ja) | ||
| JPS6324452Y2 (ja) | ||
| JP2569892B2 (ja) | 切替制御監視回路 | |
| JPH0138694Y2 (ja) | ||
| JPS63121436A (ja) | バツクアツプ電源供給方式 | |
| JPH0241742Y2 (ja) | ||
| JPS623932Y2 (ja) | ||
| JP2564152Y2 (ja) | 多分配装置 | |
| JPH0434460Y2 (ja) | ||
| JPS58218724A (ja) | ２重系リレ−駆動装置 | |
| JPH0348641Y2 (ja) | ||
| JPS60183826A (ja) | デ−タ伝送回路 | |
| JPS60178173A (ja) | エレベ−タの信号装置 | |
| JPH01183720A (ja) | 制御信号チェック回路 | |
| JPS608668B2 (ja) | デ−タ伝送回路 | |
| JPS5866115A (ja) | プロセス入出力インタ−フエ−スの故障検出方式 | |
| JPH0521366B2 (ja) |