JPS6043852A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS6043852A JPS6043852A JP15130783A JP15130783A JPS6043852A JP S6043852 A JPS6043852 A JP S6043852A JP 15130783 A JP15130783 A JP 15130783A JP 15130783 A JP15130783 A JP 15130783A JP S6043852 A JPS6043852 A JP S6043852A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- vdd
- output voltage
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002349 favourable effect Effects 0.000 abstract 2
- 230000000630 rising effect Effects 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ぽＭＵＳ集積回路九関するものである。
一般ｒｃ Ｍ、 （Ｊ Ｓ集積回路に広い動作範囲を有
するものが理想とされるが実際ＶＣは内部テバイスの能
力やその他の影響等により動作範囲は、ある一定範囲に
制限される。動作範囲は大さく動作電圧範囲と動作温度
範囲に分けられるがいずれも電源電圧変動や温度変動に
より内部デバイスの能力低下を生じる為に動作範囲が制
限されるものである。この内部デバイスの能力低下に電
源電圧と温度とに別々に作用する為、ＭＵ８集積回路設
計時九ニ、目標の動作電圧範囲と動作温度範囲を確保す
る為に動作上一番厳しい電源電圧と温度でマージンを持
って動作するように設計を行なっている。しかしながら
上述の様な設計でに動作電圧範囲や動作温度範囲が広範
囲ＩＣなると一番厳しい条件で設計を行なっている為定
常の使用状態では内部回路はかなり余裕を持って動作し
ておりオーバーマージンの設計となりやすくムダが多く
なＶチック”サイズの増大につながるという欠点があっ
た。
するものが理想とされるが実際ＶＣは内部テバイスの能
力やその他の影響等により動作範囲は、ある一定範囲に
制限される。動作範囲は大さく動作電圧範囲と動作温度
範囲に分けられるがいずれも電源電圧変動や温度変動に
より内部デバイスの能力低下を生じる為に動作範囲が制
限されるものである。この内部デバイスの能力低下に電
源電圧と温度とに別々に作用する為、ＭＵ８集積回路設
計時九ニ、目標の動作電圧範囲と動作温度範囲を確保す
る為に動作上一番厳しい電源電圧と温度でマージンを持
って動作するように設計を行なっている。しかしながら
上述の様な設計でに動作電圧範囲や動作温度範囲が広範
囲ＩＣなると一番厳しい条件で設計を行なっている為定
常の使用状態では内部回路はかなり余裕を持って動作し
ておりオーバーマージンの設計となりやすくムダが多く
なＶチック”サイズの増大につながるという欠点があっ
た。
本発明は上述の点にかえりみ、オーバーマージンの設計
にならずに広い動作範囲會有するＭ（ＪＳ集積回路を提
供するものであり、外部からの供給電圧を昇圧する電圧
昇圧回路、前記電圧昇圧回路の出力電圧全安定化する定
電圧回路、前記定電圧回路の出力電圧で駆動される内部
回路？有し、前記定電圧回路が内部回路の動作温度特注
を補償するような出力電圧温度特上を有する事を特徴と
するＭＯ８集積回路全提供するものである。
にならずに広い動作範囲會有するＭ（ＪＳ集積回路を提
供するものであり、外部からの供給電圧を昇圧する電圧
昇圧回路、前記電圧昇圧回路の出力電圧全安定化する定
電圧回路、前記定電圧回路の出力電圧で駆動される内部
回路？有し、前記定電圧回路が内部回路の動作温度特注
を補償するような出力電圧温度特上を有する事を特徴と
するＭＯ８集積回路全提供するものである。
以下ｖｃ笑施例を示し本発明の詳細な説ｆｉＡする。
第１図は本発明の実施例を指すブロック図であるｌは外
部からの′電源の入力端子２は電圧昇圧回路３は電圧昇
圧回路２の出力電圧を安定化する定電圧回路、４に内部
回路テロｖｃｐυ、ＲＯＭ、 ＲＡＭ、レジスタ等で構
成されている。第２図は各回路の出力電圧変化を示した
ものである。Ａは外部からの電源音入力Ｔる入力端子ｌ
の電圧波形、Ｂは電圧昇圧回路２の出力電圧波形ｅＨ定
電圧回路３の出力電圧波形である。まず１゛ｌの状態で
に入力端子１の電圧ＵＶＤＤであり、電圧昇圧回路が今
２倍の昇圧ｇヒを有していると、電圧昇圧回路２の電圧
は２１Ｖｏｉ〕となり、定電圧回路３の出力電圧Ｖｎ６
はｖＤＤ、ｃり多少低い電圧になる様に設定しておき、
温度上昇と共に出力電圧が上昇する様足温度勾配を持た
せてあり、この定電圧回路３の出力電圧で内部回路４に
駆動される。内部回路４は常温でば定′亀圧回路３の出
力電圧ＶＤＤの時に最も動作特注か良好になる様に設計
されている０この様に外部からの供給電圧がＶＤＤの時
は、内部回路に最良の動作特注を有する電源電圧ＶＤＤ
で駆動さｈておジ動作％注は良好である。次にＴ２の状
態に外部からの供給電圧がＶＤＤから最低動作電圧のＶ
２ ＶＤＤＶｃ’変動した時であるが、この時に電圧昇
圧回路２の出力電圧ｔ’！ＶＤＤとなり定電圧回路の安
定化電圧範囲の下限２■ｎＤとＶＤＤの間の電圧とする
と、電圧昇圧回路２の出力電圧ＶＤＤｔｆｆ定電圧回路
３にエフＶＤＤに定電圧化され内部回路４はＴ１の状態
と同様ｘＶｎａで駆動される為外部からの供給電圧がＶ
２に低下したにもかかわらず動作特注は良好である。外
部からの供給電圧が上昇した場合屹も上述の理由ｒｃよ
り内部回路１ｑＶａｐで駆動され動Ｅ′Ｖ−特注に影響
は無い。次に温度変ｗＪに対する影響？考えてみる。外
部からの供給電圧は最低動作電圧の’２ ＶＤＤとする
と常温でに定電圧回路３の出力電圧ばＶＤＤであるが温
度が上昇すると内部回路テロ収している内部デバイス（
ＭＯ８トランジスタラは通常の使用電圧ＶｐｐｒＣおい
て能力の低下を生ずる為に普通は動作特注が悪化するが
、本発明では定電圧回路３の出力電圧ＶＤＤが内部回路
の動作特注の悪化を補償する様に増加する為に内部デバ
イスの能力低下は起こらず動作特注も良好なままである
０逆に温度が低下した時は、内部デバイスの能力に同上
するが定電圧回路３の出力電圧ＶＤＤが低下し、全体と
しての動作％註ハ同様ｖｃ、変化せず広い温度範囲で動
作％注が良好となる。なお上述の回路状態でに電圧昇圧
回路２だけに外部からの供給電圧で動作する事になるが
、電圧昇圧回路２に内部回路に比較してずっと低い周波
数で動作している為かなり低い電圧まで動作可能な様に
設計する事は容易でありチップサイズ的ＶＣもほとんど
影響を与えない。以上の様に本発明ｌ′ｃ工れば広い動
作範囲にもかかわらず内部回路はＶＤＤという一定電圧
で動作するように設計すればよく非常に効率よ＜ＭＵＳ
集積回路の設計が可能で同一動作範囲であればチップサ
イズの小さなＭＯ８集積回路全設計する事ができる。
部からの′電源の入力端子２は電圧昇圧回路３は電圧昇
圧回路２の出力電圧を安定化する定電圧回路、４に内部
回路テロｖｃｐυ、ＲＯＭ、 ＲＡＭ、レジスタ等で構
成されている。第２図は各回路の出力電圧変化を示した
ものである。Ａは外部からの電源音入力Ｔる入力端子ｌ
の電圧波形、Ｂは電圧昇圧回路２の出力電圧波形ｅＨ定
電圧回路３の出力電圧波形である。まず１゛ｌの状態で
に入力端子１の電圧ＵＶＤＤであり、電圧昇圧回路が今
２倍の昇圧ｇヒを有していると、電圧昇圧回路２の電圧
は２１Ｖｏｉ〕となり、定電圧回路３の出力電圧Ｖｎ６
はｖＤＤ、ｃり多少低い電圧になる様に設定しておき、
温度上昇と共に出力電圧が上昇する様足温度勾配を持た
せてあり、この定電圧回路３の出力電圧で内部回路４に
駆動される。内部回路４は常温でば定′亀圧回路３の出
力電圧ＶＤＤの時に最も動作特注か良好になる様に設計
されている０この様に外部からの供給電圧がＶＤＤの時
は、内部回路に最良の動作特注を有する電源電圧ＶＤＤ
で駆動さｈておジ動作％注は良好である。次にＴ２の状
態に外部からの供給電圧がＶＤＤから最低動作電圧のＶ
２ ＶＤＤＶｃ’変動した時であるが、この時に電圧昇
圧回路２の出力電圧ｔ’！ＶＤＤとなり定電圧回路の安
定化電圧範囲の下限２■ｎＤとＶＤＤの間の電圧とする
と、電圧昇圧回路２の出力電圧ＶＤＤｔｆｆ定電圧回路
３にエフＶＤＤに定電圧化され内部回路４はＴ１の状態
と同様ｘＶｎａで駆動される為外部からの供給電圧がＶ
２に低下したにもかかわらず動作特注は良好である。外
部からの供給電圧が上昇した場合屹も上述の理由ｒｃよ
り内部回路１ｑＶａｐで駆動され動Ｅ′Ｖ−特注に影響
は無い。次に温度変ｗＪに対する影響？考えてみる。外
部からの供給電圧は最低動作電圧の’２ ＶＤＤとする
と常温でに定電圧回路３の出力電圧ばＶＤＤであるが温
度が上昇すると内部回路テロ収している内部デバイス（
ＭＯ８トランジスタラは通常の使用電圧ＶｐｐｒＣおい
て能力の低下を生ずる為に普通は動作特注が悪化するが
、本発明では定電圧回路３の出力電圧ＶＤＤが内部回路
の動作特注の悪化を補償する様に増加する為に内部デバ
イスの能力低下は起こらず動作特注も良好なままである
０逆に温度が低下した時は、内部デバイスの能力に同上
するが定電圧回路３の出力電圧ＶＤＤが低下し、全体と
しての動作％註ハ同様ｖｃ、変化せず広い温度範囲で動
作％注が良好となる。なお上述の回路状態でに電圧昇圧
回路２だけに外部からの供給電圧で動作する事になるが
、電圧昇圧回路２に内部回路に比較してずっと低い周波
数で動作している為かなり低い電圧まで動作可能な様に
設計する事は容易でありチップサイズ的ＶＣもほとんど
影響を与えない。以上の様に本発明ｌ′ｃ工れば広い動
作範囲にもかかわらず内部回路はＶＤＤという一定電圧
で動作するように設計すればよく非常に効率よ＜ＭＵＳ
集積回路の設計が可能で同一動作範囲であればチップサ
イズの小さなＭＯ８集積回路全設計する事ができる。
Claims (1)
- 外部からの供給電圧を昇圧する電圧昇圧回路、前記電圧
昇圧回路の出方電圧を安定化する定電圧回路、前記定電
圧回路の出方電圧で駆ｗＪされる内部（ロ）路全有し、
前記定電圧回路が内部回路の動作温度特注を補償するよ
うな出力電圧温度％註全有すること全特徴とする集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15130783A JPS6043852A (ja) | 1983-08-19 | 1983-08-19 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15130783A JPS6043852A (ja) | 1983-08-19 | 1983-08-19 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043852A true JPS6043852A (ja) | 1985-03-08 |
Family
ID=15515796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15130783A Pending JPS6043852A (ja) | 1983-08-19 | 1983-08-19 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481210A (en) * | 1993-11-26 | 1996-01-02 | Temic Telefunken Microelectronic Gmbh | Method for controlling clock frequency of a digital logic semiconductor according to temperature |
-
1983
- 1983-08-19 JP JP15130783A patent/JPS6043852A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481210A (en) * | 1993-11-26 | 1996-01-02 | Temic Telefunken Microelectronic Gmbh | Method for controlling clock frequency of a digital logic semiconductor according to temperature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876589B2 (en) | Semiconductor circuit device and data processing system | |
| US6064275A (en) | Internal voltage generation circuit having ring oscillator whose frequency changes inversely with power supply voltage | |
| US5193198A (en) | Method and apparatus for reduced power integrated circuit operation | |
| US5561385A (en) | Internal voltage generator for semiconductor device | |
| US4115710A (en) | Substrate bias for MOS integrated circuit | |
| JPH10243636A (ja) | 昇圧回路及び半導体記憶装置 | |
| JPS63290159A (ja) | 昇圧回路 | |
| RU2195760C2 (ru) | Устройство для умножения напряжения с малой зависимостью выходного напряжения от напряжения питания | |
| US6294948B1 (en) | Voltage pump with diode for pre-charge | |
| KR100963310B1 (ko) | Ｄｃ／ｄｃ 컨버터의 제어 회로 및 ｄｃ／ｄｃ 컨버터 | |
| JPH04315313A (ja) | 半導体集積回路 | |
| JPH09312968A (ja) | チャージポンプ回路 | |
| KR0167692B1 (ko) | 반도체 메모리장치의 차아지 펌프회로 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| US6472929B2 (en) | Semiconductor device | |
| CN1307720C (zh) | 半导体集成电路 | |
| US6271718B1 (en) | Internal voltage converter for low operating voltage semiconductor memory | |
| JPS6043852A (ja) | 集積回路 | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| JPH11260053A (ja) | 半導体記憶装置の昇圧回路 | |
| US5977816A (en) | Positive charge pumping circuit | |
| KR100475896B1 (ko) | 고전압레귤레이션회로 | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
| JP3831758B2 (ja) | 多段構成で小面積の昇圧回路 | |
| JPS6053320A (ja) | 電圧制御発振器 |