JPS6043921A - ジョセフソンデコ−ド回路 - Google Patents

ジョセフソンデコ−ド回路

Info

Publication number
JPS6043921A
JPS6043921A JP15291883A JP15291883A JPS6043921A JP S6043921 A JPS6043921 A JP S6043921A JP 15291883 A JP15291883 A JP 15291883A JP 15291883 A JP15291883 A JP 15291883A JP S6043921 A JPS6043921 A JP S6043921A
Authority
JP
Japan
Prior art keywords
josephson
switch
series
junction
control lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15291883A
Other languages
English (en)
Other versions
JPH0126205B2 (ja
Inventor
Takuji Nakanishi
中西 卓二
Masashi Yamamoto
山本 眞史
Kazunori Miyahara
一紀 宮原
Shuichi Fujita
修一 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15291883A priority Critical patent/JPS6043921A/ja
Publication of JPS6043921A publication Critical patent/JPS6043921A/ja
Publication of JPH0126205B2 publication Critical patent/JPH0126205B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、 複数n個のAt 、At・・・・・・・・・Anと、複
数n個の〜Al 、〜A、・・・・・・・・・〜Anと
を入力信号電流としく但し、a =2を表わし、また〜
A+ (i =1.2・・・・・・・・・a)は、Al
の否定論理を表わす)、 B + = A + A + −−−△n−、An、B
 r = At At ””””・An −+ =An
、Bi =A+ At ・・・・・・・・・Ao−7〜
An −+ An 、Bt=A+A+・・・・・・・・
・Δ、1−2〜八〇−7〜ABi =A、A+ ・・・
・・・・・・Ao−、〜△n −r AnIAns Bs =A+ At・・・・・・・・・Ao−1〜An
−i〜AB7−ΔIA+ ・・・・・・・・・An−+
 〜△11 − + 〜へ〇 −I An ・ I38−A1 Δ、 ・・・・・・・・・An−i 〜
A n −2〜A11−1〜An ・ 13a −1= At 〜A+ −−−〜An −+ 
”・AnHa−+ −へ” A + 〜△2 ・・・・
・・・・・〜An−t 〜AI3 fl” ” A +
 ”△r −−−〜A n −+ 〜A nの論理積で
表わされる出力信号電流を出力する、ジョセフソン索子
を用いて構成されたジョセフソンデコ−ド回路に関する
このJ、うなジョセフソンデコード回路として、従来、
第1図を伴なって次に述べる構成を有するbのが提案さ
れている。
ただし、簡単のため、n−3、従ってa=2′−8の場
合C述べる。
′7Iなわち、 A、を入力として、A、及び〜△、を出力する相補性信
号発生回路Δl と、A2を入力として、A、及び〜パ
ノを出力Jる相補性信号発生回路Q、と、A6を入力と
して、A、及び〜△1を出力4゛る相補性信号光1回路
QIとを右jる。
この場合、相補性信号発生回路Q1、Q2及びQ、のそ
れぞれは、ジョセフソン素子を用いて構成されている。
また、ジョセフソン素子[++、F+5、R6,及びE
7Iを有する。
しかして、ジョセフソン索子E++及び1丑34の制御
線が直列に接続されて、それらに相補性信号発生回路Q
、からのA1が供給されるにうになされている。
また、ジョセフソン索子Esg及びEraの制御lI線
が直列に接続されて、それらに相?llt性信号発生回
路Q1からの〜A1が供給されるようになされている。
ハらに、ジョセフソン索子IE++及び[iiの接合が
直列に接続されて、それらに相補性信号発生回路Q、か
らのA2が供給されるようにイCされている13 また、ジ」レフソン索子E+i及びE7gの接合か歯列
に接続されて、それらに相補性信号光1同1Ill に
) + からの〜A2が供給されるようになされ(いる
さらに、ジョゼフソン素子E1、E、・・・・・・・・
・1、をイIJる。
しかし゛(、ジョセフソン索子E、及びR2の制御21
1線が直列に接続されて、ジョセフソン索子1−4.の
接合の両端に、抵抗R12を介して接続され、また、ジ
ョセフソン索子E3及びR4のa1制御線が直列に接続
されて、ジョセフソン索子に−1,の接合の両端に、抵
抗R34を介して接続され(いる。
さらに、ジョセフソン素子E5及びEIの制御線が口1
り11に接続されて、ジョセフソン素子E6.の制御線
の接合の両端に、抵抗R1lを介して接続され、また、
ジョセフソン索子E7及びEIの制御線が直列に接続さ
れて、ジョセフソン索子F++ の接合の両端に、抵抗
FB+ を介して接続されている。
31:た、ジョセフソン索子F+ 、lEi 、Eh 
及びEIが直列に接続されて、それらに相hRu信号発
生回路Q、からのAt が供給されるようになされてい
る。
ざらに、ジョセフソン索子F2、[4、R6及びEIが
直列に接続されて、それらに相補性イ8号発牛回路Q+
 からのへ・△ヨが供給されるようになされている。
また、ジョセフソン索子E+ 、[+・・・・・・・・
・(二、の接合の両端が、それぞれ抵抗R,、R,・・
・・・・・・・R8を介して負荷IVI+、M2 ・・
・・・・・・・M、に接続されている。
以上が従来提案されているジョセフソンデコード回路の
構成である。
このような構成によれば、相補性信号発生回路Q+、Q
、及びQ3に供給されるAt 、At及びA3を入力と
して、 FL =A+ At At B2−△+A+〜A3 B1=A+ 〜A+A+ t’3t−At 〜A2〜A+ [−35−〜△+ At At B6−〜A+A+〜A。
137−〜A1〜A+A+ 13+−’へ’ A +〜A2〜AI の論理積で表わされる出力信号を、それぞれ負何M+ 
、Mi 、Mi 、Mi 、Mi 、Mi 、lVh及
びMlに供給づることができる。
いま、その動作を、負荷M1に、B1が供給される場合
で例示して述べれば、次のとおりである。
!J’ <r 1つら、相補性信号発生回路Q、及びQ
から得られるA1及びA2にもとずぎ、ジョセフソン素
子1ヨ、2の接合が、有電圧状態から省電jl:状態に
転移することで、ジョセフソン素子E1、の接合の両端
からAt Atの論理積出力が得られ、そしてその出力
A+A+ と、相補性信号発生回路Q+ から得られる
At とにもどずぎ、ジョセフソン索子E、の接合が、
零電圧状態から有電圧状態に転移することで、ジ:lt
?フソン素子E、の両端から、B+ =A+ A2A、
の論理出力が得られ、そしてそれが、負荷M1に供給さ
れる、という動作によって、負荷M1にB+ =A+ 
At Atで表わされる出力を供給することができる。
しかしながら、第1図に示J従来のジョセフソンデコー
ド回路の場合、ジョセフソン索子E11 、Ei 1 
、Ef 1及び[78から構成されている段と、ジョセ
フソン素子E+ 、Ei・・・・・・・・・[lから構
成されている段とが縦続接続された構成を有するので、
ジョセフソンデコード回路の構成が全体として複雑大型
化するとともに、段間の配線のインダクタンスの1こめ
に、高速動作しないなどの欠点を有していた′。
よって、本発明は、Jl述した欠点のない新規なジョセ
フソンデコード回路を提案せんとするもので、り12図
を伴なって詳述するところから明らかとなるであろう。
第2図は、本発明によるジョセフソンデコード回路の一
例を示し、次に述べる構成を有する。
但し、以ト簡単のため、第1図の場合と同様に、n=3
、従ってa =2’ =8の場合で述べ信 刀なわら、ジョセフソン接合と制御線とを有りるジョセ
フソンスイッチE++及びE′11と、 シュIレフソン接合と制御ll 1mどを有するジョレ
ーノソンスイッチト21及びE’l+ 、及びE22及
びIE’++ と、 ジョセフソン接合とを有するジョセフソンスイッチ1:
31及び1三lI 、El+及びE’ r + 、ト1
.及び1.ゲ]3、及びEa+及びE’ itとをイ]
する。
この場合、ジョセフソンスイッチE+ + 、E21及
びE22、及びEf、+ 、Ef l 、Ef r及び
Ea+のジョセフソン接合のそれぞれは、それに第1(
または第2)の方向く1′り下簡単のため第1方項とす
る)バイアス電流が供給され、且つ制御線に第1の方向
の制御電流が供給された場合、零電圧状態から有電圧状
態にスイッチづる閾値を有づる。
また、ジョセフソンスイッチE ’ l I 、E’2
1及びE’r+ 、及び1三’ lIs Ex’ r 
r 、E′33及びE ’ i +のジョセフソン接合
のそれぞれは、それに第1の方向のバイアス電流が供給
され、且つ制御線に第2の方向(第1の方向とは逆)の
制御電流が供給された場合、零電圧状態から有電圧状態
にスイッチする閾値を有J−る。
また、入力信号電流A1が第1の方向に、入力信号電流
〜A1が第2の方向に供給される入力信号電流線1−1
 と、 入力信号電流A2が第1の方向に、入力信号電流〜A2
が第2の方向に供給される入力信号電流線L2と、 人力信号電流A+が第1の方向に、入力信号電流−・Δ
1が第2の方向に供給される入力信号電流線1.どを右
する。
この相合、入力信号電流路L1に入力信号電流△1及び
”−A + をそれぞれ第1及び第2の方向に供in 
!lるための回路どしては、詳細説明は省略づ−るが、
図示のように、ジョセフソン接合と制御線とを有するジ
ョセフソンスイッチG1及び0′1ど、抵抗R4及びR
’ + とを含み、ジョヒーノソンスイッチG、及びG
’ l の制御線にぞれぞれ電流A1及び〜A、が供給
されるようになされた、所謂バッフルゲート回路を用い
1;する。
また、同様に、入力信号電流路[、に入力信号電流A2
及び〜A2をそれぞれ第1及び第2の方向に供給d−る
ための回路としては、詳IIIII説明は省略するが、
図示のにうに、ジョセフソン接合と制御線とを有するジ
3 tフソンスイツヂG、及びG’ + と、抵抗R2
及びR’2 とを含み、ジ:3[ノソンスイッヂG2及
びG’ lの制御線にそれぞれ電流A、及び〜Δ、が供
給されるにうになされた、所謂バッフルグー1〜回路を
用い得る。
さらに、同様に、入力信号電流路り、 rに入力信号電
流A+及び〜A+ をそれぞれ第1及び第2の方向に供
給するだめの回路としては、詳細説明は省略するが、図
示のJ:うに、ジョセフソン接合と制御線とを有するジ
ョセフソンスイッチG+及びG’+ と、抵抗R1及び
R’+ とを含み、ジョセフソンスイッチG、及びG’
 rの制御線にそれぞれ電流A3及び〜Alが供給され
るJ:うになされた、所謂バッフルグー1〜回路を用い
(qる。
しかしで、ジョセフソンスイッチE++及びE′11 
のジョセフソン接合が直列に接続されて、電流線1−2
 に介挿されている。
また、ジョセフソンスイッチF++及びE′I+の制御
線が直列に接続され−C,電流線1−5に介挿されてい
る。
さらに、ジョ廿フンンスイッチE++及嗅[′74、及
び]三7.及びlE’++のジョセフソン接合が直列に
接続されて、電流線L3に介挿されlいる。
また、ジョセフソンスイッチE++及びE′21の制御
線が直列に接続されて、抵抗R++を介しく、ジ=+ 
L=フソンスイッチE++ のジョしフソン接合の両端
に接続され、ジョセフソンスイッチ1冊、2及び[E’
++の制御線が直列に接続されて抵抗R++ を介して
ジョセフソンスイッチI’E’++ のジョセフソン接
合の両端に接続されている。
さらに、ジョセフソンスイッチE++及びE++ 、E
++及びE’ r r 、EI I及びE′、]、及び
Li+及び[′14のジョセフソン接合か直列に接続さ
れて、バイアス電流線B1こ接続されている。
七1.た、ジ、、Jt?フソンスイッチE++及びl三
′、10制御線が直列に接続されて、抵抗R++を介し
て、ジョセフソンスイッチ[21のジョセフソン接合の
両端に接続されている。
さらに、ジョセフソンス・イッチE++及びE′32の
制御線が直列に接続されて、抵抗R1、を介して、ジョ
セフソンスイッチE′21のジョセフソン接合の両端に
接続されている。
また、ジョセフソンスイッチE++及びE′1、の制御
線が直列に接続されて、抵抗R++を介して、ジョセフ
ソンスイッチE、2゛のジョセフソン接合の両端に接続
されている。
ざらに、ジョセフソンスイッチEa+及びF′、4の制
御線が直列に接続されて、抵抗R34を介して、ジョセ
フソンスイッチE′22のジョセフソン接合の両端に接
続されている。
また、ジョセフソンスイッチE+ l 、E’ r+ 
、「r 2、L’ h y・・・・・・・・・[14及
びE′34のジョセフソン接合の両端が、それぞれ負荷
M+ 、MI 、MI Mt・・・・・・・・・MI及
びMIに接続されている。
以−りが、本発明によるジョレフソンデ]−ド回路の一
例構成であるが、このような構成ににれば、負荷M1に
A+ A+ A+で表わされている出力信号電流が、 (′J荷M2にへ・Δ1〜A2〜A3で表わされている
出カイ8号電流が、 に1荷M、に・・・△、〜A+A+で表わされている出
力信)J電流が、 tf3す?I M aにA1A2〜A+ で表わされて
いる出力信号電流が、 h荷Ms に〜A+ Ai Aiで表わされている出力
信号電流が、 負荷M、にA1〜A2〜A1で表わされている出力信号
電流が、 負荷M7にΔ1〜A+A+ で表わされている出力信号
電流が、 14 夕t M l に〜A+A+〜A、で表わされて
いる出力信号電流が、 それぞれ得られるものである。
因みに、A1、〜A2及びA3がそれぞれ電流路I1.
1...+及びL3に、それぞれ第1の方向、Wi 2
の方向及び第1の方向に供給された場合、ジ三ルフソン
スイッチE’ll 、E’ll及びErgのジョセフソ
ン接合が零電圧状態から有電圧状態にスイッチし、他の
ジョ■コフソンスイッチのジョセフソン接合は= tt
ir+状態の状態を保っているので、f4 M M +
 にA1〜AHA1の出力信号電流が得られるものであ
る。
上述したように、本発明によれば、所期のデ」−ド回路
としての機能が得られ、そしてこのル仕 場合、全体の回路が簡易であるので、嘴棟動作をざ氾る
ことができるという特徴を有する。
なお、上述に於いては、本発明の一例を示したに留まり
、入力電流路に第1及び第2の方向の入力電流A1及び
−Aiを供給する回路を、詳11説明は省略するが、第
3図に示?l構成とすることもでき、その他、本発明の
精神を脱づることなしに、種々の変型変更をなしくqる
であろう。
【図面の簡単な説明】
第1図は、従来のジョセフソンデー1−ド回路を示1接
続図である。 第2図及び第3図は、本発明に依るジョ12フソンデ]
−ド回路の実施例を示す接続図である。1出願人 日本
電信電話公社

Claims (1)

  1. 【特許請求の範囲】 複数n個のA+ 、A+ ・・・・・・・・・Anと、
    複数11個の〜A1、〜A、・・・・・・・・・〜An
    とを人力化F、3. E流としく但し、a=2”を表わ
    し、また−・Δ、(i=1.2・・・・・・・・・a)
    は、A1の否定論1!11を表ねり)、 (31−△+A+ ・・・・・・・・・An −+ A
    n、B+=At △+ ・= ・= −A n −+ 
    〜A n、1(l−A1△r −−−An −r 〜A
    n −+ An、13+ −△1△2・・・・・・・・
    ・An−+〜An −+〜At’3、−△1△r −−
    −An −r 〜An −+ An−IAll、 1(I=△、Δr −−−An −1〜An −r 〜
    ΔB+ −・A+ Δ+ −・=−An −+ 〜A+
    + −y〜AII −I An s 13目−八I A! ・・・・・・・・・An−s〜A
    n−2〜An−+ 〜A n ・ Ba −r =A+ 〜A+ −・=・=〜An −+
     〜△11Ba −+ =〜A+ 〜A2−・=・ 〜
    An −+ ・”ABa−〜A、〜A2 ・・・・・・
    ・・・へ・A It −1〜Allの論理積で表わされ
    る出力信号電流を出力する、ジョセフソン素子を用いて
    構成されたジョはフソンデコ〜ド回路において、 ジョセフソン接合と制御線とを有Jるジョしフソンスイ
    ッチEa+及びF′11 と、ジョセフソン接合と制御
    線とを有MるジョセフソンスイッチE+ +及びE’l
    + 、及びト。 2及びE′、2と、 ジョセフソン接合と制御線とを有1−るジ」セフランス
    イッチ1三1.及びf=’ r + 、及び1三。 、及びF′、2ど、 ジF+ [フソン接合と制911線とを有するジョヒノ
    ソンスイッチE。、及びE’n+ 、及びE。 、及びIE ’ It I 、Ell 1及びE’ o
    r −−−EII In及びI=′o+、(但し、b=
     2TI−1を表ね?l)とを右し、且つ、 上記入力信号電流へ1が第1の方向に、上記人力信号電
    流〜△1が第2の方向に供給される第1の入力信号電流
    線L1と、 上記入力信号電流A2が第1の方向に、上記入力信号電
    流〜・A+が第2の方向に供給される第2の入力信号電
    流線L2と、 上記入力信号電流へ〇が第1の方向に、上記入力信号電
    流〜A、が供給される第nの入力電流線Lnとを有し、 上記ジョセフソンスイッチL、++:EII 及びEi
     r : Ei I 、b+ l 、Ei l及びEl
    l:・・・・・・・・・: E n I 、’E II
     I・・・・・・・・・[Enbのジxi tフソン接
    合のそれぞれは、それに第1(または第2)の方向のバ
    イアス電流が供給され、且つ制御線に上記第1(または
    第2)の方向の制御電流が供給された場合、零電圧状態
    から有電圧状態にスイッチする閾値を有し、 上記ジョセフソンスイッチ[E ’ l I : E’
     11及びE’++:E’++ ・E ’ l l ・
    E’+1、及びE’+i:・・・・・・・・・IE ’
     II I 、E’ 111・・・・・・・・・E’n
    hのジョセフソン接合のそれぞれは、それに、F間第1
    (または第2)の方向のバイアス電流が供給され、且つ
    制御線に第2〈または第1)の方向の制御電流が供給さ
    れた場合、零電圧状態から有電圧状態にスイッチする閾
    値を有し、 ト記ジョヒフソンスイツヂE++ 及びElllのジー
    3t?フソン接合が直列に接続されて、上記)〕2の入
    力信号電流線り、に介挿され、1記ジ三遍セノソンスイ
    ッチE++及びElllの制御線が直列に接続されて、
    上記第1の入カイL−i月電流線1−1 に介挿され、
    I:記ジ」セフソンスイッヂE++及びE’+1 、及
    びト22及びIE’++のジョセフソン接合が歯列に接
    続されて、」二間第3の入力信号電流1!111−1 
    に介挿され、 ト記ジョレフソンスイッヂE++ 及びE’+1の制御
    線が直列に接続されて、抵抗R++ を介して、J二i
    aジョセフソンスイッチE++ のジョセフソン接合の
    両端に接続され、上記ジョセフソンスイッチFi+及び
    E′2.の制御線が1列に接続されて、抵抗R1+を介
    して上記ジー1]!−7ゾンスイツヂF′+1のジョセ
    フソン接合の両端に接続され、 十配ジ」レフソンスイッヂE++ 及びE++′ 、及
    びト32及びlヨr + ’ 、Ei r 及びF。 、′、及びEll及びF、、′が直列に接続されて、上
    記第4の入力信号電流線Itに介挿され、 上記ジ=>17ソンスイツチ[三++及びE′32の制
    御線が直列に接続され−C1抵抗R11を介して、上記
    ジョセフソンスイッチ1三21のジョセフソン接合の両
    端に接続され、上記ジョセフソンスイッチE++ 及び
    [E’++ の制御線が直列に接続されて、抵抗R++
     を介して、」二記ジョセフソンスイッチE′7.のジ
    ョセフソン接合の両端に接続され、」−記ジョセフソン
    ス、イッヂFll及びIヨ’+1 の制御線が直列に接
    続されて、抵抗R++ を介して、上記ジョセフソンス
    イッチlE++ のジ−3tフソン接合の両端に接続さ
    れ、上記ジョセフソンスイッチE=+i及びE ’ !
     4の制御線が直列に接続されて、抵抗R1,を介して
    、上記ジョセフソンスイッチE′22のジョセフソン接
    合の両端に接続され、1記ジ」ヒノソンスイッヂE(n
     −+) +及びE’(n −+)+ 、 [E(n 
    −+)+及びE’(n −+)+ ’t…−°= F(
    n −+)(c −+)及びE(n −+)(c −+
    ) 、及びL(n −+)c及びE(n −+) cの
    ジョセフソン接合が直列に接続されて、上記第nの入力
    信号電流線L 11に介挿され(但し、c’ =’2”
    −2を表わす)、ト記ジ三It?フソンスイッチEC1
    −1)1及びE’ (11−’ l) l の制御線が
    直列に接続されて、抵抗R(++−01を介しC1上記
    ジヨゼフソン索子E(rl −1)l のジー3t?フ
    ソン接合の両端に接続され、−1記ジー3レフソンスイ
    ツチE(n−Q+及びE′(n−+)+ の制御線が直
    列に接続されて、抵抗R(。−4)2を介して、」:記
    ジョセフソンスイッチト’(n−’l)l のジョセフ
    ソン接合の両端に接続され1.l−記ジ二1t?フソン
    スイッチE(n −1) !及びE ’(n −+) 
    lの制り11線が直列に接続されて、抵抗R(n −+
    ) rを介して、上記ジョセフソンスイッチF(。−2
    )2のジB tフソン接合の両端に接続され、・・・・
    ・・・・上記ジョセフソンスイッチE(n −1)(c
     −1)及び[E ’ (n −IMG −+)の制御
    線が直列に接続されて、抵抗R(n −+)(c −+
    )を介して、上記ジョセフソンスイッチE(n −r)
    dのジョセフソン接合の両端に接続され、」−記ジョセ
    フソンスイッチE(n −+)。及び[:(n −+)
    。の制御線が直列に接続されて、抵抗R(。−1)。を
    介して、上記ジョ[フソンスイッチE’ (n −r)
    aのジョセフソン接合の両端に接続され(但し、d−2
    n−3を表わす)、 上記ジョセフソンスイッチE、11及びE r。 1、Eo2及びE’n+・・・・・・・・・、及びIE
    nb及びE。bのジョセフソイ接合が直列に接続されて
    、バイアス電流線に介挿され、 上記ジョセフソンスイッチE。1及びFlllの制御線
    が直列に接続されて、抵抗R6,を介して、上記ジョセ
    フソンスイッチE(n −+) +のジョセフソン接合
    の両端に接続され、上記ジョセフソンスイッチEn+及
    びE’n+ の制御線が直列に接続されて、抵抗Rr+
    +を介して、上記E ’ (n −+) + のジョセ
    フソン接合の両端に接続され、上記ジョセフソンスイッ
    チEr++及びIF ’ l’l I の制御線が直列
    に接続されて、抵抗 。 Rn+ を介して、上記E(。−1)2のジョセフソン
    接合の両端に接続され、・:・・・・・・・上記ジョセ
    フソンスイッチEn(II−+)及びE′口(1+ −
    1)の制till線が直列に接続されて、抵抗Rn(b
     −+>を介して、−ト記ジH(2フソンスイツチE(
    n −+) cのシ・ル−ノソン接合の両端に接続され
    、上記ジョ【了゛ノソンスイッチE。し及びE’ni+
    の制御線か11列に接続され(、抵抗Rnbを介しC1
    」−記ジョセフソンスイッチE′Cn −+)cのジョ
    セフソン接合の両端に接続され、 1記ジヨレフソンスイツチEn+ 、E’n+ 、E、
    n ) 、IE’ n 2・・・・・・・・・Ellb
    及びE’nbのジ」レフソン接合の両端が、それぞれ負
    荷M1、M7.Ml 、M4・・・・・・・・・Ma−
    +及びMaに接続され、 上記負荷M + 、M r ・・・・・・・・・Maに
    、全体としてみるとき、上記出力信号B+ 、B+・・
    ・・・・・・・B1が出力されることを特徴とするジョ
    セフソンデコード回路。
JP15291883A 1983-08-22 1983-08-22 ジョセフソンデコ−ド回路 Granted JPS6043921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15291883A JPS6043921A (ja) 1983-08-22 1983-08-22 ジョセフソンデコ−ド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15291883A JPS6043921A (ja) 1983-08-22 1983-08-22 ジョセフソンデコ−ド回路

Publications (2)

Publication Number Publication Date
JPS6043921A true JPS6043921A (ja) 1985-03-08
JPH0126205B2 JPH0126205B2 (ja) 1989-05-23

Family

ID=15550991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15291883A Granted JPS6043921A (ja) 1983-08-22 1983-08-22 ジョセフソンデコ−ド回路

Country Status (1)

Country Link
JP (1) JPS6043921A (ja)

Also Published As

Publication number Publication date
JPH0126205B2 (ja) 1989-05-23

Similar Documents

Publication Publication Date Title
JPS56169935A (en) Digital-to-analog converting circuit
KR910015127A (ko) Da 변환기
EP0331172A3 (en) Reference generator
US7248192B2 (en) Digital to analog converter and a ground offset compensation circuit
JPS6043921A (ja) ジョセフソンデコ−ド回路
US6064583A (en) Charge pump for dividing input voltage and multiplying output current
KR900007378B1 (ko) R-2r형 디지탈/아날로그 변환회로
EP0074860A3 (en) Digital-to-analog converter
KR890013767A (ko) biCMOS 인터페이스 회로
US20040125004A1 (en) D/A converter for converting plurality of digital signals simultaneously
US5448506A (en) Multiplication operational circuit device
US6218871B1 (en) Current-switching method and circuit for digital-to-analog converters
JPS6017261B2 (ja) デジタル−アナログ変換回路
JP2680940B2 (ja) D/a変換器
US4565961A (en) Circuit for preserving the magnitude of the dc component in a pulsed current source
JPS58133031A (ja) Da変換回路
JP2797354B2 (ja) アナログスイッチ回路及び楽音信号発生回路
JPS62265809A (ja) 基準電圧発生回路
JPH10215179A (ja) D/aコンバータ
JP2564009B2 (ja) D/a変換器
KR960000051Y1 (ko) 연결선이 부가된pla
KR920004929B1 (ko) 디지탈/아날로그 신호변환회로
JP3296597B2 (ja) メンバーシップ関数発生回路
JP2662955B2 (ja) デジタル・アナログ変換回路
JPH0370412B2 (ja)