JPS6044830B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6044830B2 JPS6044830B2 JP53000761A JP76178A JPS6044830B2 JP S6044830 B2 JPS6044830 B2 JP S6044830B2 JP 53000761 A JP53000761 A JP 53000761A JP 76178 A JP76178 A JP 76178A JP S6044830 B2 JPS6044830 B2 JP S6044830B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- short
- base layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/148—Cathode regions of thyristors
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明は、ショートエミッタをもつたｐｎｐｎ構造
の半導体装置の性能向上を計るための改良に関するもの
である。
の半導体装置の性能向上を計るための改良に関するもの
である。
通常、ｐ形エミッタ層、ｎ形ベース層、ｐ形ベース層
およびｎ形エミッタ層からなるｐｎｐｎ４層構造を有す
る半導体装置に急峻なる立上り電圧（ｄｖ／ｄｔ）を順
方向に加えると、上記半導体装置、自一、曹Ｉ、侠、−
ａｌ−ユツ 、爪ｌ 先＾辱Ｉｒ小→Ｌｈ率を臨界オン
電圧上昇率（ｄｖ／ｄｔ耐量）という。
およびｎ形エミッタ層からなるｐｎｐｎ４層構造を有す
る半導体装置に急峻なる立上り電圧（ｄｖ／ｄｔ）を順
方向に加えると、上記半導体装置、自一、曹Ｉ、侠、−
ａｌ−ユツ 、爪ｌ 先＾辱Ｉｒ小→Ｌｈ率を臨界オン
電圧上昇率（ｄｖ／ｄｔ耐量）という。
電力用のｐｎｐｎ４層構造の半導体装置では、回路構成
上から急峻なｄｖ／ｄｔが印加されることが多く、ｄｖ
／ｄｔ耐量を上げるために、一般には、例えばｐ形ベー
ス層に、半導体基体のＮ形エミッタ層側の主表面に露出
した露出部を形成し、この露出部とＮ形エミッタ層の主
面への露出部とを金属電極（カソード電極）によつて短
絡させるショートエミッタ構造が用いられている。これ
は、ｄｖ／ｄｔ印加時に、ｐ形ベース層とｎ形ベース層
とにより形成されるｐｎ接合の容量Ｃｌ、ｄｖ／ｄｔと
が発生させる変位電流ＩＤ、、をｎ形エミッタ層とｐ形
ベース層とにより形成されるｐｎ接合に流入させること
なく、ショートエミッタを通してカリ、−ド電極へ流出
させ、ｎ形エミッタ層からの注入を少なくすることによ
り、ｄｖ／ｄｔ耐量を向上させることを目的としている
。 ショートエミッタを設けたものは、ｄｖ／ｄｔ耐量
は向上するが、ショートエミッタを設けた分だＪけ、Ｎ
形エミッタ層の面積が減少するため、有効導通面積が減
り、その分だけ、オン電圧が大きくなる欠点があつた。
上から急峻なｄｖ／ｄｔが印加されることが多く、ｄｖ
／ｄｔ耐量を上げるために、一般には、例えばｐ形ベー
ス層に、半導体基体のＮ形エミッタ層側の主表面に露出
した露出部を形成し、この露出部とＮ形エミッタ層の主
面への露出部とを金属電極（カソード電極）によつて短
絡させるショートエミッタ構造が用いられている。これ
は、ｄｖ／ｄｔ印加時に、ｐ形ベース層とｎ形ベース層
とにより形成されるｐｎ接合の容量Ｃｌ、ｄｖ／ｄｔと
が発生させる変位電流ＩＤ、、をｎ形エミッタ層とｐ形
ベース層とにより形成されるｐｎ接合に流入させること
なく、ショートエミッタを通してカリ、−ド電極へ流出
させ、ｎ形エミッタ層からの注入を少なくすることによ
り、ｄｖ／ｄｔ耐量を向上させることを目的としている
。 ショートエミッタを設けたものは、ｄｖ／ｄｔ耐量
は向上するが、ショートエミッタを設けた分だＪけ、Ｎ
形エミッタ層の面積が減少するため、有効導通面積が減
り、その分だけ、オン電圧が大きくなる欠点があつた。
以下、従来構造のショートエミッタを有するｐｎｐｎ
４層構造の半導体装置を、サイリスタを例にｉとり、図
によつて説明する。
４層構造の半導体装置を、サイリスタを例にｉとり、図
によつて説明する。
第１図は従来のサイリスタの要部の縦断面図である。
第１図において、１は第２ベース層であるｎ形ベース層
（ＮＢ層）、２は第１ベース層であるｐ形ベース層（Ｐ
Ｂ層）、３は第２エミツタ層であるｐ形エミツタ層（Ｐ
Ｅ層）、４は第１エミツタ層であるｎ形エミツタ層（Ｎ
Ｏ層）である。ＮＯ層４，ＰＢ層２，ｎＢ層１およびＰ
Ｅ層３が半導体基体を構成している。５はＰＢ層２がＮ
Ｅ層４を貫通するエミツタ短絡部分でシヨートエミツタ
を構成している。
（ＮＢ層）、２は第１ベース層であるｐ形ベース層（Ｐ
Ｂ層）、３は第２エミツタ層であるｐ形エミツタ層（Ｐ
Ｅ層）、４は第１エミツタ層であるｎ形エミツタ層（Ｎ
Ｏ層）である。ＮＯ層４，ＰＢ層２，ｎＢ層１およびＰ
Ｅ層３が半導体基体を構成している。５はＰＢ層２がＮ
Ｅ層４を貫通するエミツタ短絡部分でシヨートエミツタ
を構成している。
また、６はカソード電極、７はアノード電極、８および
９はそれぞれ半導体基体のＮＩＣ層４側およびＰｌｌｌ
：層３側の主表面、ｄ１はエミツタ短絡部分５の直径、
Ｄ１はエミツタ短絡部分５のピツチ、ｒ１は変位電流１
。，，に対するＰ８層２の横方向抵抗、Ｒ２はエミツタ
短絡部分５の縦方向抵抗てある。第１図に示すような従
来のサイリスタを製造するには、ｎ形の半導体基体に、
ガリウム（Ｇａ）、アルミニウム（Ａ１）などのｐ形の
不純物を両面から拡散し、ＰＢ層２およびＰＯ層３を形
成し、その後、リン（Ｐ）、アンチモン（Ｓｂ）などの
ｎ形の不純物をＰＢ層２側の表面から選択的に拡散する
ことによつてＮＥ層４とシヨートエミツタとを設けてい
たため、第２図に示す第１図の一線に沿つて不純物分布
かられかるようにエミツタ短絡部分５の不純物濃度は高
々１０１８／ｄ程度であつた。
９はそれぞれ半導体基体のＮＩＣ層４側およびＰｌｌｌ
：層３側の主表面、ｄ１はエミツタ短絡部分５の直径、
Ｄ１はエミツタ短絡部分５のピツチ、ｒ１は変位電流１
。，，に対するＰ８層２の横方向抵抗、Ｒ２はエミツタ
短絡部分５の縦方向抵抗てある。第１図に示すような従
来のサイリスタを製造するには、ｎ形の半導体基体に、
ガリウム（Ｇａ）、アルミニウム（Ａ１）などのｐ形の
不純物を両面から拡散し、ＰＢ層２およびＰＯ層３を形
成し、その後、リン（Ｐ）、アンチモン（Ｓｂ）などの
ｎ形の不純物をＰＢ層２側の表面から選択的に拡散する
ことによつてＮＥ層４とシヨートエミツタとを設けてい
たため、第２図に示す第１図の一線に沿つて不純物分布
かられかるようにエミツタ短絡部分５の不純物濃度は高
々１０１８／ｄ程度であつた。
第３図に第１図の−線に沿つた不純物分布を示す、第３
図にいて、横軸は第１の主表面からの深さ、縦軸は不純
物濃度を示している。このような不純物分布からなるシ
ヨートエミツタを持．つサイリスタにおいて、Ｄｖ／Ｄ
ｔ耐量を１０００Ｖ／μｓ以上にする場合には、ｒ１お
よびＲ２を所定の値以下にすることが必要で、エミツタ
短絡部分５のピツチＤ１を１〜２ｗ０ｎ、エミツタ短絡
部分５の直径ｄ１を３００ｐｍ以上にしなければならな
かつた。工．ミツタ短絡部分５の直径ｄ１が大きいと、
有効な導通面積が減ることによりオン電圧が増大するこ
とや、サイリスタのターンオン時の導通領域の拡がりに
悪い影響を与えることはよく知られている。この発明は
、上記の点に鑑みてなされたものでくあり、ベース層が
エミツタ層を貫通するエミツタ短絡部分の抵抗を下げる
ことによつて、シヨートエミツタ構造にすることによる
オン電圧の増大を緩和した半導体装置を提供することを
目的としたものである。以下、実施例に基づいてこの発
明を説明する。
図にいて、横軸は第１の主表面からの深さ、縦軸は不純
物濃度を示している。このような不純物分布からなるシ
ヨートエミツタを持．つサイリスタにおいて、Ｄｖ／Ｄ
ｔ耐量を１０００Ｖ／μｓ以上にする場合には、ｒ１お
よびＲ２を所定の値以下にすることが必要で、エミツタ
短絡部分５のピツチＤ１を１〜２ｗ０ｎ、エミツタ短絡
部分５の直径ｄ１を３００ｐｍ以上にしなければならな
かつた。工．ミツタ短絡部分５の直径ｄ１が大きいと、
有効な導通面積が減ることによりオン電圧が増大するこ
とや、サイリスタのターンオン時の導通領域の拡がりに
悪い影響を与えることはよく知られている。この発明は
、上記の点に鑑みてなされたものでくあり、ベース層が
エミツタ層を貫通するエミツタ短絡部分の抵抗を下げる
ことによつて、シヨートエミツタ構造にすることによる
オン電圧の増大を緩和した半導体装置を提供することを
目的としたものである。以下、実施例に基づいてこの発
明を説明する。
第４図はこの発明のよるサイリスタの一実施例の要部の
縦断面部である。第４図において、第１図と同一の符号
は第１図にて示したものと同様のものを表わしている。
５ａはこの発明のよるエミツタ短絡部分、Ｄ２，Ｄ２は
それぞれエミツタ短絡部分５ａの直径およびピツチ、Ｒ
ｌ２は変位電流１。
縦断面部である。第４図において、第１図と同一の符号
は第１図にて示したものと同様のものを表わしている。
５ａはこの発明のよるエミツタ短絡部分、Ｄ２，Ｄ２は
それぞれエミツタ短絡部分５ａの直径およびピツチ、Ｒ
ｌ２は変位電流１。
０，に対するこの実施例のＰＢ層２の横方向抵抗Ｒ２２
）はエミツタ短絡部分５ａ（７）縦方向抵抗である。
）はエミツタ短絡部分５ａ（７）縦方向抵抗である。
第５図は第４図のＶ−Ｖ線に沿うた不純物分布を示し、
第６図は第４図の−線に沿つた不純物分布を示す。第６
図において、横軸は第１の主表面からの深さ、縦軸は不
純物濃度を示してい門る。この実施例においては、第５
図および第６図に示すように、エミツタ短絡部分５ａの
表面部の不純物濃度を１０″／Ｃｌｌにしているので、
Ｒ９を従来構造のサイリスタのＲ２と等しくする場合は
、エミツ”夕短絡部分５ａの直径を約１１１０の３０ｐ
ｍまで減少させ、エミツタ短絡部分５ａのピツチも約１
１１０の２００ｐｍまで減少させることができる。
第６図は第４図の−線に沿つた不純物分布を示す。第６
図において、横軸は第１の主表面からの深さ、縦軸は不
純物濃度を示してい門る。この実施例においては、第５
図および第６図に示すように、エミツタ短絡部分５ａの
表面部の不純物濃度を１０″／Ｃｌｌにしているので、
Ｒ９を従来構造のサイリスタのＲ２と等しくする場合は
、エミツ”夕短絡部分５ａの直径を約１１１０の３０ｐ
ｍまで減少させ、エミツタ短絡部分５ａのピツチも約１
１１０の２００ｐｍまで減少させることができる。
従つて、カソード面積に対するシヨートエミツタの占有
面積が減少し、オン電圧は約５％程度低下すると共に、
ターンオン時の導通領域の拡がりは、従来構造のサイリ
スタに比べ、一様でかつ拡がり速度も従来のものの０．
０５ｍｍ／μｓから０．０８ｒｒ１ｍ／μｓまで増大し
ていることが、赤外線検出法により導通領域の拡がりの
観察によつて確認された。また、シヨートエミツタ領域
にのみ不純物を高濃度に拡散しているので、サイリスタ
のゲート特性、オフ電圧、オフ電流、保持電流、ラツチ
ング電流などの特性にはなんら悪影響を及ぼさないこと
も確認された。この発明は、上記のように、サイリスタ
のオン電圧の低減、ターンオン拡がりの速度の改善に有
効な作用を発揮することがわかる。
面積が減少し、オン電圧は約５％程度低下すると共に、
ターンオン時の導通領域の拡がりは、従来構造のサイリ
スタに比べ、一様でかつ拡がり速度も従来のものの０．
０５ｍｍ／μｓから０．０８ｒｒ１ｍ／μｓまで増大し
ていることが、赤外線検出法により導通領域の拡がりの
観察によつて確認された。また、シヨートエミツタ領域
にのみ不純物を高濃度に拡散しているので、サイリスタ
のゲート特性、オフ電圧、オフ電流、保持電流、ラツチ
ング電流などの特性にはなんら悪影響を及ぼさないこと
も確認された。この発明は、上記のように、サイリスタ
のオン電圧の低減、ターンオン拡がりの速度の改善に有
効な作用を発揮することがわかる。
上記の実施例においては、シヨートエミツタ領域の不純
物濃度を１（１Ｐ０／Ｃｒｌにした場合について述べた
が、従来のサイリスタのシヨートエミツタ領域の不純物
濃度１０１８／ｃ！ｌよりも高い不純物濃度にした場合
にも、不純物濃度を増加させたことによる比抵抗の低下
に見合う分だけ、シヨートエミツタの面積を小さくする
ことができるわけであるが、従来のサイリスタと顕著な
差が出てくるのは、シヨートエミツタ領域を１０１９／
ａｌ以上の不純物濃度にした場合である。
物濃度を１（１Ｐ０／Ｃｒｌにした場合について述べた
が、従来のサイリスタのシヨートエミツタ領域の不純物
濃度１０１８／ｃ！ｌよりも高い不純物濃度にした場合
にも、不純物濃度を増加させたことによる比抵抗の低下
に見合う分だけ、シヨートエミツタの面積を小さくする
ことができるわけであるが、従来のサイリスタと顕著な
差が出てくるのは、シヨートエミツタ領域を１０１９／
ａｌ以上の不純物濃度にした場合である。
また、上記の実施例では、第１ベース層がＰＢ層、第２
ベース層がＮＢ層、第１エミツタ層がＮＥ層、第２エミ
ツタ層がＰＥ層である場合について述べたが、第１ベー
ス層がＮＢ層、第２ベース層がＰ８層、第１エミツタ層
がＰ。
ベース層がＮＢ層、第１エミツタ層がＮＥ層、第２エミ
ツタ層がＰＥ層である場合について述べたが、第１ベー
ス層がＮＢ層、第２ベース層がＰ８層、第１エミツタ層
がＰ。
層、第２エミツタ層がＮＥ層である場合にも、この発明
が同様に適用されることはいうまでもない。さらに、従
来装置の説明もこの発明の実施例の説明も、サイリスタ
について行なつたが、この発明は、Ｐｎｐｎ４層構造か
らなるスイツチング領域を半導体基体内に備え、ベース
層が隣接したエミツタ層を貫通して電極に接しているエ
ミツタ短絡部分を有するシヨートエミツタ構造を備えた
その他の半導体装置にも広く適用することができるもの
てある。
が同様に適用されることはいうまでもない。さらに、従
来装置の説明もこの発明の実施例の説明も、サイリスタ
について行なつたが、この発明は、Ｐｎｐｎ４層構造か
らなるスイツチング領域を半導体基体内に備え、ベース
層が隣接したエミツタ層を貫通して電極に接しているエ
ミツタ短絡部分を有するシヨートエミツタ構造を備えた
その他の半導体装置にも広く適用することができるもの
てある。
以上詳述したように、この発明における半導体装置にお
いては、エミツタ短絡部分の半導体基体の表面部におけ
る不純物濃度を１０１９／ＣＴｌ以上にしたので、従来
のシヨートエミツタ方式の半導体装置より、オン電圧を
低減し、ターンオン拡がり速度を増大することができる
。
いては、エミツタ短絡部分の半導体基体の表面部におけ
る不純物濃度を１０１９／ＣＴｌ以上にしたので、従来
のシヨートエミツタ方式の半導体装置より、オン電圧を
低減し、ターンオン拡がり速度を増大することができる
。
第１図は従来のサイリスタの要部の縦断面図、第２図お
よび第３図はそれぞれ第１図の−線および−線に沿つた
不純物分布図、第４図はこの発明のよるサイリスタの一
実施例の要部の縦断面図、第５図および第６図はそれぞ
れ第４図の−Ｖ線および−線に沿つた不純物分布図であ
る。 図において、１はｎ形ベース層（第２ベース層）、２は
ｐ形ベース層（第１ベース層）、３はｐ形エミツタ層（
第２エミツタ層）、４はｎ形エミツタ層（第１エミツタ
層）、５，５ａはエミツタ短絡部分、８は半導体基体の
ｎ形エミツタ層側の主表面（第１の主表面）、９は半導
体基体のｐ形エミツタ層側の主表面（第２の主表面）、
Ｄｌ，Ｄｌはそれぞれエミツタ短絡部分５の直径および
ピツチ、Ｄ２，Ｄ２はそれぞれエミツタ短絡部分５ａの
ノ直径およびピツチである。
よび第３図はそれぞれ第１図の−線および−線に沿つた
不純物分布図、第４図はこの発明のよるサイリスタの一
実施例の要部の縦断面図、第５図および第６図はそれぞ
れ第４図の−Ｖ線および−線に沿つた不純物分布図であ
る。 図において、１はｎ形ベース層（第２ベース層）、２は
ｐ形ベース層（第１ベース層）、３はｐ形エミツタ層（
第２エミツタ層）、４はｎ形エミツタ層（第１エミツタ
層）、５，５ａはエミツタ短絡部分、８は半導体基体の
ｎ形エミツタ層側の主表面（第１の主表面）、９は半導
体基体のｐ形エミツタ層側の主表面（第２の主表面）、
Ｄｌ，Ｄｌはそれぞれエミツタ短絡部分５の直径および
ピツチ、Ｄ２，Ｄ２はそれぞれエミツタ短絡部分５ａの
ノ直径およびピツチである。
Claims (1)
- 【特許請求の範囲】 １ 第１の主表面から第２の主表面にわたつて第１の導
電形の第１エミッタ層、第２の導電形の第１ベース層、
第１の導電形の第２ベース層および第２の導電形の第２
エミッタ層が順次隣接して配設され上記第１ベース層の
一部分が上記第１エミッタ層を貫通して上記第１の主表
面に露出したエミッタ短絡部分が複数個配置されたショ
ートエミッタ方式の４層構造領域を有する半導体基体を
備えたものにおいて、上記エミッタ短絡部分の上記半導
体基体の表面部における不純物濃度を１０＾１＾２／ｃ
ｍ＾３以上にしたことを特徴とする半導体装置。 ２ エミッタ短絡部分の径を３０μｍ以下、エミッタ短
絡部分間の間隔を２００μｍ以下にしたことを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53000761A JPS6044830B2 (ja) | 1978-01-06 | 1978-01-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53000761A JPS6044830B2 (ja) | 1978-01-06 | 1978-01-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5493989A JPS5493989A (en) | 1979-07-25 |
| JPS6044830B2 true JPS6044830B2 (ja) | 1985-10-05 |
Family
ID=11482668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53000761A Expired JPS6044830B2 (ja) | 1978-01-06 | 1978-01-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6044830B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828869A (ja) * | 1981-08-12 | 1983-02-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP2502456Y2 (ja) * | 1992-05-15 | 1996-06-26 | 新巨企業股▲分▼有限公司 | 転向スイッチ |
| JP3211604B2 (ja) * | 1995-02-03 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
-
1978
- 1978-01-06 JP JP53000761A patent/JPS6044830B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5493989A (en) | 1979-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450082B1 (en) | Insulated gate bipolar transistor | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH05226638A (ja) | 半導体装置 | |
| JPH0126187B2 (ja) | ||
| US5079607A (en) | Mos type semiconductor device | |
| CN107516669B (zh) | 一种igbt器件 | |
| US4236169A (en) | Thyristor device | |
| JPS6016753B2 (ja) | 半導体スイツチング素子およびその制御方法 | |
| CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
| DE102021117642B4 (de) | Halbleitervorrichtung | |
| US9209287B2 (en) | Power semiconductor device | |
| JPH0612823B2 (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
| JP2513640B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US3331000A (en) | Gate turn off semiconductor switch having a composite gate region with different impurity concentrations | |
| WO2023213108A1 (zh) | 一种逆导igbt晶体管及其制备方法 | |
| JP3103665B2 (ja) | 半導体装置 | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| KR940008259B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2504609B2 (ja) | 半導体装置 | |
| JPS6148271B2 (ja) | ||
| JPS5931869B2 (ja) | 静電誘導形サイリスタ | |
| JPH05206469A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS639386B2 (ja) | ||
| JPS6013311B2 (ja) | 半導体制御整流装置 |