JPS6044876A

JPS6044876A - 信号判定回路

Info

Publication number: JPS6044876A
Application number: JP15268783A
Authority: JP
Inventors: Masayasu Sugimori; 杉森　正康
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 1983-08-22
Filing date: 1983-08-22
Publication date: 1985-03-11
Also published as: JPH0257869B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（ａ）　発明の技術分野この発明は、入力信号があらかじめ設定した範囲内にあ
るか、または範囲外にあるかを判定し、入力信号が設定
範囲内にある場合に限り出力する信号判定回路について
のものである。

（ｂ）　従来技術と問題点従来の信号判定回路には、コンパレータを使用したもの
やメモリを使用したものなどがある。コンパシータを使
用したものは回路が複雑になり、時分割の方式では判定
時間がかかるという問題がある。これに対し、メモリを
使用したものは１ワードのビット数が多（なるので回路
が複雑になり、設定時間が長いという問題がある。

（Ｃ）　発明の目的この発明は、Ｍｉ数の桁で構成する人力信号が、あらか
じめ設定した範囲内にあるかどうかを判定する信号判定
回路についてのものであり、メモリに設定するフードを
選ぶことにより、メモリのビット数が少なくてすむ信号
判定回路を提供するものである。

（ｄ）　発明の実施例まず、この発明による実施例の構成図を第１図に示す。

第１図のＩＡ〜１ｃは複数の桁で構成する人力信号の各
桁に対し１つずつ配置したメモリである。

第１図には３つのメモリＩＡ〜１ｃがあるので、第１図
は３桁で構成する人力信号を人力する場合の実施例であ
る。

２はメモリＩＡ〜ＩＣの出力をアドレス信号として入力
するメモリである。

メモリＩＡ〜ＩＣはそれぞれ少なくとも３ビツト以上を
出力する。

第１図の人力信号は１２ビツト構成とし、入力端子３に
は人力信号の上位４ビツトを入力し、入力端子４には入
力信号の中位４ビツトを入力する。

そして、入力端子５には入力信号の下位４ビツトを人力
する。

例えば１６進数のｒ２４８Ｊという人力に対しては、「
２」が上位桁で入力端子３に入り、「４」が中位桁で入
力端子４に入る。そして、「８」が下位桁で入力端子５
に入る。

ｔ４１ｆｆｌの６〜８はそれぞれレジスタで、入力端子
３〜５からの入力信号のタイミングをそろえるためのも
のである。

メモリＩＡには入力信号の上位桁がアドレス信号として
入り、メモリＩＢには入力信号の中位桁がアドレス信号
として入る。そして、メモリＩＣには入力信号の下位桁
がアドレス信号として入る。

メモリＩＡ〜ＩＣに入力信号の各桁が入ると、人力信号
の値に対応してあらかじめ設定したコード信号１１〜１
３をそれぞれ出力する。

メモリ２にはコード信号１１〜１３をアドレス信号とし
て入力し、フード信号１１〜１３の値に対応してあらか
じめ設定した判定信号２１を出力端子９に出力する。

次に、コード信号１１〜１３の設定方法を説明する。

入力信号の上位桁の上限値および下限値を境界値として
メモリＩＡのアドレス空間をグループ分けすると、第２
図（＾）〜（Ｅ）のように最大５つのグループに分ける
ことができる。

第２図（＾）は人力信号の上位桁の上限値と下限値が同
じ場合であり、この場合にはメモリＩＡのアドレス空間
を３つのグループ１０１〜１０３に分けることができる
。第２図（＾）のグループ１０１〜１０３にはそれぞれ
ｒ　０００　Ｊ、ｒｏｏｌＪ、ｒｏＩＯＪなどをコード
信号１１として設定する。

第２図（Ｂ）は入力信号の上位桁の上限値と下限値が離
れている場合であり、この場合にはメモリＩＡのアドレ
ス空間を５つのグループ１０１〜１０６に分けることが
できる。第２図（Ｂ）のグループ１０１〜１０５には、
それぞれｒｏｏｏＪ、ｒｏｏｌＪ、「０１０ハｒ０１１
Ｊ、ｒｌｏＯＪなどをコード信号１１として設定する。

第２図右側のｒＰＪ、ｒＱＪ、ｒＲＪはそれぞれ次の状
態を示したものである。

ｒＰＪ・・・・・・範囲内、ｒＱＪ・・・・・・範囲外、ｒＲＪ・・・・・・下の桁の軟融による。

第２図（Ｃ）〜第２図（Ｄ）もそれぞれ入力信号の上位
桁の上限値と下限値が異なる場合の例で、それぞれ５つ
のグループ１０１〜１０５に分けることができ、これに
対応して５つのコード信号１１を設定している。

第２図（Ｅ）は入力信号の上限値と下限値が同じ場合の
例であり、第２図（Ａ）と同じように３つのグル−１１
０１〜１０３に分けることができ、これに対応して３つ
のコード信号１１を設定している。

なお、入力信号の上位桁では、第２図（Ｃ）、第２図（
Ｄ）および第２図（Ｅ）の状態になることはない。

例えば、上位桁の上限値が「７」、下限値が「２」のと
きの具体的な設定方法を次に説明する。

この場合は第２図（Ｂ）の例に該当する。

メモリＩＡのアドレスに対するコード信号１１は次のよ
うに設定する。

メモリＩＡのアドレス　コード信号１１「０」〜ｊｌＪ
　ｒｏｏＯＪｒ２Ｊ　ｒｏｏｌＪ「３」〜ｒ８Ｊ　ｒｏ　１０Ｊｒ７Ｊ　ｒｏ　１１Ｊ「８」〜ｒＰＪ　ｒｌｏＯＪ第２図はコード信号１１を設定する場合の説明図である
が、コード信号１２とコード信号１３についても第２図
と同じようにして設定する。

すなわち、メモリＩＢとメモリＩＣのアドレス空間を各
桁の上限値および下限値を境界イ＾とじてグループ分け
し、それぞれのグループに割り当てたコードをコード信
号１′２およびコード信号１３として設定する。

次に、判定信号２１の設定方法を説明する。

コード信号１１〜コード信号１３を組み合せれば、複数
桁の入力信号と対応させることができる。

この組み合せのうち、判定条件の範囲内になるもののア
ドレスに「１」を設定し、範囲外になるもののアドレス
に「０」を設定する。

例えば、コード信号１１が第２図（Ｂ）、コード信号１
２がｔ４２図（Ｃ）、コード信号１３が第２図（Ｄ）の
ｒｏｌｏＪ　、コード信号１８がｒｏｌｏＪのときは、
判定範囲内なので「１」を設定する。コード信号１１が
ｒｏｏＯＪ　１コ一ド信号１２がｒｌｏＯＪ、コード信
号１３がｒｉｏｏ、、＋のときは範囲外なので「０」を
設定する。その他の組み合わせについても同じように設
定する。

次に、設定範囲の一例とこれに対応するコード信号１１
〜コード信号１３の関係を第３図に示す。

＠３図は１６進でｒ２４８Ｊ〜ｒ７９３Ｊの範囲を設定
した場合の例である。

この場合の上位桁は「２」と「７」、中位桁は「４」と
「９」、下位桁は「８」と「３」である。

上位桁は第２図（ｎ）に該当し、中位桁は第２図（Ｃ）
に該当する。そして、下位桁は第２図（Ｄ）に該当する
。

メモリＩＡには、入力信号の上位桁を入力する。

コード信号１１は設定条件により、メモリＩＡのアドレ
スが「０」〜［１」でｒ　０００　Ｊ、「２」でｒｏｏ
ｌＪ　１．ｒ３Ｊ〜「６」でｒｏｌｏＪ、「７」でｒｏ
ｌｌＪ、「８」〜ｒＦＪでｒｌｏｏＪをそれぞれ出力す
る。

メモリＩＢには、入力信号の中位桁を入力する。

コード信号１２は設定条件により、メモリＩＢのアドレ
スが「０」〜「３」でｒｏｏｏＪ、ｒ４ＪでｒｏｏｌＪ
、「５」〜「８」でｒｏｌｏＪ、「９」でｒｏｌｌＪ　
、ｒＡＪ〜ｒＦＪでｒｌｏｏＪをそれヂれ出力する。

メモリＩＣには、人力信号の下位桁を人力する。

コード信号１３は設定条件により、メモリＩＣのアドレ
スが「０」〜「２」でｒ　０００　Ｊ、「３」でｒｏｏ
ｌＪ、「４」〜「７」でｒｏｌｏＪ、「８」でｒｏｌｌ
Ｊ、「９」〜ｒＦＪでｒ　１００　Ｊをそれぞれ出力す
る。

次に、第３図に対応する判定信号２１の関係を第４図に
示す。

第４図は第３図のコード信号１１〜コード信号１３を２
進で９ビツトのアドレス信号としてメモリ２に入力した
場合の判定信号２１の関係を示したものである。

第４図のｒＸＪ印は、「１」または「０」のどちらをｒ
ＸＪ印の位置に入れてもよいことを示す。

判定信号２１は設定条件により、コード信号１１がｒ　
０００　Ｊとｒ’ｌｏｏ　Ｊのときはコード信号１２と
コード信号１３の値に関係なく「０」になる。また、コ
ード信号１１がｒｏｌｏＪのときはコード信号１２とコ
ード信号１３に関係なく［１」になり、コード信号１１
がｒｏｏｌＪでコード信号１２がｒ　０００　Ｊのとき
はコード信号１３に関係なく「０」になる。

次に、第１図〜第４図の条件で入力信号により出力がど
う変るかを説明する。

入力信号がｒ２４７Ｊのとき。

人力信号の上位桁「２」がメモリＩＡのアドレスに入り
、中位桁「４」がメモリＩＢのアドレスに入る。そして
、下位桁「７」がメモリＩＣのアドレスに入る。これに
より、第３図からコード信号１１＝ｒ００１Ｊ、コード
信号１２＝ｒ００１Ｊ、コード信号１３＝ｒ０１０Ｊに
なる。

したがって、第４図から判定信号２１＝ｒＯＪを出力端
子９に取り出す。すなわち、人力信号ｒ２４７Ｊは設定
範囲外である。

入力信号がｒ４１５Ｊのとき。

入力信号の上位桁「４」がメモリＩＡのアドレスに入り
、中位桁「１」がメモリＩＢのアドレスに入る。そして
、下位桁「５」がメモリＩＣのアドレスに入る。これに
より、第３図からコード信号１１　＝　ｒｏｌｏＪ　、
コード信号１２＝ｒ０００Ｊ、コード信号１３＝ｒ０１
０Ｊになる。

したがって、第４図から判定信号２１＝ｒｌＪを出力端
子９に取り出す。すなわち、入力信号ｒ４１５Ｊは設定
範囲内なので、「１」を出力する。

入力信号がｒ８４ＤＪのとき。

人力信号の上位桁「８」がメモリＩＡのアドレスに入り
、中位桁「４」がメモリＩＢのアドレスに入る。そして
、下位桁ｒＤＪがメモリｌＣのアドレスに入る。これに
より、第３図からコード信号１１　＝　ｒｌｏＯＪ　、
コード信号１２　＝　ｒｏｏｌＪ、コード信号１３＝ｒ
１００Ｊになる。

したがって、第４図から判定信号２１＝ｒＯＪを出力端
子９に取り出す。すなわち、人力信号ｒ８４ＤＪは設定
範囲外である。

なお、第２図〜第４図のｒｏｂ、ｒｌＪは正論理の場合
の例であり、負論理の場合は第４図の判定信号２１のｒ
ＯＪ、ｒｌＪを反転させる。

（ｅ）　発明の効果メモリを使用した従来の信号判定回路により複数の桁で
構成する入力信号を判定するためには、４ビツトのメモ
リが（桁数−１）個と２ビツトのメモリが１個必要であ
る。

また、３ビツトのメモリを使った場合は上位桁と下位桁
の２桁の入力信号は判定することができ。

るが、３桁以上の入力信号を判定することはできなかっ
た。

これに対し、この発明は複数の桁で構成する入力信号に
対しても、各桁に対応する３ビツト出力のメモリ１と１
ビツト出力のメモリ２があれば入力信号が設定範囲内か
どうかを判定することができる。

また、ゲート回路などを必要としないので、回路構成を
簡単にすることができる。

【図面の簡単な説明】

第１図はこの発明による実施例の構成図、第２図はメモ
リＩＡのアドレス空間のグループ分けとコード割り当て
の一例を示す図、第３図は設定範囲の一例とこれに対応
するコード信号１１〜コード信号１３の関係を示す図、
第４図は第３図に対応する判定信号２！の関係を示す図
。ＩＡ〜ＩＣ・・・・・・メモリ、２・・・・・・メモリ
、３〜５・・・・・・入力端子、６〜８・・・・・・レ
ジスタ、９・・・・・・出力端子、１１〜１３・・・・
・・コード信号、２１・・・・・・判定信号。代理人　弁理士　小　俣　欽　司第１図第３図椴定＊ｍ”２４Ｂ、Ｊ〜″７９３゜第２図メモ１月Ａ辺７ド′１　ワ゛ループ分１す　吻９Ｊりき）７コード第
４図

Claims

【特許請求の範囲】１、　複数の桁で構成する入力信号をアドレス信号とし
てメモリに入力し、前記入力信号が設定範囲内にあると
きは前記メモリが出力する信号判定回路において、前記入力信号の各桁に対し１つずつ配置し、前記入力信
号の各桁に応じてそれぞれ少なくとも３ビット以上を出
力する複数のメモリ（１）と、前記複数のメモリ（Ｏの
各出力をそれぞれアドレス信号として入力する１つのメ
モリ（２）とを備えることを特徴とする信号判定回路。