JPS6045018A - オ−ム性電極の形成方法 - Google Patents
オ−ム性電極の形成方法Info
- Publication number
- JPS6045018A JPS6045018A JP58152718A JP15271883A JPS6045018A JP S6045018 A JPS6045018 A JP S6045018A JP 58152718 A JP58152718 A JP 58152718A JP 15271883 A JP15271883 A JP 15271883A JP S6045018 A JPS6045018 A JP S6045018A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor substrate
- etching
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体基板表面にオーム性電極を形成する方
法に関するものである。
法に関するものである。
表面に高濃度のＰ型またはｎ型の層を有する半導体基板
上に、１！流狭窄措造を有するオーム性電極を形成する
方法としては、従来より第１図に示す方法が用いられて
いる。即ち、（１−ａ）Ｉｃおいて表面忙高濃度のＰ型
またはｎ型の層を有する半導体基板１上忙熱酸化やＯＶ
Ｄ等の方法により絶縁膜２を形成する。次１ｃ（１−ｂ
）で、絶縁膜２１Ｃエツチングにより電流注入用の開口
部４を設けるための７オトレジスト膜３よりなるマスク
をフォトリングラフィにより形成する。（１−ｃ）では
フォトレジスト膜３をマスクとして適当な選択エツチン
グ液により絶縁膜３に開口部４を設ける。続いて＜５−
ｄ）で適当な剥離剤を用いてフォトレジストを除去した
後、適当な表面処理液により開口部４に露出している半
導体基板１０表面をわずかにエツチングする。その後、
（１ｅ）ＶＣｊａいて蒸着法等によりオーム性＠触用の
金Ｍ広５を被着してから熱処理してオーム性Ｔｎ極を形
成する。
上に、１！流狭窄措造を有するオーム性電極を形成する
方法としては、従来より第１図に示す方法が用いられて
いる。即ち、（１−ａ）Ｉｃおいて表面忙高濃度のＰ型
またはｎ型の層を有する半導体基板１上忙熱酸化やＯＶ
Ｄ等の方法により絶縁膜２を形成する。次１ｃ（１−ｂ
）で、絶縁膜２１Ｃエツチングにより電流注入用の開口
部４を設けるための７オトレジスト膜３よりなるマスク
をフォトリングラフィにより形成する。（１−ｃ）では
フォトレジスト膜３をマスクとして適当な選択エツチン
グ液により絶縁膜３に開口部４を設ける。続いて＜５−
ｄ）で適当な剥離剤を用いてフォトレジストを除去した
後、適当な表面処理液により開口部４に露出している半
導体基板１０表面をわずかにエツチングする。その後、
（１ｅ）ＶＣｊａいて蒸着法等によりオーム性＠触用の
金Ｍ広５を被着してから熱処理してオーム性Ｔｎ極を形
成する。
ところで第１図に示した方法には次の様な欠点が存在す
る。それは（１−ｄ）Ｉｃおいて、剥離剤で７オトレジ
ストを除去する際、開口部４内の様な液体がよどみやす
い場所の清浄化が烈しく、表面処理液によるエツチング
を施した後でもレジスト残滓が存在して、（１−ｃ）で
被着されたオーム性接触用の金ＲＩ！Ｘ５と半導体基板
１表面との間の固有接触抵抗の増大化や、接触領域内で
の不均一を招く点である。そこで本発明の目的とすると
ころは、上述の様な半導体基板表面に電流狭窄構造を有
するオーム性電極を形成する際忙生じやすい、オーム性
接触部の固有接触抵抗の増大や接触領域内での不均一を
防止して、低接触抵抗でかつ均一な接触を有するオーム
性電極の形成方法を提供するとと忙ある。
る。それは（１−ｄ）Ｉｃおいて、剥離剤で７オトレジ
ストを除去する際、開口部４内の様な液体がよどみやす
い場所の清浄化が烈しく、表面処理液によるエツチング
を施した後でもレジスト残滓が存在して、（１−ｃ）で
被着されたオーム性接触用の金ＲＩ！Ｘ５と半導体基板
１表面との間の固有接触抵抗の増大化や、接触領域内で
の不均一を招く点である。そこで本発明の目的とすると
ころは、上述の様な半導体基板表面に電流狭窄構造を有
するオーム性電極を形成する際忙生じやすい、オーム性
接触部の固有接触抵抗の増大や接触領域内での不均一を
防止して、低接触抵抗でかつ均一な接触を有するオーム
性電極の形成方法を提供するとと忙ある。
第２図に本発明Ｉｃ基く、オーム性電極の形成方法を示
す。先ず（２−ａ ）で、表面に高濃度のＰ型またはｎ
型の層を有する半導体基板１上に熱酸化やＯＶＤ等の方
法により胞ｆｉ！２を形成する。次Ｋ（２−ｂ）で、絶
縁膜２にエツチングにより電流注入用の開口部４を設け
るための７オトンジスト膜３よりなるマスクを７オトリ
ングラフイにより形成する。（２−ｃ）ではフォトレジ
スト膜３をマスクとして適当なエツチング液により絶縁
膜２のエツチングを行う。しかし、ここでは絶縁膜２の
エツチングを完了せず姥、薄く残しておくという点が第
１図の従来法と異なっている。この後（２−ｄ）におい
てフォトレジストの剥離を行うが、刺離法としては、従
来の様な液体状の剥離剤を用いた方法でなく、開口部４
内にレジスト残滓を生じる事の極めて少ない酸素プラズ
マ処理を用いる。第１図の従来法においては剥離工程に
対し酸素プラズマ処理を行おうとしても、開口部に露出
している半導体基板表面の酸化等の損傷を招き易く、そ
の使用には難点があったのに対し、本発明に基（方法で
は（２−ｄ）の剥離時には、開口部４に薄く絶＃、膜２
が残されているので酸素プラズマ処理を行っても半導体
基板１の表面Ｆｃｖ４傷を生じない。
す。先ず（２−ａ ）で、表面に高濃度のＰ型またはｎ
型の層を有する半導体基板１上に熱酸化やＯＶＤ等の方
法により胞ｆｉ！２を形成する。次Ｋ（２−ｂ）で、絶
縁膜２にエツチングにより電流注入用の開口部４を設け
るための７オトンジスト膜３よりなるマスクを７オトリ
ングラフイにより形成する。（２−ｃ）ではフォトレジ
スト膜３をマスクとして適当なエツチング液により絶縁
膜２のエツチングを行う。しかし、ここでは絶縁膜２の
エツチングを完了せず姥、薄く残しておくという点が第
１図の従来法と異なっている。この後（２−ｄ）におい
てフォトレジストの剥離を行うが、刺離法としては、従
来の様な液体状の剥離剤を用いた方法でなく、開口部４
内にレジスト残滓を生じる事の極めて少ない酸素プラズ
マ処理を用いる。第１図の従来法においては剥離工程に
対し酸素プラズマ処理を行おうとしても、開口部に露出
している半導体基板表面の酸化等の損傷を招き易く、そ
の使用には難点があったのに対し、本発明に基（方法で
は（２−ｄ）の剥離時には、開口部４に薄く絶＃、膜２
が残されているので酸素プラズマ処理を行っても半導体
基板１の表面Ｆｃｖ４傷を生じない。
続いて、フォトレジストの剥離終了後、（２ｅ）におい
て半導体基板ｌを６食しない適当な選択エツチング液に
より絶縁膜２のエツチングを行って開口部４に薄く残っ
ている絶９８２を除去してから、適当な表面層（！Ｉ！
液により半導体基板１の表面をわずかにエツチングする
。その後（２−ｆ）において蒸着法等によりオーム性接
触用の金属膜５を被着してから熱処理してオーム性電極
の形成工程が終了する。
て半導体基板ｌを６食しない適当な選択エツチング液に
より絶縁膜２のエツチングを行って開口部４に薄く残っ
ている絶９８２を除去してから、適当な表面層（！Ｉ！
液により半導体基板１の表面をわずかにエツチングする
。その後（２−ｆ）において蒸着法等によりオーム性接
触用の金属膜５を被着してから熱処理してオーム性電極
の形成工程が終了する。
本発明の具体的な実施例としては半導体基板ｌとして、
液相エピタキシャル成長あるいは拡散等によってＰ型不
純物を高濃度にドーピングされたＩｎＰあるいはＩｎＧ
ａＡｓＰ等の表面層を有するＩｒ＋Ｐ基板、絶縁膜２と
しては、ＯＶＤ法によって形成された厚さ４０００八程
度のＳｉｎ、膜、第２図の（２−ｄ）及び（２−ｅ）の
ｓｔｏ、ｇのエツチング液としては、７ツ酸、フッ化７
ンモニウム及び水よりなる混合液、（２−ｃ）における
エツチングにおいて開口部Ｉｃ残すＳｉｎ、の膜厚とし
ては１０００人程度１（２−ｅ）ＦＣおいて用いられる
半導体基板表面の処理液としては、硫酸、過酸化水素及
び水よりなる混合液、（２−ｆ）におけるオーム性接触
用の金Ｆ４膜５としてはＴｉ、Ｐｔの順で被着させられ
た二層膜があげ以上の様に本発明は、電流狭窄構造を有
するオーム性電極の形成に関し、電流注入用の開口をエ
ツチングによりＰ３縁膜に設げる際のマスクとして用い
られるフォトレジストＰＡのｌＩＩ 煎が、酸素プラズ
マ処理によって極めて良好釦行われるという特徴を有し
ているので、従来に比べて、接触領域の固有接触抵抗が
低くかつ領域内での均一性にも優れたオーム性電極の形
成方法が提供される。
液相エピタキシャル成長あるいは拡散等によってＰ型不
純物を高濃度にドーピングされたＩｎＰあるいはＩｎＧ
ａＡｓＰ等の表面層を有するＩｒ＋Ｐ基板、絶縁膜２と
しては、ＯＶＤ法によって形成された厚さ４０００八程
度のＳｉｎ、膜、第２図の（２−ｄ）及び（２−ｅ）の
ｓｔｏ、ｇのエツチング液としては、７ツ酸、フッ化７
ンモニウム及び水よりなる混合液、（２−ｃ）における
エツチングにおいて開口部Ｉｃ残すＳｉｎ、の膜厚とし
ては１０００人程度１（２−ｅ）ＦＣおいて用いられる
半導体基板表面の処理液としては、硫酸、過酸化水素及
び水よりなる混合液、（２−ｆ）におけるオーム性接触
用の金Ｆ４膜５としてはＴｉ、Ｐｔの順で被着させられ
た二層膜があげ以上の様に本発明は、電流狭窄構造を有
するオーム性電極の形成に関し、電流注入用の開口をエ
ツチングによりＰ３縁膜に設げる際のマスクとして用い
られるフォトレジストＰＡのｌＩＩ 煎が、酸素プラズ
マ処理によって極めて良好釦行われるという特徴を有し
ているので、従来に比べて、接触領域の固有接触抵抗が
低くかつ領域内での均一性にも優れたオーム性電極の形
成方法が提供される。
第１図は、従来のオーム性電極の形成方法を示す図、第
２図は本発明に基くオーム性電極の形成方法を示す図で
ある。なお図において ｌ・・・半導体基板、２・・・Ｐ３ｎ膜、３・・・フォ
トレジスト膜、４・・・開口部、５・・・オーム性接触
用の金第１図 ４ 第２Ｍ
２図は本発明に基くオーム性電極の形成方法を示す図で
ある。なお図において ｌ・・・半導体基板、２・・・Ｐ３ｎ膜、３・・・フォ
トレジスト膜、４・・・開口部、５・・・オーム性接触
用の金第１図 ４ 第２Ｍ
Claims (1)
- 表面に高濃度不純物層を有する半導体基板土建絶縁膜を
被着せしめる工程と、フォトレジスト膜をマスクとして
電流注入用の開口部に限定して前記絶縁膜をわずかな厚
みを残してエツチングする工程と、前記フォトレジスト
膜を酸素プラズマ処理して除去する工程と、前記開口部
に残存する絶縁膜が除去されるまで、前記半導体基板を
腐蝕しない選択エツチング液により絶縁膜をエツチング
する工程と、前記開口部に露出した半導体基板表面を表
面処理液によりわずか処エツチングする工程と、前記開
口部上にオーム性接触用の金パ膜を被着せしめた後、熱
処理を行う工程とを含むことを特徴とするオーム性電極
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152718A JPS6045018A (ja) | 1983-08-22 | 1983-08-22 | オ−ム性電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152718A JPS6045018A (ja) | 1983-08-22 | 1983-08-22 | オ−ム性電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6045018A true JPS6045018A (ja) | 1985-03-11 |
Family
ID=15546632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152718A Pending JPS6045018A (ja) | 1983-08-22 | 1983-08-22 | オ−ム性電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224232A (ja) * | 1984-04-27 | 1984-12-17 | Komatsu Ltd | 加工物の搬出入装置 |
-
1983
- 1983-08-22 JP JP58152718A patent/JPS6045018A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224232A (ja) * | 1984-04-27 | 1984-12-17 | Komatsu Ltd | 加工物の搬出入装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200820352A (en) | Method of manufacturing a thin-film transistor substrate | |
| JP3412277B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS61110449A (ja) | 半導体装置の製造方法 | |
| US5946589A (en) | Elimination of void formation in aluminum based interconnect structures | |
| JPS5922380B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| KR910008983B1 (ko) | 비등방성 식각을 이용한 잔유물 제거방법 | |
| JPS6045018A (ja) | オ−ム性電極の形成方法 | |
| JPS6014474A (ja) | 薄膜トランジスタの製造方法 | |
| JP2996025B2 (ja) | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 | |
| JPH07106583A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001274411A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63289820A (ja) | 半導体装置の製造方法 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2663418B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3658664B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3740792B2 (ja) | 半導体装置の製造方法 | |
| JP2002094069A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
| KR0161844B1 (ko) | 선택적 산화를 이용한 폴리실리콘의 식각방법 | |
| JP3358308B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPH06283547A (ja) | 半導体装置の製造方法および薄膜トランジスタの製造方法 | |
| JPH08153728A (ja) | アルミニウム配線の加工方法 |