JPS6045094A - フラットパッケ−ジ型icの実装方法 - Google Patents

フラットパッケ−ジ型icの実装方法

Info

Publication number
JPS6045094A
JPS6045094A JP15290483A JP15290483A JPS6045094A JP S6045094 A JPS6045094 A JP S6045094A JP 15290483 A JP15290483 A JP 15290483A JP 15290483 A JP15290483 A JP 15290483A JP S6045094 A JPS6045094 A JP S6045094A
Authority
JP
Japan
Prior art keywords
flat package
wiring board
printed wiring
insulating
package type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15290483A
Other languages
English (en)
Inventor
村松 政人
柏木 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Telecommunication System Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Telecommunication System Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Telecommunication System Engineering Corp filed Critical Toshiba Corp
Priority to JP15290483A priority Critical patent/JPS6045094A/ja
Publication of JPS6045094A publication Critical patent/JPS6045094A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は印刷配線板にフラットパッケージ型工0を実装
する際の実装方法に関する。
〔発明の技術的背景〕
従来、第1図(a) 、 (b)の上面図および側面図
に示すように、印刷配線板1の所定位置にフラットパッ
ケージ型zo2を装着するKは、第1図(a) 、 (
b)の要部を示す第2図(a) 、 (b)の上面図お
よび側面図に示すように1フラツトパツケージ型工O〔
以下単に工○と言5〕2の絶縁ケース3から延出された
リード線4を、図示ぜぬ位置決め装置を用いて、このリ
ード線4に相対応する位置の印刷配線板lに形成された
ランド5と、このランド5上に印刷されたハンダペース
ト6上に位置決めし、しかる後半田付は作業を施して、
リード線4とランド5とを接続して、I○2を印刷配線
板1に実装するようにしていた。
また専用の位置決め装置を用いずに、半田付けを手作業
で行なう場合には、この工o2の位置決めをルーペ等の
拡大鏡を用いて慎重に位置合せを行ない、しかる後半田
付は作業を施し、工C2を印刷配線板1に実装するよう
にしていた。
〔背景技術の問題点〕
ところで、上述した工02の実装方法によると、工C2
の実装作業を行なうに際し、リード線4とランド5との
ピッチが狭い(例えば0.5鵡ピツチ)ので、このリー
ド線4とランド5とを正確に位置合せするために、従来
は高価な専用の位置決め装置を使用せねばならない欠点
があった。また、専用の位置決め装置を使用せずに、手
作業で行なう場合には、工C2のリード線4をランド5
に正確に位置合せをすることが困雌で、位置決めの際に
リード線4がずれたりすると半田ペースト6がくずれた
りする欠点があった。更に、半田付けの際の加熱によっ
て半田ペースト6が流動化してリード線4がランド5に
対してずれたりするので、リード線4の間にランド5が
位置し、或はランド5の間にリード線4が位置し、ラン
ド5の間或はリードfs4の間が磁気的に接続してシ璽
−トしたり、あるいは接続不良となって製品の歩止りを
著るしく低下させる要因となっていた。また、この要因
を取り除くためには慎重に位置決め作業を行なわねばな
らないだけでな(、半田付けのときに工0を固定しなけ
ればならず、このため著るしく作業時間を要する問題点
があった。
〔発明の目的〕
本発明は上述した問題点に鑑みてなされたもので、IO
を手作業で印刷配線板の所定位置に実装する際に、容易
にしかも確実に位置決めし得るようにしたフラットパッ
ケージ型ICの実装方法を提供することを目的とする。
〔発明の概要〕
この目的を達成するため、本発明は印刷配線板の所定位
置に絶縁ペーストからなる絶縁突起を厚膜印刷によって
形成し、どの絶縁突起によってフラットパッケージ型工
C各部の位置決めを行なわせるようにしたものである。
する。
第3図は本発明に係るフラットパッケージ型ICの実装
方法を示す印刷配線板lの上面図で、第1図および第2
図と同一部分を同一符号で示す。
この印刷配線板lの上面には絶縁ペーストからなる線状
の絶縁突起10が印刷配線板lの上面に形成されたラン
ド50間に所定ピッチで形成されている。なお、絶縁突
起10はメタルマスクを使用してペーストラ印刷配線板
11C印刷し、これを固化させたものである。また、相
隣接する各一対の絶縁突起100間には、七れぞれ半田
ペース)11が印刷によって差渡して貼着されている。
また、この各半田ペースト11のうち、相隣接する半田
ペーストllは、それぞれ相接触しないように適宜な間
隔を設けて各一対の絶縁突起間に対し、千鳥状に配置さ
れている。第4図(a) 、 (b)はそれぞれ、第3
図の要部拡大図およびその側面図である。
は、第5図の要部詳細図に示すよ5に1工C2のリード
線4をそれぞれ相対応する各一対の絶縁突起工0との間
に形成された四部10内に嵌挿すれば良い、このように
工C2のリード線4をそれぞれ相対応する凹部IO内に
嵌挿すると、IO2は印刷配線板lの所定位置に、正確
かつ容易に位置決めされることとなる。したがって、こ
の状態から、印刷配線板1を図示せぬりフロー炉で加熱
すると、位置ずれを生ぜしめることなく工C2のリード
線4を印刷配線板lに形成した相対応するランド5に半
田付けをすることが出来る なお、上記実施例では、フラットパッケージ型工Cを位
置決めするに際し、xa2のリード線4を絶縁突起10
によって位置決めするよ5にしたが勿論本発明は上記実
施例に限定されることなく、第1図と同一部分を同一符
号で示す第6図(a)の上面図およびその側面図で示す
同図(b)のようK、工02の絶縁ケース3周囲に相半
する印刷配線板l上に線状の絶縁突起12を形成し、そ
こに工02の絶縁ケース3を嵌挿し、位置決めさせるよ
うにしても良い。
さら圧、上記実施例ではIO’l、を印刷配線板1に位
置決めするために絶縁突起10.12を線状に形成する
よ5Kしたが、勿論この突起の形状は線状に、限定され
ることなく、位置決めする対象物の形状に応じてコの字
形状あるいは円形状でも良く、要はこの突起を利用し、
xc2を位置決めするような形状であればいかなる形状
でも良い。
印刷機等の他の装置を使用しても良い。また、この突起
は絶縁ペーストの粘度、種類等を適宜選択して目的の形
状に形成される。
〔発明の効果〕
本発明は、上述したように印刷配線板上に絶縁突起を形
成し、この突起によって形成された凹部内にフラットパ
ッケージ型IOの各部を位置決めするようにしたため、
手作朶でも容易に、かつ正確に位置決めして半田付作業
を行なうことが出来る。またリフロー法等による自動半
田処理工程においても運搬時に生ずるXaの位置ズレを
防止して、確実に所定の位置に半田付けを行なうことが
出来る。
【図面の簡単な説明】
第1図(aンF (b)は従来のフラットパッケージ型
工0の実装方法を示す印刷配線板の上面図およびその側
面図、第2図(a) 、 (b)はそれぞれ第1図の要
部拡大断面図、およびその側面図、第3図は本発明に係
るフラットパッケージ型l○の実装方法を示す印刷配線
板の上面図、第4図(a) 、 (b)はそれぞれ第3
図の要部拡大上面図、およびその側面図、第5図は第4
図(b)の要部拡大断面図、第6図(a) 、 (b)
は本発明の他の実施例を示す印刷配線板の上面図、およ
びその側面図である。 1・・・印刷配線板、2・・・フラットパッケージ型工
C13・・・絶縁ケース、4・・・リード線、5・・・
ランド、10.12・・・絶縁突起、10′・・・凹部
第1図 第2図 (a) (a) 第3図 す 第4図

Claims (3)

    【特許請求の範囲】
  1. (1)印刷配線板の所定位置に絶縁ペーストからなる絶
    縁突起を厚膜印刷によって形成し、この突起によって形
    成された凹部内にフラットパッケージ型工aを嵌挿位置
    決めさせ、前記印刷配線板忙形成されたランドとフラッ
    トパッケージ型Xaのリード線との半田付けを行なうこ
    とを特徴とするフラットパッケージ型ICの実装方法。
  2. (2) 絶縁突起は印刷配線基板に形成されたランド間
    に所定ピッチで線状に形成し、この突起間にフラットパ
    ッケージ形ioのリード線を嵌挿位置決めさせたことを
    特徴とする特許請求の範囲第(11項記載のフラットパ
    ッケージ型ICの実装方法。
  3. (3)絶縁突起は、フラットパッケージ型Xaの絶縁ケ
    ースを保持すべく、その配置位置周囲の印刷配線板上に
    形成したことを特徴とする特許請求の範囲第(1)項記
    載の7ラツトパツケージ型工0の実装方法。
JP15290483A 1983-08-22 1983-08-22 フラットパッケ−ジ型icの実装方法 Pending JPS6045094A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15290483A JPS6045094A (ja) 1983-08-22 1983-08-22 フラットパッケ−ジ型icの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15290483A JPS6045094A (ja) 1983-08-22 1983-08-22 フラットパッケ−ジ型icの実装方法

Publications (1)

Publication Number Publication Date
JPS6045094A true JPS6045094A (ja) 1985-03-11

Family

ID=15550672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15290483A Pending JPS6045094A (ja) 1983-08-22 1983-08-22 フラットパッケ−ジ型icの実装方法

Country Status (1)

Country Link
JP (1) JPS6045094A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226996A (ja) * 1985-04-01 1986-10-08 日立エーアイシー株式会社 プリント配線板の製造方法
JPS62127362U (ja) * 1986-01-31 1987-08-12
JPH0486653U (ja) * 1990-11-30 1992-07-28

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226996A (ja) * 1985-04-01 1986-10-08 日立エーアイシー株式会社 プリント配線板の製造方法
JPS62127362U (ja) * 1986-01-31 1987-08-12
JPH0486653U (ja) * 1990-11-30 1992-07-28

Similar Documents

Publication Publication Date Title
US4214120A (en) Electronic device package having solder leads and methods of assembling the package
US6225573B1 (en) Method for mounting terminal on circuit board and circuit board
JPS6045094A (ja) フラットパッケ−ジ型icの実装方法
JPS60201696A (ja) フラツトパツケ−ジの半田付方法
JPH05129753A (ja) デイスクリート部品およびデイスクリート部品のプリント基板実装方法
JP4225164B2 (ja) 配線基板の製造方法
JPS60161693A (ja) プリント基板
JP2741787B2 (ja) リードフレーム切断方法
JPS6272473A (ja) はんだ付装置
JPS58111394A (ja) 電子回路基板
JPH05283587A (ja) 多リード素子の半田付方法
JPS63155689A (ja) プリント基板の半田コ−テイング方法
JPS60163496A (ja) 印刷回路基板
JPS61263193A (ja) 両面印刷配線板の製造方法
JPS61115343A (ja) 半導体集積回路
JPS60240184A (ja) プリント板への電子部品の取付方法
JPH01113172A (ja) 半田付け装置
JPS6224689A (ja) リ−ド付き電子部品のはんだ付け方法
JPS6262594A (ja) リ−ド付き電子部品の実装方法
JPS59207690A (ja) 集積回路素子の実装方法
JPS60240181A (ja) 電子部品
JPS61168289A (ja) 電気部品を実装したプリント基板とその製造方法
JPH0548257A (ja) プリント基板の製造方法
JPS58201334A (ja) 半導体素子の半田付け方法
JPH05291734A (ja) プリント基板