JPS6045548U

JPS6045548U - Stereo reception display circuit

Info

Publication number: JPS6045548U
Application number: JP1983136958U
Authority: JP
Inventors: 桑島　健; 天沢　清
Original assignee: Clarion Co Ltd; NEC Corp
Current assignee: NEC Corp; Faurecia Clarion Electronics Co Ltd
Priority date: 1983-09-02
Filing date: 1983-09-02
Publication date: 1985-03-30
Also published as: JPH04600Y2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

[Brief explanation of the drawing]

第１図は従来例ステレオ受信表示回路のブロック構成図
。第２図は本考案−実施例ステレオ受信表示回路のブロ
ック構成図。第３図はその具体的回路図。１・・・入力端子、２・・・バッファ回路、３・・・バ
イアス回路、４・・・同期検波回路、５・・・ＰＬＬ回
路、６・・田−パスフィルタ、７・・・直流増幅器、８
・・・ステレオ表示駆動回路、９・・・ステレオ表示ラ
ンプ、１１・・・電源電圧供給点、１２・・・スイッチ
回路、２ｅ、　　２ｆ、　　７ｈ・・・定電流源、２ａ
ｔ　　２ｂｔ　　２ｃｔ２ｄｔ　４ａｔ　４ｂｔ　７ａ
ｔ　７ｂｙ　７ｃｔ　７ｄｔ　　１２　ｂｑ　　１２　
ｇｔ　　１２　ｊｑ　　１２ｒｎ・・・トランジスタ、
４ｃ、　４ｄ、　４ｅｔ　４ｆ、　４ｇ、　４ｈｔ　７
ｇｔ　　１０．１２ｃ、１２ｄ、１２ｅ、１２ｈ、１２
ｋ。１３・・・抵抗、１２ａ、１２ｉ・・・ダイオード。補正　昭５８．　９．１２考案の名称、実用新案登録請求の範囲、図面の簡単な説
明を次のように補正する。 ■考案の名称　ステレオ受信表示回路Ｏ実用新案登録請求の範囲ステレオコンポジット信号中のパイロット信号に同期し
て信号を発生する信号発生回路と、前記信号発生回路の
出力信号と、前記ステレオコンポジット信号中のパイロ
ット信号とを入力して位相同期を検出する同期検波回路
と、前記同期検波回路の出力信号のレベルが所定レベル
以上になると動作するステレオ表示駆動回路と、前記ステレオ表示駆動回路により点灯するステレオ表示
ランプと、前記同期検波回路に所定のバイアス電圧を与えるバイア
ス回路とを備えたステレオ受信表示回路において、前記バイアス回路により制御されこのバイアス回路の出
力電圧が正常値に達するまで前記同期検波回路の出力レ
ベルを前記ステレオ表示ランプが点灯しないレベルに固
定させるスイッチ回路を備えたことを特徴とするステレオ受信表示回路。図面の簡単な説明第１図は従来例ステレオ受信表示回路のブロック構成図
。第２図は本考案−実施例ステレオ受信表示回路のブロ
ック構成図。第３図はその具体的回路図。・１・・・入力端子、２・・・バッファ回路、３・・・
バイアス回路、４・・・同期検波回路、５・・・ＰＬＬ
回路、６・・・ローパスフィルタ、７・・・直流増幅器
、８・・・ステレオ表示駆動回路、９・・・ステレオ表
示ランプ、１　　１・・・電源電圧供給点、１２・・・
スイッチ回路。２ｅ、　２　ｆ、７　ｈ”・定電流源、
２　ａｔ　２　ｂｙ　　２　Ｃ？２ｄ、　３ｃｗ　３ｂ
ｖ　４ａｖ　４ｂ、　７ａ、　７ｂ、　？ｃｔ　　７ｃ
Ｌ　　１２ｂｗ　　１２ｇ＝　　１２Ｌ　　１２ｍ−・
・トランジスタ、３ｃ・・・ツェナーダイオード、３ｄ
。１２ａ・・・ダイオード、３　ｅ、　　４　ｃｔ　　４
　ｄｔ　　４　ｅｔ４ｆ、４ｇｖ　　４ｈ、７ｇｔ　　
１０ｖ　　１２ｃｔ　　１２ｄ、１２ｅ、１２に、１３
・・・抵抗。FIG. 1 is a block diagram of a conventional stereo reception display circuit. FIG. 2 is a block diagram of a stereo reception display circuit according to an embodiment of the present invention. Figure 3 is a specific circuit diagram. DESCRIPTION OF SYMBOLS 1... Input terminal, 2... Buffer circuit, 3... Bias circuit, 4... Synchronous detection circuit, 5... PLL circuit, 6... Field-pass filter, 7... DC amplifier , 8
... Stereo display drive circuit, 9... Stereo display lamp, 11... Power supply voltage supply point, 12... Switch circuit, 2e, 2f, 7h... Constant current source, 2a
t 2bt 2ct2dt 4at 4bt 7a
t 7by 7ct 7dt 12 bq 12
gt 12 jq 12rn...transistor,
4c, 4d, 4et 4f, 4g, 4ht 7
gt 10.12c, 12d, 12e, 12h, 12
k. 13...Resistor, 12a, 12i...Diode. Correction 1984. 9.12 The title of the invention, scope of claims for utility model registration, and brief description of the drawings are amended as follows. ■Name of invention Stereo reception display circuit O Utility model registration Claims A signal generation circuit that generates a signal in synchronization with a pilot signal in a stereo composite signal; a synchronous detection circuit that detects phase synchronization by inputting a pilot signal; a stereo display drive circuit that operates when the level of the output signal of the synchronous detection circuit exceeds a predetermined level; and a stereo display that is turned on by the stereo display drive circuit. In a stereo reception display circuit comprising a lamp and a bias circuit that applies a predetermined bias voltage to the synchronous detection circuit, the output of the synchronous detection circuit is controlled by the bias circuit until the output voltage of the bias circuit reaches a normal value. A stereo reception display circuit comprising a switch circuit that fixes the level to a level at which the stereo display lamp does not light up. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a conventional stereo reception display circuit. FIG. 2 is a block diagram of a stereo reception display circuit according to an embodiment of the present invention. Figure 3 is a specific circuit diagram.・1...Input terminal, 2...Buffer circuit, 3...
Bias circuit, 4... Synchronous detection circuit, 5... PLL
Circuit, 6...Low pass filter, 7...DC amplifier, 8...Stereo display drive circuit, 9...Stereo display lamp, 1 1...Power supply voltage supply point, 12...
switch circuit. 2e, 2f, 7h”・constant current source,
2 at 2 by 2 C? 2d, 3cw 3b
v 4av 4b, 7a, 7b, ? ct 7c
L 12bw 12g= 12L 12m-・
・Transistor, 3c... Zener diode, 3d
. 12a...diode, 3e, 4ct 4
dt 4 et4f, 4gv 4h, 7gt
10v 12ct 12d, 12e, 12, 13
···resistance.

Claims

[Claims for Utility Model Registration] A signal generation circuit that generates a signal in synchronization with a pilot signal in a stereo composite signal, an output signal of the signal generation circuit, and a pilot signal in the stereo composite signal are input. a synchronous detection circuit that detects phase synchronization; a stereo display drive circuit that operates when the level of an output signal of the synchronous detection circuit exceeds a predetermined level; a stereo display lamp that is turned on by the stereo display drive circuit; and the synchronous detection circuit. and a bias circuit that provides a predetermined bias circuit to the stereo receiving display circuit, wherein the stereo display lamp controls the output level of the synchronous detection circuit until the output voltage of the bias circuit reaches a normal value under the control of the bias circuit. A stereo reception display circuit characterized by comprising a switch circuit that fixes the light to a level at which it does not light up.