JPS6046035A - 高プニクチド層の使用、半導体装置および新規な形態のプニクチド - Google Patents
高プニクチド層の使用、半導体装置および新規な形態のプニクチドInfo
- Publication number
- JPS6046035A JPS6046035A JP59133474A JP13347484A JPS6046035A JP S6046035 A JPS6046035 A JP S6046035A JP 59133474 A JP59133474 A JP 59133474A JP 13347484 A JP13347484 A JP 13347484A JP S6046035 A JPS6046035 A JP S6046035A
- Authority
- JP
- Japan
- Prior art keywords
- pnictide
- semiconductor device
- semiconductor
- layer
- alkali metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/68—Organic materials, e.g. photoresists
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6332—Deposition from the gas or vapour phase using thermal evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
産業上の利用分野
本発明は７＝クチド（ｐ″１ｃｔｉｄｅ）・特゛１状７
。 しわのあるシート様の溝造を（１ａｙｅｒ−１ｉ１ｃｅ
ｐｕｃｋｅｒｏｄ ５ｈｅｅｔ−１ｉｋｅ ５ｔｒｕｃ
ｔｕｒｅ ）を有するアモルファス１ニクチド（二よる
ｌ −ＶｉＭ、半導体装置のパッシベーション（表面不
活性１ヒ）および絶縁：化合物、金へ間型半導体（ｉｎ
ｔｅｒｍｅｔａｌｌｉｃｓｅｍｉｃｏｎｄｕｃｔｏｒ
） ％特（二ｌ−Ｖ型半導体（１−ｖｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ ） ；プニクチドおよびポリ１ニクチド、
％ｌ二燐およびポリフォスフイド；ＭＩＳおよび金属−
半導体（ショット痺−形）半導体装置、特（二ＭＩＳＦ
ＥＴおよびＭＥＳＦＥＴ ；受光ダイオード、特（二Ｐ
−Ｉ−Ｎダイオードおよびアバランシェ検出ダイオード
、太陽電池、および光電陰極：および発光ダイオード、
およびレーザ（ユ係る。 技術の背景 １−ＶｉＭ半導体はシリコンよりキ１−リヤ移励鹿が高
いという望ましい特性をイ１する。それらは金稿−半導
体（ショットキー形）装置に使用されて成功しているが
、更ζ二広範囲（二重用である金幌−絶縁物−半導体（
ＩＶＩＩＳ）装置（−は商業的（−使用されていない。 その理由は、二酸化シリコン層がシリコン上（二形成さ
れてＭＩＳ形装置を措成する場合のようロー、轟−■型
材料の周上の酸化物力１−■型材料上≦二熱力学的に安
定なｌｉを彩成し１号ない刀１らである。ｌ−Ｖ型材料
上の絶縁層として酸窒化シリコン家よび５ｔ３Ｎ４が使
用されているが、限られた成功しかおさめていない１１ 皿−Ｖ型半導体のパッシベーションも同じ理由〃・ら問
題である。 こうして、鳳−■型材料上（二絶縁およびツク・ンシベ
ーション層を容易弧ユ形成してＭＩＳ装置およびショッ
トキー形装置、＋ｉｉｔ−ＭＩ ｓＦ＝’ｒおよびＭＥ
ＳＦＥＴを１′「成する基硯を提供する材料、およびそ
の製造手段を見い出すことが高く望まれている０ 同様じ、凰−Ｖ型オフトエレクトロニクス装置（ユおけ
る電流の表面成分をその表面を不活性化すること（ユよ
って低減することが望ましいつ同様（二、鳳−ｖ型オン
トエレクトロニクス装置の表面Ｃ；おけるキャリア再結
合率を低減することも望ましい。 以下余白 発明の開示 本発明者らは、高プニクチド層を基体上覧−形成する種
々の方法（二より、絶縁性であり、表面を不活性化し、
刀為つ表面再結合率を低減する、高プニクチド層をｌ−
Ｖ型半導体基体上蚤ユ形成し得ることを見い出した□そ
の方法（：は、真空共蒸発法（ｖａｃｕｕｍ ｃｏ−ｅ
ｖａｐｏｒａｔｉｏｎ） 、スパッタリング法、化学気
相堆積法（ＣＶＤ）、二元ソース蒸気移送法、融液から
の堆積法、および分子線堆積法（これが最も良い結果を
与える）が含まれる。 特し、本発明者らは、砒素方すウム、燐化ガリウム、燐
化インジウム、およびシリコン上（ニアルカリ金稠プニ
クチド層、即ちＫＰ、、を堆積したー同様蚤：、式ＭＰ
ｘ （式中Ｘは１５より大きい）を有する高Ｘアルカリ
金属ポリフォスフイドの絶縁およびパッジベージロン層
を堆積した。すべての実際的目的−一とっては、このよ
りなＸが非常Ｉ：大きい材料は元素状の燐である。 同様に、同じ方法を用いて砒１ヒガリウム、燐化ガリウ
ム、および燐化インジウム上１−元素状燐層を堆積した
。その他すべてのｌ−Ｖ型半導体も同様！二基体として
使用できることはまちがいないと考えられる。 本発明者らは、その他の高ダニクチドボリプニクテド、
特（ニアルカリ金属ポリプニクチドおよび第Ｖ族原子か
らなるその他の元素プニクチドも、同様Ｃ−、プニクチ
ドを含む有用な絶Ｒ＠および半導体を成すと考える。こ
れらの１ニクチド材料は絶縁体もしくは非常（り高抵抗
の半導体、良好な膜形成体であり、第Ｖ族の物質である
プニクチドは、第Ｖ族原子含有半導体の第Ｖ族原子Ｃ：
対して化学的連続性、整合規則性（ｍａｔｃｌｌｉｎｇ
ｏｒｄｅｒ ） 、および付着性（親和性）がある。 本発明の絶縁層は１０１０ΩｃｒｒＬより大きい抵抗率
を有し、これはｌ−Ｖ型材料の抵抗率より大きい。 本発明者らは１−ｖ型材料のプニクチド層上（＝Ｓｉ３
Ｎ、１１ｉ９を更（：付加すること（ユよって耐圧をよ
り高くすることができた。 本発明し用いるアモルファス層は従来１−Ｖ型基体上；
：堆積したアモルファス１ニクテドｆ＋二見られなかっ
た局所規則性を有する。これは黒焼Ｃ二類似する層状で
しわのあるシート様の構造（ｌａｙｅｒ−１ｉｋｅ ｐ
ｕｃｋｅｒｅｄ ５ｈｅｅｔ−１ｉｋｅ ５ｔｒｕｃｔ
ｕｒｅ ）である。 この構造は、明らかに、堆積の際表面に低い有効エネル
ギーで形成される。従って、表面を約２００℃より低く
保った分子線堆積法あまび真空蒸着法Ｃユおいて、この
新規な層状でしわのあるシート様のアモルファスポリス
ルフィド材料が形成される。 同様（：、低いエネルギーおよび約３００ ℃より低い
温度で同じ材料がスパッタリング
。 しわのあるシート様の溝造を（１ａｙｅｒ−１ｉ１ｃｅ
ｐｕｃｋｅｒｏｄ ５ｈｅｅｔ−１ｉｋｅ ５ｔｒｕｃ
ｔｕｒｅ ）を有するアモルファス１ニクチド（二よる
ｌ −ＶｉＭ、半導体装置のパッシベーション（表面不
活性１ヒ）および絶縁：化合物、金へ間型半導体（ｉｎ
ｔｅｒｍｅｔａｌｌｉｃｓｅｍｉｃｏｎｄｕｃｔｏｒ
） ％特（二ｌ−Ｖ型半導体（１−ｖｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ ） ；プニクチドおよびポリ１ニクチド、
％ｌ二燐およびポリフォスフイド；ＭＩＳおよび金属−
半導体（ショット痺−形）半導体装置、特（二ＭＩＳＦ
ＥＴおよびＭＥＳＦＥＴ ；受光ダイオード、特（二Ｐ
−Ｉ−Ｎダイオードおよびアバランシェ検出ダイオード
、太陽電池、および光電陰極：および発光ダイオード、
およびレーザ（ユ係る。 技術の背景 １−ＶｉＭ半導体はシリコンよりキ１−リヤ移励鹿が高
いという望ましい特性をイ１する。それらは金稿−半導
体（ショットキー形）装置に使用されて成功しているが
、更ζ二広範囲（二重用である金幌−絶縁物−半導体（
ＩＶＩＩＳ）装置（−は商業的（−使用されていない。 その理由は、二酸化シリコン層がシリコン上（二形成さ
れてＭＩＳ形装置を措成する場合のようロー、轟−■型
材料の周上の酸化物力１−■型材料上≦二熱力学的に安
定なｌｉを彩成し１号ない刀１らである。ｌ−Ｖ型材料
上の絶縁層として酸窒化シリコン家よび５ｔ３Ｎ４が使
用されているが、限られた成功しかおさめていない１１ 皿−Ｖ型半導体のパッシベーションも同じ理由〃・ら問
題である。 こうして、鳳−■型材料上（二絶縁およびツク・ンシベ
ーション層を容易弧ユ形成してＭＩＳ装置およびショッ
トキー形装置、＋ｉｉｔ−ＭＩ ｓＦ＝’ｒおよびＭＥ
ＳＦＥＴを１′「成する基硯を提供する材料、およびそ
の製造手段を見い出すことが高く望まれている０ 同様じ、凰−Ｖ型オフトエレクトロニクス装置（ユおけ
る電流の表面成分をその表面を不活性化すること（ユよ
って低減することが望ましいつ同様（二、鳳−ｖ型オン
トエレクトロニクス装置の表面Ｃ；おけるキャリア再結
合率を低減することも望ましい。 以下余白 発明の開示 本発明者らは、高プニクチド層を基体上覧−形成する種
々の方法（二より、絶縁性であり、表面を不活性化し、
刀為つ表面再結合率を低減する、高プニクチド層をｌ−
Ｖ型半導体基体上蚤ユ形成し得ることを見い出した□そ
の方法（：は、真空共蒸発法（ｖａｃｕｕｍ ｃｏ−ｅ
ｖａｐｏｒａｔｉｏｎ） 、スパッタリング法、化学気
相堆積法（ＣＶＤ）、二元ソース蒸気移送法、融液から
の堆積法、および分子線堆積法（これが最も良い結果を
与える）が含まれる。 特し、本発明者らは、砒素方すウム、燐化ガリウム、燐
化インジウム、およびシリコン上（ニアルカリ金稠プニ
クチド層、即ちＫＰ、、を堆積したー同様蚤：、式ＭＰ
ｘ （式中Ｘは１５より大きい）を有する高Ｘアルカリ
金属ポリフォスフイドの絶縁およびパッジベージロン層
を堆積した。すべての実際的目的−一とっては、このよ
りなＸが非常Ｉ：大きい材料は元素状の燐である。 同様に、同じ方法を用いて砒１ヒガリウム、燐化ガリウ
ム、および燐化インジウム上１−元素状燐層を堆積した
。その他すべてのｌ−Ｖ型半導体も同様！二基体として
使用できることはまちがいないと考えられる。 本発明者らは、その他の高ダニクチドボリプニクテド、
特（ニアルカリ金属ポリプニクチドおよび第Ｖ族原子か
らなるその他の元素プニクチドも、同様Ｃ−、プニクチ
ドを含む有用な絶Ｒ＠および半導体を成すと考える。こ
れらの１ニクチド材料は絶縁体もしくは非常（り高抵抗
の半導体、良好な膜形成体であり、第Ｖ族の物質である
プニクチドは、第Ｖ族原子含有半導体の第Ｖ族原子Ｃ：
対して化学的連続性、整合規則性（ｍａｔｃｌｌｉｎｇ
ｏｒｄｅｒ ） 、および付着性（親和性）がある。 本発明の絶縁層は１０１０ΩｃｒｒＬより大きい抵抗率
を有し、これはｌ−Ｖ型材料の抵抗率より大きい。 本発明者らは１−ｖ型材料のプニクチド層上（＝Ｓｉ３
Ｎ、１１ｉ９を更（：付加すること（ユよって耐圧をよ
り高くすることができた。 本発明し用いるアモルファス層は従来１−Ｖ型基体上；
：堆積したアモルファス１ニクテドｆ＋二見られなかっ
た局所規則性を有する。これは黒焼Ｃ二類似する層状で
しわのあるシート様の構造（ｌａｙｅｒ−１ｉｋｅ ｐ
ｕｃｋｅｒｅｄ ５ｈｅｅｔ−１ｉｋｅ ５ｔｒｕｃｔ
ｕｒｅ ）である。 この構造は、明らかに、堆積の際表面に低い有効エネル
ギーで形成される。従って、表面を約２００℃より低く
保った分子線堆積法あまび真空蒸着法Ｃユおいて、この
新規な層状でしわのあるシート様のアモルファスポリス
ルフィド材料が形成される。 同様（：、低いエネルギーおよび約３００ ℃より低い
温度で同じ材料がスパッタリング
【二よ）て形成される
。この材料はＶ４蒸気として供給された過剰の燐から、
真空蒸発法と分子線堆積法の場合は加熱されたクラッカ
ーで、そしてスパッタリング法ではプラズマで、Ｐ２に
分解して堆積することＣ二よって形成する。 本発明による表面層は、表面準位密度を低減し、空乏層
の調整（ｍｏｄｕｌａｔｉｏｎ）を許容し、表面障壁を
低減し、表面電子濃度を増加し、フォトルミネッセンス
強度を増加し、そして表面キャリア再結合率を低減する
。 本発明Ｃ二よるプニクチド層は、ＭＩＳ装置およびショ
ットキー装置、特（二ＭＩＳＦＥＴおよびＭＥＳＦＥＴ
を絶縁および表面不活性化すること、１−Ｖ型装置の異
層間の表面電流、例えば逆バイアスした光検知ダイオー
ド、特ＣユＰ−Ｉ−Ｎダイオードおよびアバランシェダ
イオードの暗′亀流を低減すること、発プしおよび受光
第１トエレクトロニクス装置□□、特Ｃ太陽電池、元ｔ
Ｉｔ陰極、発光ダイオード、レーザおよび元検出器の効
率を増加するために使用することができる。 発明の目的 従って、本発明の目的はプニクチドを含む半導体用の絶
縁層を提供することである。 本発明のもう１つの目的は７〜ニクチドを含む半導体用
のバッジベージ１ン層を提供することであるＯ 本発明の別の目的は新規な形態のアモルファスプニクチ
ドを提供することである。 本発明の更にもう１つの目的はＭＩＳＦＥＴおよびＭＢ
ＳＦＥＴを含む改良されたＭＩｓ装置およびショットキ
ー形装置を提供することである。 本発明の更Ｃ二別の目的はＰ−Ｉ−Ｎダイオード、アバ
ランシェダイオード、太１ｉｄ）電池、充電陰極、発光
ダイオードおよびレーザのような発元装置および受ｘｉ
ｔｕを含む改良されたオプトエレクトロニクス装置を提
供することである。 従って、本発明はいくつかのステップ、１またけそれ以
上のそうしたステップ゛の各々の他−一対する関連株、
要素の特徴や特性や関連を有する装置を含み、その例は
以下に詳しく説明する。本発明の範囲は特許請求の範囲
によって規定する。 笑施例 本発明者らは、スパッタリング法では低いパワーかつ比
較的低い温度（３００’ＩＣ未満）で、そして真空蒸発
法および分子線堆積法では２００℃未満で、それぞれ成
長したプニクチド嘆は黒１１を二類似のしわのあるシー
ト様の１−状椙造を有することを見い出した。これらの
アモルファス膜はＰ４蒸気の形態の燐をスパッタリング
法の場合はプラズマでそして真空蒸発法および分子線堆
積法では加熱されたクラッカーで分解して堆積する。 本発明を更に十分Ｃ理解するため（二我々が本願と同日
Ｃ二出願した特許１＠（２１１プニクチド°含有蒸着フ
ィルム、その形成方法及び形成装置」、特許願（７１「
高真空堆積法及びフィルム堆積用装置」、および特許願
（１０）ｒプニクチド皮膜の真空付着方法及び装置」を
参照されたい。 本発明者らは、純粋の燐嗅およびおそらく他の純粋なプ
ニクチド嘆がｌ−Ｖ型材料の最良の絶縁膜およびパッシ
ベーション嘆をなすことを見い出した。これはプニクチ
ド層がｌ−Ｖ型半導体中のプニクチドと整合することが
可能だ刀・らである。 ボリグニクチド、特＋： ｂ’ｌＸｘ （式中、Ｍはア
ルカリ金員、Ｘは１５以上である０、）も同様（二使用
できる。本発明のｉｒ８縁および）（ツシペーシＰン膜
は）゛ニクチドを含むすべての化合物または金属間半導
体（：使用できると信じられる０本発明者らはいろいろ
の１−ｖ型半導体の＜１１ｔ＞、＜１ｏＯ＞および＜１
１０＞面上（二そうした膜を堆積した０今日までのとこ
ろ、最も良い結果は分子線堆積法１：より燐ソースたけ
からｌ−Ｖ型半導体上１″−堆積した典型的（；は厚さ
約４ｏｏ”ｈＯ）燐釦−よって得られている。 第１図はｇ望蒸発法（２５０℃）および分子線堆積法で
成長したポリフォスフイド膜のラマンスペクトルの比較
でおるｏ’Ａ線のスペクトルは基根が２５０℃の場合で
あるが、アモルファス赤燐と類似の典型的なスペクトル
であり、局所規則性を有する平行な五角形の管を８咳す
る。約２０′Ｃで形成された膜である破線のスペクトル
はかなり異なる局所規則性を示１変する０約３００℃Ｃ
二等しいかそれより低い温度でスパッタリングして作成
した膜は第１図Ｃ示す２０℃の分子線堆積法の結果ト同
シラマンスペクトルを渭する。 第２図は破線で示す基体温度２０℃で成長した膜のラマ
ンスペクトルと熱焼り二ｌ山イ以のしわのあるシート様
の層状構造のラマンスペクトルの理論曲想との比較であ
る０ 結論として、これらの膜の局所規則性は黒佳ｔのしわの
ある層状シート様の結晶構造のアモルファス的側面であ
る０ この局所規則性は先願（特開昭５８−１３５１１５ｆ也
）（二おいて説明した五角形の管を成す各局所規ＩＩＪ
性を有する嗅のそれと類似している。アモルファス赤燐
のバンドギャップは約２．ＯｅＶであるの（二対して本
発明しよる新規な形感のアモルファス燐の〕くンドギャ
ップは約１．７ ｅＶであること力（見い出さイｔた０
このタイプのアモルファス膜〃１ら充電導性またはフォ
トルミネッセンスは全く見い出されな力１った０この膜
は光沢があり、硬く、安定である。 結論として、これらの膜はト■族ｆヒ合物半導体用の絶
縁膜および）くツシベーション膜として十分な可能性を
有する。 ＩｎＰの＜１００＞表面およびＱａＡＢの＜１０（１＞
表面ｔ；（これらの基体は室温、約２３℃（−保持した
）分子線堆積法で典型的な厚さ４００Ａの燐のアモルフ
ァス薄膜を成長した０ 製造業者ζ：よってニーは立方センチメートル当り自由
電子２ Ｘ １０”個を含むよう（二、Ｇ ａ Ａ ｓ
は立方センチメートル当り自由電子２ Ｘ １０”個を
含むよう（二製造されている。 第３図はＩｎＰ上のＭＩＳ構造（二ついて規格【ヒした
容址の理論（実線）および実験（点線）データを電圧Ｃ
：対してプロットしたものである。実線（理論）曲線は
理想的な条件、即ち、完全な絶縁および無視できる微少
な表面準位密度の場合（一ついて計算したものである。 実験および理論（二おける優れた一致がこれらの高周波
Ｃ−７曲線に見られる。このことからＩｎＰ上の燐１脅
によって低密度の表面準位が達成されかつ燐層が空乏層
の調整を許容することが示唆されるＯ 表面準位密度はターマン法で計算することが可能である
。第４図は５ｉＯｚ −Ａｌ２Ｏ３−ＰｓＮｓ オよび
Ｐ（本発明のｆｊＨｉ）によるパッシベーション（二つ
いての表面準位密度の比較であり、Ｉ−Ｖ型半導体嘔一
ついて報告されているうちで本発明が最低の表面準位密
度を達成していることがわかる。 第４図のＥｃは伝導帯のエネルギー、Ｅｖは価電子帯の
エネルギーで６る。 第５図は同様なＧａＡｓ１一ついての比較である。 空乏層が調整されているが、表面準位密度はＩｎＰの場
合のよう響二多くは減少していないことがわかる０ 第６図は本発明（二よる燐薄膜を付した場合と付さない
場合のＧａＡｓのラマンスペクトルの強度の比較である
。破線が単純なＧａＡｓ、実線が燐薄膜を有するＧａＡ
ｓである。 このデータは燐の障壁が存在するとＧａＡｓの表面障壁
が低下することを示唆する。これは燐層をＭＩＳ装置お
よびシロブトキー形装置、ならび（ニオブトエレクトロ
ニクス装置の性能の改良ζ：使用可能であることを示す
。 第７図は燐薄膜を付した場合と付さない場合のＧａＡｓ
のフォトルミネッセンスの曲線形状の比奴であり、破線
がＧａＡｓ単独の場合、実線が本発明 ：Ｃ二よる燐薄
膜を付した場合である。 この図から、燐薄膜が存在する場合ＧａＡｓ表面で電子
濃度が増加することを結論することができる。というの
は、この挙動は表面障壁が減少した場合、即ち、第６図
１：示す結果と一致した場合（二考えられるものだから
である。 第８図は燐薄膜が存在する場合ＧａＡｓが発生するフォ
トルミネッセンスの強度が増加することを示す。ＧａＡ
ｓ単独のフォトルミネッセンス０．）強りを破線で、燐
薄膜を有する場合の強度を実線で示す０ このフォトルミネッセンスの増加は、得ひ、燐薄膜が存
在する場合Ｃ二表面準位の数が減少することを示唆する
。この結果は第６図および第７図の結果と一致する。 第ｆｉ、７．８図の燐薄膜は、製造業者（−よって自由
電子７ ｘ １０１７個／立方センチメートル（−調製
されたＧａＡｓの＜１１１＞表面（−成長した。 層状のしわのあるシート様の局所規則性を有する燐薄膜
をＧ ａ Ａ ｓ上（−堆積した場合（二Ｇ ａ Ａ
ｓの表面障壁が減少したと結論される。実験Ｃユよれば
表面準位密度が１オーダーの大きさ低下することが示さ
れた。 ここで見い出されたフォトルミネッセンスの増加はオプ
トエレクトロニクス装置（二とって極めて重要である。 それは表面再結合率の低下を意味する。 こうして、Ｉ−Ｖ型半導体上（二堆積した層状のしわの
あるシート様の局所規則性を有するポリグニクチド表面
膜は、表面準位密度を低減し、空乏層の調整を許容し、
表面障壁を低減し、表面の自由電子濃度を増加し、フォ
トルミネッセンス強度を増加し、かつ表面再結合率を低
減する。 本発明（二よる￥、霞 第９図を参照すると、本発明ＣユよるＭＩＳＦＩＤＴは
ｌ−Ｖ型半導体材料本体２０、高導電度の島状領域２２
、その島状領域２２間の電導路（チャンネル）２４、ソ
ースおよびドレイン金回電極（コンタクト）２６、ゲー
ト金属電極（コンタクト）２８、絶縁＠３０、およびバ
ッジベージ３ン壱３２からなる。 本発明しよると、牟−のものであって同時（二本体２０
上（ユ堆積してもよい絶縁層３０およびパッシベーショ
ン層３２は新規なアモルファスの層状の燐または＠林の
高１ニクチド伺科、例えば、ＭＰｒｓ （式中Ｍはアル
カリ金属である０）またはＭＰｘ（式中、Ｍはアルカリ
金楓、Ｘは１５以上であり、アルカリ金楓は特にカリウ
ムである。）でるる〇 第１０図は本発明（二よるＭＥＳＦＥＴを示す。これは
Ｉ−Ｖ族化合物半導体本体３４、高導電度の島状領域３
６、ソースおよびドレイン電極３８、ゲート電極４０、
チャンネル４２、および本発明（二よるバンシペーシａ
ン＠４４刀龜らナル。このパッシベーション層４４はソ
ースおよびドレインからゲートまでの表面電流を低減す
る。 本発明（：よれば、第１１図（二示すようζ二、■−■
型材料本体を用いる別のＭＩＳ装匝を作成することがで
きる。この場合、一般的（ユ２で指示されるｌ−Ｖ型材
料本体（二適当にドーピングしてＰ影領域４およびＮ影
領域６を形成する。次いで、その上Ｉ：本発明（−よる
ボリフ゛ニクチドまたは元素状プニクチド１鱒８を堆積
し、コＪ￥ｉ当（ニマスクをしてエツチングし、それか
らアルミニウムのよりな金稍を堆積してドレイン１０、
ゲート１２、およびソース１４を形成する。この分野の
当業者は本発明による高プニクチド絶縁層を用いて他の
多くのＭＩ Ｓｍ造および装置を製造することができる
ことを認めるであろう。 殆んどのｌ−Ｖ型半導体（−よる接合を有づ−る装置は
接合の端部が装置表面（イ＾出したプレーナ（１り造ま
たはメサ構造のいずれ刀）である○いくつかの１要な応
用（例えば、元通信用のＰＩＮｔ−たけアバランシェ元
検出ダイオード）の揚台、装置のノイズを低く保つため
（−操作逆バイアス下での暗電流（即ち、イルミネーシ
ョンなしの電流）をできるだけ少なくすることが不可迫
である。この暗電流の表面電流成分は著しいので、表面
の「不活性化（パッシベーション）」（即ち、表面電流
路の減少または削除）（二よって表面電流を最小限しす
ることが象ましい。これは露出した装置の表面Ｃ二適当
な絶縁材料の薄膜を堆積して行なう。そのためにｍ−ｖ
型装置Ｃ：現在用いられている材料（−は５ｉｎ２＋
Ｓ ｉ３Ｎ４ｍポリイミド、フォトレジストなどがある
が、いずれも表面電流を必要な非常に低い値までコント
ロール可能Ｃ７）ｈつ再現性よく低減することが不可能
である。 本発明では、このタイプのＩ−Ｖ型半導体装置（二ポリ
１ニクチド伺料（例えは、燐−ＭＰ１５ 、またけＭＰ
ｘ （式中、Ｘは１５もしくはそれ以上であり、Ｍはカ
リウムのようなアルカリ金属である。）〕の薄膜を用い
る□これらの材料は１）良好な物理的および１ヒ学的安
定性、２）高い電気抵抗度、３）ポリ１ニクチド（ユお
ける原−ｖ型伺料基体上に成長するのに好ましい傾向ま
たは「親和性」を有する。 第１２図を参照すると、いろいろな層を含む見−■型材
料本体４６はその上Ｉ：堆積した会同電極４８．５０を
有する。層５２．５４．５ｆｉの間の漏れを生じる表面
電流成分を減少するために、本発明（二よるプニクチド
の薄＠５８を堆積する。 第１２図（二重水した装置は、例えば、Ｐ−１−Ｎ元検
出ダイオードまたはアバランシェクーイオードであるこ
とができる。 第１２図１（二重水した装置はプレーナ構造である○メ
サ構造の装置を第１３図に示−ｊｎこれはｌ−Ｖ型半導
体の各種の層５９．６ｇ、６２，６４゜６６．６８およ
び金属電極７０．７２からなる。 再び、界面７４，７６．７８．）１０．８２を横断し、
層５８＊ｆｉＯ，６２，６４，６６，６８間を流れる表
面電流を防止するためＣ二高ブニクチドバッシベーシロ
ン層８４．８６を設ける。 第ｉ３図Ｃ二図示した装置は、例えば、光検出Ｐ−Ｉ−
Ｎダイオードまたはアバランシェダイオードであること
ができる６、 第１２．１３図は両方とも本発明の新規なプニクチド層
をオプトエレクトロニクス装置の表面電流を低減するた
めＣ−使用する場合を説明する□本発明のオプトエレク
トロニクス装ｖｉ、ｉ二対スルもう】つの重要な応用は
、本発明の新規なプニクチド層がそれを適用するｌ−Ｖ
型化合１勿半導体の表面Ｃ二おける表面再結合率を低減
する事実ｌ二恭づ〈Ｏ高ａ度（ニドープしたＧａＡｓの
＜１１１＞表面（一層状のしわのあるシート様の燐の薄
＠を成長したものはフォトルミネッセンス強度が２．５
倍ｉ ７Ｊ［Ｉすることが沖］定された。このフォト
ルミネッセンス強度の増加は表面における再結合率の低
下を示唆する。表面再結合率が低いほど、ｌ−Ｖ族化合
物半導体を用いる発光ダイオード、レーザ、太（＠電池
、光電陰極、光検出器のようなオツドエレクトロニクス
装置の性能はより良好であることが知られている。 本発明Ｃ二より、新規な層状構造の尚プニクチド材料を
オプトエレクトロニクス装置の発光または受光表面１：
適用する。 こうして第１４図を参照すると、本発明にょる受光装置
はプニクチドを含むｌ−Ｖ族または金４１間化合物半導
体本体８８と受光狭面９２１−堆積した高プニクチド層
９０刀為らなる。 四様じ、第１５図６二図示するように、本発明による発
光装置は、再ひ、金鴎間化合物半導体本体９４とその発
光表面９８上−二堆積した高りニクチド層９６刀為らな
る。受光または発光装置が横断線１００．１０２で示さ
れるよう（−表面９２．９８上Ｃ″−表われる２または
それ以上の半導体層を有する場合、ｔｔｉ９ｏ、９ｈＦ
ｉ表面電流も低減する。層９０．９６は、また、第９〜
１３図の装置ζ；おけるように、電極（図示せず）間の
責面亀流も低減するＯ こうして、本発明Ｃ二より、フーニクチド、特じ腸−Ｖ
型半導体を含む化合物および金槁間半導体の絶縁および
パッシベーションを開示し、そして、層状のしわのぬる
シート様の局所規則性を有する新規な形飴の高プニクチ
ド薄膜を開示する０このような層を１ニクチドに基づく
半導体上６−堆積した場合、表面単位密度を低減し、空
乏層の調整を許容し、表面障壁を低減し、艮面区二おけ
るキャリア裏庭を増加し、フォトルミネツセンスヲ４ｆ
））Ｊｕシ、そして茨面区二おけるキャリア再結盆率を
低減することを示す。絶縁およびバッジベージ目ンのた
めに高７′ニクチド層を用いるＮ１ＩＳおよびショット
□キー形装置、特Ｃ二ＭＩＳＦＩ！；ＴおよびＭＥＳ
Ｆｌｉ；Ｔを開示する。また、絶縁、パッシベーション
、性能アップ、寿命増のためＣ：そうした層を用いる各
種のｔｇＡ元学装置を開示する。 本発明で用いるフ”ニクチドを含む半導体は普通会員間
半導体または化合物半導体と呼はれる。鳳−Ｖ型半導体
は、周期律表の第１族および第Ｖ族の元素からなる化合
物半導体、金國間半導体であり、例えば、燐化アルミニ
ウム（ＡＩＰ）、砒化アルミニウム（ＡＩＡｓ）、アン
チモン「ヒアルミニラム（ＡＩＳｂ）、燐化ガリウム（
ＰＧａ）、砒化ガリウム（ＧａＡｓ ）、アンチモンｆ
ヒガリウム（ＧａＳｂ）、燐化インジウム（ＩｎＰ）、
砒ｆヒインジウム（Ａｓｌｎ入アンチモン１ヒインジク
ム（ＩｎＳｂ）のような二元系半導体、そして三元系半
導体、および四元系半導体である。プニクチドは周期律
表の第５族元素、即チ、輩素、燐、砒素、アンチモンお
よびビスマスを意味する。 こうして、前に記載した目的は、とりわけ以上の説明か
ら明らかでめるが、有効Ｃ二達成烙れ、そして、上記の
方法および装置は本発明の範囲を逸脱することなく変形
して実施することが可能なので、以上の記載および図面
（二記載したすべての事項祉説明のため（：為したもの
であって発明をこれら（二限定するものではないことが
認められよう。 同様Ｃユ、特許請求の範囲はとこＣ″−開示した本発明
のすべての態様を包括することを意図しており、また特
許請求の範囲（：含まれるすべての事項は本発明の範囲
内のものであることが理解されるべきである。 特（ユ、特許請求の範囲Ｃ二おいて、成分とか化合物は
適合可能な混合物をも含むことが理解されるべきである
。
。この材料はＶ４蒸気として供給された過剰の燐から、
真空蒸発法と分子線堆積法の場合は加熱されたクラッカ
ーで、そしてスパッタリング法ではプラズマで、Ｐ２に
分解して堆積することＣ二よって形成する。 本発明による表面層は、表面準位密度を低減し、空乏層
の調整（ｍｏｄｕｌａｔｉｏｎ）を許容し、表面障壁を
低減し、表面電子濃度を増加し、フォトルミネッセンス
強度を増加し、そして表面キャリア再結合率を低減する
。 本発明Ｃ二よるプニクチド層は、ＭＩＳ装置およびショ
ットキー装置、特（二ＭＩＳＦＥＴおよびＭＥＳＦＥＴ
を絶縁および表面不活性化すること、１−Ｖ型装置の異
層間の表面電流、例えば逆バイアスした光検知ダイオー
ド、特ＣユＰ−Ｉ−Ｎダイオードおよびアバランシェダ
イオードの暗′亀流を低減すること、発プしおよび受光
第１トエレクトロニクス装置□□、特Ｃ太陽電池、元ｔ
Ｉｔ陰極、発光ダイオード、レーザおよび元検出器の効
率を増加するために使用することができる。 発明の目的 従って、本発明の目的はプニクチドを含む半導体用の絶
縁層を提供することである。 本発明のもう１つの目的は７〜ニクチドを含む半導体用
のバッジベージ１ン層を提供することであるＯ 本発明の別の目的は新規な形態のアモルファスプニクチ
ドを提供することである。 本発明の更にもう１つの目的はＭＩＳＦＥＴおよびＭＢ
ＳＦＥＴを含む改良されたＭＩｓ装置およびショットキ
ー形装置を提供することである。 本発明の更Ｃ二別の目的はＰ−Ｉ−Ｎダイオード、アバ
ランシェダイオード、太１ｉｄ）電池、充電陰極、発光
ダイオードおよびレーザのような発元装置および受ｘｉ
ｔｕを含む改良されたオプトエレクトロニクス装置を提
供することである。 従って、本発明はいくつかのステップ、１またけそれ以
上のそうしたステップ゛の各々の他−一対する関連株、
要素の特徴や特性や関連を有する装置を含み、その例は
以下に詳しく説明する。本発明の範囲は特許請求の範囲
によって規定する。 笑施例 本発明者らは、スパッタリング法では低いパワーかつ比
較的低い温度（３００’ＩＣ未満）で、そして真空蒸発
法および分子線堆積法では２００℃未満で、それぞれ成
長したプニクチド嘆は黒１１を二類似のしわのあるシー
ト様の１−状椙造を有することを見い出した。これらの
アモルファス膜はＰ４蒸気の形態の燐をスパッタリング
法の場合はプラズマでそして真空蒸発法および分子線堆
積法では加熱されたクラッカーで分解して堆積する。 本発明を更に十分Ｃ理解するため（二我々が本願と同日
Ｃ二出願した特許１＠（２１１プニクチド°含有蒸着フ
ィルム、その形成方法及び形成装置」、特許願（７１「
高真空堆積法及びフィルム堆積用装置」、および特許願
（１０）ｒプニクチド皮膜の真空付着方法及び装置」を
参照されたい。 本発明者らは、純粋の燐嗅およびおそらく他の純粋なプ
ニクチド嘆がｌ−Ｖ型材料の最良の絶縁膜およびパッシ
ベーション嘆をなすことを見い出した。これはプニクチ
ド層がｌ−Ｖ型半導体中のプニクチドと整合することが
可能だ刀・らである。 ボリグニクチド、特＋： ｂ’ｌＸｘ （式中、Ｍはア
ルカリ金員、Ｘは１５以上である０、）も同様（二使用
できる。本発明のｉｒ８縁および）（ツシペーシＰン膜
は）゛ニクチドを含むすべての化合物または金属間半導
体（：使用できると信じられる０本発明者らはいろいろ
の１−ｖ型半導体の＜１１ｔ＞、＜１ｏＯ＞および＜１
１０＞面上（二そうした膜を堆積した０今日までのとこ
ろ、最も良い結果は分子線堆積法１：より燐ソースたけ
からｌ−Ｖ型半導体上１″−堆積した典型的（；は厚さ
約４ｏｏ”ｈＯ）燐釦−よって得られている。 第１図はｇ望蒸発法（２５０℃）および分子線堆積法で
成長したポリフォスフイド膜のラマンスペクトルの比較
でおるｏ’Ａ線のスペクトルは基根が２５０℃の場合で
あるが、アモルファス赤燐と類似の典型的なスペクトル
であり、局所規則性を有する平行な五角形の管を８咳す
る。約２０′Ｃで形成された膜である破線のスペクトル
はかなり異なる局所規則性を示１変する０約３００℃Ｃ
二等しいかそれより低い温度でスパッタリングして作成
した膜は第１図Ｃ示す２０℃の分子線堆積法の結果ト同
シラマンスペクトルを渭する。 第２図は破線で示す基体温度２０℃で成長した膜のラマ
ンスペクトルと熱焼り二ｌ山イ以のしわのあるシート様
の層状構造のラマンスペクトルの理論曲想との比較であ
る０ 結論として、これらの膜の局所規則性は黒佳ｔのしわの
ある層状シート様の結晶構造のアモルファス的側面であ
る０ この局所規則性は先願（特開昭５８−１３５１１５ｆ也
）（二おいて説明した五角形の管を成す各局所規ＩＩＪ
性を有する嗅のそれと類似している。アモルファス赤燐
のバンドギャップは約２．ＯｅＶであるの（二対して本
発明しよる新規な形感のアモルファス燐の〕くンドギャ
ップは約１．７ ｅＶであること力（見い出さイｔた０
このタイプのアモルファス膜〃１ら充電導性またはフォ
トルミネッセンスは全く見い出されな力１った０この膜
は光沢があり、硬く、安定である。 結論として、これらの膜はト■族ｆヒ合物半導体用の絶
縁膜および）くツシベーション膜として十分な可能性を
有する。 ＩｎＰの＜１００＞表面およびＱａＡＢの＜１０（１＞
表面ｔ；（これらの基体は室温、約２３℃（−保持した
）分子線堆積法で典型的な厚さ４００Ａの燐のアモルフ
ァス薄膜を成長した０ 製造業者ζ：よってニーは立方センチメートル当り自由
電子２ Ｘ １０”個を含むよう（二、Ｇ ａ Ａ ｓ
は立方センチメートル当り自由電子２ Ｘ １０”個を
含むよう（二製造されている。 第３図はＩｎＰ上のＭＩＳ構造（二ついて規格【ヒした
容址の理論（実線）および実験（点線）データを電圧Ｃ
：対してプロットしたものである。実線（理論）曲線は
理想的な条件、即ち、完全な絶縁および無視できる微少
な表面準位密度の場合（一ついて計算したものである。 実験および理論（二おける優れた一致がこれらの高周波
Ｃ−７曲線に見られる。このことからＩｎＰ上の燐１脅
によって低密度の表面準位が達成されかつ燐層が空乏層
の調整を許容することが示唆されるＯ 表面準位密度はターマン法で計算することが可能である
。第４図は５ｉＯｚ −Ａｌ２Ｏ３−ＰｓＮｓ オよび
Ｐ（本発明のｆｊＨｉ）によるパッシベーション（二つ
いての表面準位密度の比較であり、Ｉ−Ｖ型半導体嘔一
ついて報告されているうちで本発明が最低の表面準位密
度を達成していることがわかる。 第４図のＥｃは伝導帯のエネルギー、Ｅｖは価電子帯の
エネルギーで６る。 第５図は同様なＧａＡｓ１一ついての比較である。 空乏層が調整されているが、表面準位密度はＩｎＰの場
合のよう響二多くは減少していないことがわかる０ 第６図は本発明（二よる燐薄膜を付した場合と付さない
場合のＧａＡｓのラマンスペクトルの強度の比較である
。破線が単純なＧａＡｓ、実線が燐薄膜を有するＧａＡ
ｓである。 このデータは燐の障壁が存在するとＧａＡｓの表面障壁
が低下することを示唆する。これは燐層をＭＩＳ装置お
よびシロブトキー形装置、ならび（ニオブトエレクトロ
ニクス装置の性能の改良ζ：使用可能であることを示す
。 第７図は燐薄膜を付した場合と付さない場合のＧａＡｓ
のフォトルミネッセンスの曲線形状の比奴であり、破線
がＧａＡｓ単独の場合、実線が本発明 ：Ｃ二よる燐薄
膜を付した場合である。 この図から、燐薄膜が存在する場合ＧａＡｓ表面で電子
濃度が増加することを結論することができる。というの
は、この挙動は表面障壁が減少した場合、即ち、第６図
１：示す結果と一致した場合（二考えられるものだから
である。 第８図は燐薄膜が存在する場合ＧａＡｓが発生するフォ
トルミネッセンスの強度が増加することを示す。ＧａＡ
ｓ単独のフォトルミネッセンス０．）強りを破線で、燐
薄膜を有する場合の強度を実線で示す０ このフォトルミネッセンスの増加は、得ひ、燐薄膜が存
在する場合Ｃ二表面準位の数が減少することを示唆する
。この結果は第６図および第７図の結果と一致する。 第ｆｉ、７．８図の燐薄膜は、製造業者（−よって自由
電子７ ｘ １０１７個／立方センチメートル（−調製
されたＧａＡｓの＜１１１＞表面（−成長した。 層状のしわのあるシート様の局所規則性を有する燐薄膜
をＧ ａ Ａ ｓ上（−堆積した場合（二Ｇ ａ Ａ
ｓの表面障壁が減少したと結論される。実験Ｃユよれば
表面準位密度が１オーダーの大きさ低下することが示さ
れた。 ここで見い出されたフォトルミネッセンスの増加はオプ
トエレクトロニクス装置（二とって極めて重要である。 それは表面再結合率の低下を意味する。 こうして、Ｉ−Ｖ型半導体上（二堆積した層状のしわの
あるシート様の局所規則性を有するポリグニクチド表面
膜は、表面準位密度を低減し、空乏層の調整を許容し、
表面障壁を低減し、表面の自由電子濃度を増加し、フォ
トルミネッセンス強度を増加し、かつ表面再結合率を低
減する。 本発明（二よる￥、霞 第９図を参照すると、本発明ＣユよるＭＩＳＦＩＤＴは
ｌ−Ｖ型半導体材料本体２０、高導電度の島状領域２２
、その島状領域２２間の電導路（チャンネル）２４、ソ
ースおよびドレイン金回電極（コンタクト）２６、ゲー
ト金属電極（コンタクト）２８、絶縁＠３０、およびバ
ッジベージ３ン壱３２からなる。 本発明しよると、牟−のものであって同時（二本体２０
上（ユ堆積してもよい絶縁層３０およびパッシベーショ
ン層３２は新規なアモルファスの層状の燐または＠林の
高１ニクチド伺科、例えば、ＭＰｒｓ （式中Ｍはアル
カリ金属である０）またはＭＰｘ（式中、Ｍはアルカリ
金楓、Ｘは１５以上であり、アルカリ金楓は特にカリウ
ムである。）でるる〇 第１０図は本発明（二よるＭＥＳＦＥＴを示す。これは
Ｉ−Ｖ族化合物半導体本体３４、高導電度の島状領域３
６、ソースおよびドレイン電極３８、ゲート電極４０、
チャンネル４２、および本発明（二よるバンシペーシａ
ン＠４４刀龜らナル。このパッシベーション層４４はソ
ースおよびドレインからゲートまでの表面電流を低減す
る。 本発明（：よれば、第１１図（二示すようζ二、■−■
型材料本体を用いる別のＭＩＳ装匝を作成することがで
きる。この場合、一般的（ユ２で指示されるｌ−Ｖ型材
料本体（二適当にドーピングしてＰ影領域４およびＮ影
領域６を形成する。次いで、その上Ｉ：本発明（−よる
ボリフ゛ニクチドまたは元素状プニクチド１鱒８を堆積
し、コＪ￥ｉ当（ニマスクをしてエツチングし、それか
らアルミニウムのよりな金稍を堆積してドレイン１０、
ゲート１２、およびソース１４を形成する。この分野の
当業者は本発明による高プニクチド絶縁層を用いて他の
多くのＭＩ Ｓｍ造および装置を製造することができる
ことを認めるであろう。 殆んどのｌ−Ｖ型半導体（−よる接合を有づ−る装置は
接合の端部が装置表面（イ＾出したプレーナ（１り造ま
たはメサ構造のいずれ刀）である○いくつかの１要な応
用（例えば、元通信用のＰＩＮｔ−たけアバランシェ元
検出ダイオード）の揚台、装置のノイズを低く保つため
（−操作逆バイアス下での暗電流（即ち、イルミネーシ
ョンなしの電流）をできるだけ少なくすることが不可迫
である。この暗電流の表面電流成分は著しいので、表面
の「不活性化（パッシベーション）」（即ち、表面電流
路の減少または削除）（二よって表面電流を最小限しす
ることが象ましい。これは露出した装置の表面Ｃ二適当
な絶縁材料の薄膜を堆積して行なう。そのためにｍ−ｖ
型装置Ｃ：現在用いられている材料（−は５ｉｎ２＋
Ｓ ｉ３Ｎ４ｍポリイミド、フォトレジストなどがある
が、いずれも表面電流を必要な非常に低い値までコント
ロール可能Ｃ７）ｈつ再現性よく低減することが不可能
である。 本発明では、このタイプのＩ−Ｖ型半導体装置（二ポリ
１ニクチド伺料（例えは、燐−ＭＰ１５ 、またけＭＰ
ｘ （式中、Ｘは１５もしくはそれ以上であり、Ｍはカ
リウムのようなアルカリ金属である。）〕の薄膜を用い
る□これらの材料は１）良好な物理的および１ヒ学的安
定性、２）高い電気抵抗度、３）ポリ１ニクチド（ユお
ける原−ｖ型伺料基体上に成長するのに好ましい傾向ま
たは「親和性」を有する。 第１２図を参照すると、いろいろな層を含む見−■型材
料本体４６はその上Ｉ：堆積した会同電極４８．５０を
有する。層５２．５４．５ｆｉの間の漏れを生じる表面
電流成分を減少するために、本発明（二よるプニクチド
の薄＠５８を堆積する。 第１２図（二重水した装置は、例えば、Ｐ−１−Ｎ元検
出ダイオードまたはアバランシェクーイオードであるこ
とができる。 第１２図１（二重水した装置はプレーナ構造である○メ
サ構造の装置を第１３図に示−ｊｎこれはｌ−Ｖ型半導
体の各種の層５９．６ｇ、６２，６４゜６６．６８およ
び金属電極７０．７２からなる。 再び、界面７４，７６．７８．）１０．８２を横断し、
層５８＊ｆｉＯ，６２，６４，６６，６８間を流れる表
面電流を防止するためＣ二高ブニクチドバッシベーシロ
ン層８４．８６を設ける。 第ｉ３図Ｃ二図示した装置は、例えば、光検出Ｐ−Ｉ−
Ｎダイオードまたはアバランシェダイオードであること
ができる６、 第１２．１３図は両方とも本発明の新規なプニクチド層
をオプトエレクトロニクス装置の表面電流を低減するた
めＣ−使用する場合を説明する□本発明のオプトエレク
トロニクス装ｖｉ、ｉ二対スルもう】つの重要な応用は
、本発明の新規なプニクチド層がそれを適用するｌ−Ｖ
型化合１勿半導体の表面Ｃ二おける表面再結合率を低減
する事実ｌ二恭づ〈Ｏ高ａ度（ニドープしたＧａＡｓの
＜１１１＞表面（一層状のしわのあるシート様の燐の薄
＠を成長したものはフォトルミネッセンス強度が２．５
倍ｉ ７Ｊ［Ｉすることが沖］定された。このフォト
ルミネッセンス強度の増加は表面における再結合率の低
下を示唆する。表面再結合率が低いほど、ｌ−Ｖ族化合
物半導体を用いる発光ダイオード、レーザ、太（＠電池
、光電陰極、光検出器のようなオツドエレクトロニクス
装置の性能はより良好であることが知られている。 本発明Ｃ二より、新規な層状構造の尚プニクチド材料を
オプトエレクトロニクス装置の発光または受光表面１：
適用する。 こうして第１４図を参照すると、本発明にょる受光装置
はプニクチドを含むｌ−Ｖ族または金４１間化合物半導
体本体８８と受光狭面９２１−堆積した高プニクチド層
９０刀為らなる。 四様じ、第１５図６二図示するように、本発明による発
光装置は、再ひ、金鴎間化合物半導体本体９４とその発
光表面９８上−二堆積した高りニクチド層９６刀為らな
る。受光または発光装置が横断線１００．１０２で示さ
れるよう（−表面９２．９８上Ｃ″−表われる２または
それ以上の半導体層を有する場合、ｔｔｉ９ｏ、９ｈＦ
ｉ表面電流も低減する。層９０．９６は、また、第９〜
１３図の装置ζ；おけるように、電極（図示せず）間の
責面亀流も低減するＯ こうして、本発明Ｃ二より、フーニクチド、特じ腸−Ｖ
型半導体を含む化合物および金槁間半導体の絶縁および
パッシベーションを開示し、そして、層状のしわのぬる
シート様の局所規則性を有する新規な形飴の高プニクチ
ド薄膜を開示する０このような層を１ニクチドに基づく
半導体上６−堆積した場合、表面単位密度を低減し、空
乏層の調整を許容し、表面障壁を低減し、艮面区二おけ
るキャリア裏庭を増加し、フォトルミネツセンスヲ４ｆ
））Ｊｕシ、そして茨面区二おけるキャリア再結盆率を
低減することを示す。絶縁およびバッジベージ目ンのた
めに高７′ニクチド層を用いるＮ１ＩＳおよびショット
□キー形装置、特Ｃ二ＭＩＳＦＩ！；ＴおよびＭＥＳ
Ｆｌｉ；Ｔを開示する。また、絶縁、パッシベーション
、性能アップ、寿命増のためＣ：そうした層を用いる各
種のｔｇＡ元学装置を開示する。 本発明で用いるフ”ニクチドを含む半導体は普通会員間
半導体または化合物半導体と呼はれる。鳳−Ｖ型半導体
は、周期律表の第１族および第Ｖ族の元素からなる化合
物半導体、金國間半導体であり、例えば、燐化アルミニ
ウム（ＡＩＰ）、砒化アルミニウム（ＡＩＡｓ）、アン
チモン「ヒアルミニラム（ＡＩＳｂ）、燐化ガリウム（
ＰＧａ）、砒化ガリウム（ＧａＡｓ ）、アンチモンｆ
ヒガリウム（ＧａＳｂ）、燐化インジウム（ＩｎＰ）、
砒ｆヒインジウム（Ａｓｌｎ入アンチモン１ヒインジク
ム（ＩｎＳｂ）のような二元系半導体、そして三元系半
導体、および四元系半導体である。プニクチドは周期律
表の第５族元素、即チ、輩素、燐、砒素、アンチモンお
よびビスマスを意味する。 こうして、前に記載した目的は、とりわけ以上の説明か
ら明らかでめるが、有効Ｃ二達成烙れ、そして、上記の
方法および装置は本発明の範囲を逸脱することなく変形
して実施することが可能なので、以上の記載および図面
（二記載したすべての事項祉説明のため（：為したもの
であって発明をこれら（二限定するものではないことが
認められよう。 同様Ｃユ、特許請求の範囲はとこＣ″−開示した本発明
のすべての態様を包括することを意図しており、また特
許請求の範囲（：含まれるすべての事項は本発明の範囲
内のものであることが理解されるべきである。 特（ユ、特許請求の範囲Ｃ二おいて、成分とか化合物は
適合可能な混合物をも含むことが理解されるべきである
。
第１図は異なる基体温度で成長した膜のラマンスペクト
ル図、 第２図は低温で成長した膜のラマンスペクトルとしわの
あるシートの層状構造６ユついて計算した理論値との比
較グラフ商、 第３図は本発明Ｃ−よる絶縁ｆωを有する燐化インジウ
ム（二ついての規格容量対電圧のグラフ図、第４図は燐
化インジウム上のいろいろな絶縁おヨヒパッシベーシ目
ンＩ酋（二ついての衣面Ａμ位密度対エネルギーのグラ
フ図、 第５図は本発明Ｃ二よる層を堆積し六−砒化ガリウムに
ついての規格定ｎ゛対電圧のグラフ図、第６図は本発明
による膜を付した場合とｑ＝を畑なイ場合の砒化ガリウ
ムのラマンスペクトル強度の比較グラフ図、 第７図は本発明（二よる膜を付した場合と伺さない場合
の砒化カリウムのフォトルミネッセンスの曲線形状の比
較グラフ図、 第８図は本発明による１漢を付したｊ８合と付ｉｆｘい
場合の砒化ガリウムのフォトルミネッセンスの強度の比
較グラフ図、 第９図は本発明（二よるＭＩＳＦＥＴ（ｖ概略横断面図
、 ＠１０図は本発明（−よるＭ Ｅ Ｓ Ｆ′Ｅ ｑ′ノ
概略横ｔａｒ面図、 第１１図は本発明（−よるＭＩＳＦＥＴＯ）概略横断面
図、 第１２図は本発明Ｃ：よる光検知ダイオードの析り略横
断面図、 第１３図は本発明Ｃ二よるもう１つの光検知ダイオード
の概略横断面図、 第１４図は本発明（二よる受光装置の概略憶断面図、 第１５図は本発明（二よる発光装置の概略横断面図 である（複数の図面（−おいて同じ参照記号は同じ要素
を畏わす）０ ２０ 、３．４・・・・・・ｌ−Ｖ型半導体本体、２２
．３６・・・・・・ソースおよびドレイン、２４．４２
・・・・・・チャンネル、２６．３８・・・・・・ソー
スおよびドレイン′ＦＰＬ極、２８．４０・・・・・・
ゲート電極、３０・・・・・・絶４ｆｆｌｅ、３２．４
４・・・・・・バッジベージロン層、４６・・・・・・
ｌ−Ｖ型半導体本体、４８・・・・・・電極、５２，５
４．５６・・・・・・半導体層、５８・・・・・・プニ
クチド薄喚、５９ ＊ ｈ Ｏ＋ ６２ ＊６４．６６
．６８・・・・・・半導体Ｉ＠、７０ 、７２・・・・
・・金Ｍｔｍ、８４．８６・・・・・・バッジベージジ
ン層、８８．９４・・・・・・半導体本体、９０．９６
・旧・・高プニクチド層。 特許出願人 ストウファー ケミカル カンパニー 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 古 賀 哲 次 弁理士 山 口 昭 之 弁理士 西 山 雅 也 ＦＩＧ、 １ 周 彼 （乞 （とＮ−′） ＦＩＧ、 ２ ７１１ 放 孜 （ど閂−１） ＦＩＧ、 ３ トパ−ヒ・ンク２Ｘ １０１５ 一’Ｓ −２−１＋ ２ ３ Ｖ（ノナく＝）Ｌ、ト２ ＦＩＧ、 ４ 化ヒｎ罠中友 エネノノ・ギー（ＥＶＩ 口Ｇ、５ −３ −２ ｍｌ ＋ ２ ３１ ＦＩＧ、 ６ ＦＩＧ、 ７ 波 長（ハ） ＦＩＧ、 ８ 旅長（Ａ） ＦＩＧ、 ９ ＦＩＧ、ｌｏ ＦＩＧ、 ＩＩ ＦＩＧ、 １２ ＦＩＧ、 １３ ＦＩＧ、Ｉ４ 第１頁の続き 優先権主張 ０１９８群２月１７日［相］米国（Ｕ Ｓ
）［株］郭１１１５■発明者 デイエゴ ジョーズ ア
メリカ合衆国、ニューオレゴ ンーハドソン、セニツク ０発 明 者 ハーベイ ブルース アメリカ合衆国、
ニューセレゼ ジ、セイレム ロード ＠発明者 ロザリエ シャバター アメリカ合衆国、ニ
ューワンハンドレッドセブン・ ０発 明 者 ウィリアム エドワー アメリカ合衆国
、カリフ：ド スパイサー ド、メイフィールド ア・
ヨーク １０５２０．クロトン−オ ドライブ ２８テイー ヨーク １０５７６、パウンド リツ ヨーク １１３６６、フラッシング。 ティサード ストリート ７５−１４ オルニア ９４３０５．スタッフオー ベニュ ７８５
ル図、 第２図は低温で成長した膜のラマンスペクトルとしわの
あるシートの層状構造６ユついて計算した理論値との比
較グラフ商、 第３図は本発明Ｃ−よる絶縁ｆωを有する燐化インジウ
ム（二ついての規格容量対電圧のグラフ図、第４図は燐
化インジウム上のいろいろな絶縁おヨヒパッシベーシ目
ンＩ酋（二ついての衣面Ａμ位密度対エネルギーのグラ
フ図、 第５図は本発明Ｃ二よる層を堆積し六−砒化ガリウムに
ついての規格定ｎ゛対電圧のグラフ図、第６図は本発明
による膜を付した場合とｑ＝を畑なイ場合の砒化ガリウ
ムのラマンスペクトル強度の比較グラフ図、 第７図は本発明（二よる膜を付した場合と伺さない場合
の砒化カリウムのフォトルミネッセンスの曲線形状の比
較グラフ図、 第８図は本発明による１漢を付したｊ８合と付ｉｆｘい
場合の砒化ガリウムのフォトルミネッセンスの強度の比
較グラフ図、 第９図は本発明（二よるＭＩＳＦＥＴ（ｖ概略横断面図
、 ＠１０図は本発明（−よるＭ Ｅ Ｓ Ｆ′Ｅ ｑ′ノ
概略横ｔａｒ面図、 第１１図は本発明（−よるＭＩＳＦＥＴＯ）概略横断面
図、 第１２図は本発明Ｃ：よる光検知ダイオードの析り略横
断面図、 第１３図は本発明Ｃ二よるもう１つの光検知ダイオード
の概略横断面図、 第１４図は本発明（二よる受光装置の概略憶断面図、 第１５図は本発明（二よる発光装置の概略横断面図 である（複数の図面（−おいて同じ参照記号は同じ要素
を畏わす）０ ２０ 、３．４・・・・・・ｌ−Ｖ型半導体本体、２２
．３６・・・・・・ソースおよびドレイン、２４．４２
・・・・・・チャンネル、２６．３８・・・・・・ソー
スおよびドレイン′ＦＰＬ極、２８．４０・・・・・・
ゲート電極、３０・・・・・・絶４ｆｆｌｅ、３２．４
４・・・・・・バッジベージロン層、４６・・・・・・
ｌ−Ｖ型半導体本体、４８・・・・・・電極、５２，５
４．５６・・・・・・半導体層、５８・・・・・・プニ
クチド薄喚、５９ ＊ ｈ Ｏ＋ ６２ ＊６４．６６
．６８・・・・・・半導体Ｉ＠、７０ 、７２・・・・
・・金Ｍｔｍ、８４．８６・・・・・・バッジベージジ
ン層、８８．９４・・・・・・半導体本体、９０．９６
・旧・・高プニクチド層。 特許出願人 ストウファー ケミカル カンパニー 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 古 賀 哲 次 弁理士 山 口 昭 之 弁理士 西 山 雅 也 ＦＩＧ、 １ 周 彼 （乞 （とＮ−′） ＦＩＧ、 ２ ７１１ 放 孜 （ど閂−１） ＦＩＧ、 ３ トパ−ヒ・ンク２Ｘ １０１５ 一’Ｓ −２−１＋ ２ ３ Ｖ（ノナく＝）Ｌ、ト２ ＦＩＧ、 ４ 化ヒｎ罠中友 エネノノ・ギー（ＥＶＩ 口Ｇ、５ −３ −２ ｍｌ ＋ ２ ３１ ＦＩＧ、 ６ ＦＩＧ、 ７ 波 長（ハ） ＦＩＧ、 ８ 旅長（Ａ） ＦＩＧ、 ９ ＦＩＧ、ｌｏ ＦＩＧ、 ＩＩ ＦＩＧ、 １２ ＦＩＧ、 １３ ＦＩＧ、Ｉ４ 第１頁の続き 優先権主張 ０１９８群２月１７日［相］米国（Ｕ Ｓ
）［株］郭１１１５■発明者 デイエゴ ジョーズ ア
メリカ合衆国、ニューオレゴ ンーハドソン、セニツク ０発 明 者 ハーベイ ブルース アメリカ合衆国、
ニューセレゼ ジ、セイレム ロード ＠発明者 ロザリエ シャバター アメリカ合衆国、ニ
ューワンハンドレッドセブン・ ０発 明 者 ウィリアム エドワー アメリカ合衆国
、カリフ：ド スパイサー ド、メイフィールド ア・
ヨーク １０５２０．クロトン−オ ドライブ ２８テイー ヨーク １０５７６、パウンド リツ ヨーク １１３６６、フラッシング。 ティサード ストリート ７５−１４ オルニア ９４３０５．スタッフオー ベニュ ７８５
Claims (1)
- 【特許請求の範囲】 １、半導体の表面Ｃ：高プニクチド層を使用する方法。 ２、前記半導体がｚ−■型半導体からなる特許請求の範
囲第１項記載の方法。 ３、前記半導体が１ニクチドを陰む化合物半導体である
特許請求の範囲第１項記載の方法。 ４、前記高プニクチド層が絶縁体である特許請求の範囲
第１項記載の方法。 ５、前記高１ニクチド層が前記半導体の表面を特徴とす
る特許請求の範囲第１項記載の方法。 ６、前記高７′ニクチド層が前記半導体の表面の宍面準
位密度を低減する特許請求の範囲第１項記載の方法。 ７、 前記高プニクチド層が前記半導体の表面３二おけ
る電荷キャリアの再結合率を低減する特許請求の範囲第
１項記載の方法。 ８、前記高プニクチド層が前記半導体のフォトルミネセ
ンスを増加する特許請求の範囲第１項記載の方法。 ９、金属−絶縁体一半導体（ＭＩＳ）半導体装置Ｃおけ
る特許請求の範囲第１項記載の方法。 肚金属−半導体（ＭＥＳ）半導体装置（＝おける特許請
求の範囲第１項記載の方法。 １１、ＭＩＳＦＥＴ＋ユおける特許請求の範囲第１項記
載の方法。 １２、ＭＫＳＦＥＴ（二おける特許請求の範囲第１項記
載の方法。 １３、オプトエレクトロニクス装置１−おける特許請求
の範囲第１項記載の方法。 １４、発光装置における特許請求の範囲第１項記載の方
法。 １５、受光装置Ｃおける特許請求の範囲第１項記載の方
法。 １６、Ｐ−Ｉ−Ｎダイオード（−おける特許請求の範囲
第１項記載の方法。 １７、アバランシェフォトダイオードＣ二おける特許請
求の範囲第１項記載の方法。 １８、太陽電池Ｃおける特許請求の範囲第１項記載の方
法。 １９、レーザにおける特許請求の範囲第１項記載の方法
。 ２０、元電陰極砿二おける特許請求の範囲第１項記載の
方法。 ２１、前記高１ニクチド層を異なる組成からなる接散の
半導体層を横切って延在させる特許請求の範囲第１項記
載の方法。 ２２、前記高１ニクチド層が絶縁体であって前記半導体
の表面を特徴とする特許請求の範囲第１項記載の方法。 ２３、半導体装置上Ｃ二高１ニクチド絶ｅ＊層を堆積し
て該半導体装置を絶縁する特許請求の範囲第１項記載の
方法。 あ、前記半導体装置がＷ−Ｖ型半−導体を含む特許請求
の範囲第２３項記載の方法。 ５、前記半導体装置上にプニクチドおよびアルカリ金員
を真空中で共蒸着（ｃｏ−ｅｖａｐｏｒｏｔｉｏｎ ）
する特許請求の範囲第２３項記載の方法。 ２６、前記半導体装置がｌ−Ｖ型半導体を含む特許請求
の範囲第２５項記載の方法。 ２７、前記高プニクチド層が層状の局所規則性を有する
特許請求の範囲第１項から第３項までおよび第２３項か
ら第２６項までのいずれか（二記載の方法。 ２８、前記高プニクチド層をＰ２蒸気源刀・ら堆積して
形成する特許請求の範囲第１項乃１ら第３項までおよび
第２３項から第２６項までのいずれカ（二記載の方法。 ２９、前記高プニクチド層をスパッタリングで形成する
特許請求の範囲第１項乃）ら第３項までおよび第２３項
刀島ら第２６項までのいずれか（一記載の方法。 ３０゜前記高プニクチド層を分子線堆積法で形成する特
許請求の範囲第１項から第３項までおよび第２３項から
第２６項までのいずれカ（二記載の方法。 ３１、前記高プニクチド層を真空堆積法で形成する特許
請求の範囲第１項から第３項までおよび第２３項から第
２６項までのいずれか（：記載の方法。 ３２、前記高プニクチド層を化学気相堆積法で形成する
特許請求の範囲第１項から第３項までおよび第２３項か
ら第２６項までのいずれかＣ−記載の方法。 あ、前記半導体がＧａＡｓである特許請求の範囲第１．
２３および２４項のいずれ７＞ｌ二記載の方法０３４、
前記半導体がＩｎＰである特許請求の範囲第１．２３お
よび２４項のいずれか３：記載の方法０３５、前記半導
体がＧａＰである特許請求の範囲第１．２３および２４
項のいずれカ（二記載の方法０３６、前記プニクチドが
元素状である特許請求の範囲第１項から第３項までおよ
び第２３項から第２６項までのいずれか（二記載の方法
。 ３７、前記プニクチドがｏＶである特許請求の範囲第３
６項記載の方法。 ３８、前記プニクチドが砒素である特許請求の範囲第３
６項記載の方法０ ３９、前記プニクチドがアンチモンである特許請求の範
囲第３６項記載の方法。 ４０、前記プニクチドがビスマスである特許請求の範囲
第３６項記載の方法。 ４１、前記１ニクチドが層状の局所規則性を有する特許
請求の範囲第３６項記載の方法。 ４２、前記１ニクテドが層状のしわのあるシート様の局
所規則性を有する特許請求の範囲第３６項記載の方法。 ４３、前記１ニクチドがアルカリ金員プニクチドである
特許請求の範囲第１項から第３項１でおよび第２３項か
ら第２６項までのいずれ〃為（：記載の方法。 ４４、前記プニクチドが燐である特許請求の範囲第４３
項記載の方法。 ４５、前記プニクチドが砒素である時ｆＪ’ｆ請求の範
囲第４３拍記載の方法。 栃、前記プニクチドがアンチモンである特許請求の範囲
第４３項記載の方法。 ４７、前記プニクチドがビスマスである特許請求の範囲
第４３項記載の方法。 ４８．前記フ゛ニクチドが喘状の局所規則性を有する特
許請求の範囲第４３項記載の方法。 ４９、前記プニクチドがしわのあるシート様の局所規則
性を有する特許請求の範囲第４３順記載の方法。 ５（Ｊ、前記アルカリ金部がカリウムである特ｉｉ’Ｆ
請求の範囲第４３項記載の方法。 ５１、前記プニクチドが式ＭＲｓ（式中、Ｍはアルカリ
金員、Ｐはプニクチドである。）を有するポリ１ニクチ
ドである特許請求の範囲第１項から第３項までおよび第
２３項刀λら第２６ｍまでのいずれか（一記載の方法。 ５２、前記プニクチドが式ＭＰｘ（式中、Ｍはアルカリ
金４、Ｘは１５から無限までであろう）を有するポリプ
ニクチドである特許請求の範囲第１項から第３項までお
よび第２３功から第２６項までのいずれカ（：記載の方
法。 ５３、ＭＩＳ装置Ｃ：おける特許請求の範囲第１項から
第３項までおよびｖ、２３項から第２６項までのいずれ
カニ１″−記載の方法ワ ５４、ＭＩＳＦＥＴにおけるｌ庁許請求の範囲第５３項
記載の方法。 ５５、前記半導体がＭＥＳ装置を構成する特許請求の範
囲第１項力為ら第３項および第２３項から第２６項まで
のいずれη島に記載の方法り５６、前記装置がＭＥＳＦ
ＥＴである特許請求の範囲第５５項記載の方法。 ５７、＃記半導体がオプトエレクトロニクス装置を構成
する特許請求の範囲第１項乃１ら第３項までおよび第２
３項から第２６項までのいずれカｌ二記載の方法。 ５８、前記装置が発光装置である特許請求の範囲第５７
項記載の方法。 ５９、前記装置が受光装置である特許請求の範囲第５７
項記載の方法。 印、前記装置がレーザである特ｔ’ＦＩｉＮ求の範囲第
５７項記載の方法。 ６１、前記装置がＰ−Ｉ−Ｎダイオードである特許請求
の範囲第５７項記載の方法。 ６２、前記装置がアバランシェタイオードである特許請
求の範囲第５７項記載の方法、 ６３、前記装置が太陽電池である特許請求の範囲第５７
項記載の方法。 ６４、前記装置が元電隘極である特許請求の範囲第５７
項記載の方法０ ６５、半導体上響ユ堆積した高プニクチド層を有する半
導体装置０ 関 前記半導体が■−Ｖ型半導体である特許請求の範囲
第２３項記載の半導体装置。 ６７、前記半導体が１ニクチドを含む化合物半導体でお
る特許請求の範囲第６５項記載の半導体装置０ ６８、前記高プニクチド層が絶縁体である特許請求の範
囲第６５８１記載の半導体装置。 ６９、前記高プニクチド層が前記半導体の表面を特徴と
する特許請求の範囲第６５項記載の半導体装置。 ７０、前記高１ニクチド層が前記半導体の表面の表面準
位密度を低減する特許請求の範囲第６５項記載の半導体
装置。 ７１、前記高プニクチド層が前記半導体の表面（−おけ
る電荷キャリアの再結合率を低減する特許請求の範囲第
６５項記載の半導体装置。 ７２、前記高プニクチド層が前記半導体のフォトルミネ
センスを増加する０許請求の範囲第６５項記載の半導体
装置。 ７３、金目−絶縁体一半導体（ＭＩＳ）の半導体装置で
ある特許請求の範囲第６５項記載の半導体装置。 ７４、金４−半導体（ＭＥＳ）の半導体装置である特許
請求の範囲第６−５項記載の半導体装置○７５、ＭＩＳ
ＦＥＴである特許請求の範囲第６５項記載の半導体装置
０ ７６、ＭＥＳＦＢＴである特許請求の範囲第６５項記載
の半導体装置。 ７７、オプトエレクトロニクス装置である特許請求の範
囲第６５項記載の半導体装置。 ７８、発光装置である特許請求の範囲第６５項記載の半
導体装置。 ７９、受光装置である特許請求の範囲第６５項記載の半
導体装置。 ８ｔ、１． Ｐ −Ｉ −Ｎダイオードである特許請求
の範囲第６５項記載の半導体装置。 ８１ アバランシェフォトダイオ−自：おける特許請求
の範囲第６５ＪＪｊ記載の半導体装置。 ８２、太陽電池（−おける特許請求の範囲第（ｉ ５項
記載の半導体装置。 ８３、レーザである特許請求の範囲第ｆｉ５ｉ記載の半
導体装置。 ８４、光電陰極である特許ｊｔＮＸ（／Ｊ範囲第６５項
記載の半導体装置。 ８５、前記高プニクチド層が異なる組成からなる複数の
半導体層を横切って延在する特許請求の範囲１００項記
載の半導体装置。 郡、前記高プニクチド層が絶縁体であって前記半導体の
表面を特徴とする特許請求の範囲第６５項記載の半導体
装置。 ８７、前記高プニクチド層がポリ１ニクチドである特許
請求の範囲第６５項記載の半導体装置。 ” ＩｊｆＪ ％己高プニクチド）台がボリフ′ニクチ
ドである特許請求の範囲第６８項１己栽の半導体装置。 ８９、更ｅｉ−ｖ型坐導体（Ａ科を含む特許請求の範囲
第８８す１記載の半導体装置。 ９０、前記１／ｉノニクチド層が層状の局所規則性を有
する特許請求の範囲第６５項力・ら第６７頂捷でおよび
第８７項乃）ら第８９項までのいずれ７＋λにム己載の
半導体装置。 ９１、 ｉｉＪ記高プニクチド層をＰ２蒸気源から堆積
して形成する特許請求の範囲第６５項から第６７項まで
および第８７項から第８９項までのいずれかＣ二記載の
半導体装置。 ９２、前記高プニクチド層をスパッタリングで形成する
特許請求の範囲第６５項項乃ら第６７項までおよび第８
７項から第８９項までのいずれか（二記載の半導体装置
。 ９３、前記高プニクチド層を分子線堆積法で形成する特
許請求の範囲＠６５項から第６７項までおよび第８７項
刀１ら第８９項′までのいずれかＣ二記載の半導体装置
。 ９４、前記高プニクチド層を慕空堆積法で形成する特許
請求の範囲第６５項から第６７拍寸でおよび第８７功か
ら第８９項までのいずれ７ｈｌ二す己載の半導体装置。 ９５．１−Ｖ族化合物半導体装置である特許請求の範囲
第８７項記載の半導体装Ｗｌｒｓ９６、前記高プニクチ
ド層を化学気相堆ａｔｔ法で形成する特許請求の範囲＠
６５項から第６７項までおよび第８７項から第８９項寸
でのいずれたＣ記載の半導体装置。 ９７、１Ｊｉｌ記半導体がＧａＡｓである特許請求の範
囲第（ｉ５．８７および８８項のいずれ〃）に記載の半
導体装置。 ９Ｂ、前記半導体がＩｎＰであるｑテ許請求の範囲第６
５．８７および８８項のいずれか１：記載の半導体装置
。 泉、前記半導体がＧａＰｆある特許請求の範囲第６５．
８７および８８項のいずれか（一記載の半導体装置。 １００ 前記プニクチドが元素状でめる特許請求の１［
４囲第６５項から第６７項までおよび第８７項から第８
９項までのいずれか（二記載の半導体装置。 １０１、前記プニクチドが隣である特許請求の範囲１０
０項記載の半導体装置。 １０２、前記１ニクチドが砒素である特許請求の範囲第
１００項記載の半導体装置。 １０３、ｆｌｆｆ記プニクチドがアンチモンである特許
請求の範囲第１００項記載の半導体装置。 １０４、前記プニクチドがビスマスである特許請求の範
囲第１００項記載の半導体装置ＣｌＯ３、前記プニクチ
ドが層状の局所規則性を有する特許請求の範囲第１００
項記載の半導体装置０１０６、前記プニクチドが層状で
しわのあるシート様の局所規則性を有する特許請求の範
囲第１００項記載の半導体装置。 １０７、前記プニクチドがアルカリ金稿プニクチドであ
る特許請求の範囲第６５項項乃ら第６７項までおよび第
８７項から第８９項までのいずれか（二記載の半導体装
置。 １０８、前記プニクチドが憐である特許請求の範間第１
０７項記載の半導体装置。 １０９．前記プニクチドが砒素である特許請求の範囲第
１０７項記載の半導体装置。 １１０、前記プニクチドがアンチモンであ請求の範囲第
１０７項記載の半導体装置。 １１１、ＱＴＪ記プニクチドがビスマスでるる特許請求
の範囲第１０７項記載の半導体装置。 １１２、前記プニクチドが層状の局所規則性を有する特
許請求の範囲第１０７項記載の半導体装置。 １１３、ＦＪｒＩ記プニクチドがしわのあるシート様の
局所規則性を有する特許請求の範囲第１０７項記載の半
導体装置。 １１４、市記アルカリ金稍がカリウムでるる特許請求の
範囲第１０７項記載の半導体装置。 １１５、前記１ニクチドが式ＭＰ１６ （式中、Ｍはア
ルカリ金属、Ｐはプニクチドである。）を有するポリプ
ニクチドである特許請求の範囲第６５項から第６７項ま
でおよび第８７項から第８９項までのいずれかζ二記載
の半導体装置。 １１６、前記１ニクチドが式ＭＰｘ（式中、Ｍはアルカ
リ金属、Ｘは１５７．）＞ら無限までである。）を有す
るポリプニクチドである特許請求の範囲第６５項から第
６７項までおよび第８７項から第８９項までのいずれ力
島に記載の半導体装置。 １１７、層状の局所規則性を有するアモルファス高プニ
クチド材料の層からなる新規な形態のプニクチド。 １１８、前記の局所規則性がしわのちるシート様である
こと１−よって史（二特徴付けられる特許請求の範囲第
１１７項記載の新規な形態の１ニクチド。 １１９、 ３００℃より低い温度で基体上（；形成され
た特許請求の範囲第１１７項記載の新規な形態のプニク
チド。 １２０、実質的Ｉ：２０℃で基体上（−形成された特許
請求の範囲８１１７項記載の新規な形態のプニクチド。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/509,210 US4567503A (en) | 1983-06-29 | 1983-06-29 | MIS Device employing elemental pnictide or polyphosphide insulating layers |
| US509210 | 1983-06-29 | ||
| US581115 | 1995-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046035A true JPS6046035A (ja) | 1985-03-12 |
Family
ID=24025736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133474A Pending JPS6046035A (ja) | 1983-06-29 | 1984-06-29 | 高プニクチド層の使用、半導体装置および新規な形態のプニクチド |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4567503A (ja) |
| JP (1) | JPS6046035A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130871A (ja) * | 1985-12-03 | 1987-06-13 | Takagi Seisakusho:Kk | オレフイン系樹脂成形品への印刷方法 |
| JPS62130870A (ja) * | 1985-12-03 | 1987-06-13 | Takagi Seisakusho:Kk | オレフイン系樹脂成形品の凸文字への印刷方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032472A (en) * | 1981-12-30 | 1991-07-16 | Stauffer Chemical Company | Films of catenated phosphorus materials, their preparation and use, and semiconductor and other devices employing them |
| US4818636A (en) * | 1981-12-30 | 1989-04-04 | Stauffer Chemical Company | Films of catenated phosphorus materials, their preparation and use, and semiconductor and other devices employing them |
| US5247349A (en) * | 1982-11-16 | 1993-09-21 | Stauffer Chemical Company | Passivation and insulation of III-V devices with pnictides, particularly amorphous pnictides having a layer-like structure |
| US4761300A (en) * | 1983-06-29 | 1988-08-02 | Stauffer Chemical Company | Method of vacuum depostion of pnictide films on a substrate using a pnictide bubbler and a sputterer |
| IL79612A0 (en) * | 1985-08-09 | 1986-11-30 | American Cyanamid Co | Method and apparatus for the chemical vapor deposition of iii-v semiconductors utilizing organometallic and elemental pnictide sources |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3383567A (en) * | 1965-09-15 | 1968-05-14 | Ion Physics Corp | Solid state translating device comprising irradiation implanted conductivity ions |
| US3571673A (en) * | 1968-08-22 | 1971-03-23 | Energy Conversion Devices Inc | Current controlling device |
| US3700978A (en) * | 1971-03-18 | 1972-10-24 | Bell Telephone Labor Inc | Field effect transistors and methods for making field effect transistors |
| JPS557946B2 (ja) * | 1972-04-19 | 1980-02-29 | ||
| JPS56125875A (en) * | 1980-03-06 | 1981-10-02 | Nec Corp | Semiconductor integrated circuit device |
| US4438351A (en) * | 1981-06-09 | 1984-03-20 | Schuermeyer Fritz L | Gallium arsenide MIS integrated circuits |
| JPS5882570A (ja) * | 1981-11-11 | 1983-05-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
-
1983
- 1983-06-29 US US06/509,210 patent/US4567503A/en not_active Expired - Lifetime
-
1984
- 1984-06-29 JP JP59133474A patent/JPS6046035A/ja active Pending
Non-Patent Citations (2)
| Title |
|---|
| JOURNAL OF APPLIED PHYSICS=1982 * |
| THIN SOLID FILMS=1983 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130871A (ja) * | 1985-12-03 | 1987-06-13 | Takagi Seisakusho:Kk | オレフイン系樹脂成形品への印刷方法 |
| JPS62130870A (ja) * | 1985-12-03 | 1987-06-13 | Takagi Seisakusho:Kk | オレフイン系樹脂成形品の凸文字への印刷方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4567503A (en) | 1986-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247349A (en) | Passivation and insulation of III-V devices with pnictides, particularly amorphous pnictides having a layer-like structure | |
| US5247533A (en) | Gallium nitride group compound semiconductor laser diode | |
| Hawkins et al. | High gain-bandwidth-product silicon heterointerface photodetector | |
| US4119994A (en) | Heterojunction and process for fabricating same | |
| CA1189940A (en) | Semiconductor device | |
| US5616937A (en) | Compound semiconductor luminescent device | |
| JP3497685B2 (ja) | 半導体ｂｃｎ化合物を用いた半導体デバイス | |
| US20050006729A1 (en) | Method of making heterojunction P-I-N diode | |
| Uchiyama et al. | Light-emitting diodes using semiconducting oligothiophenes | |
| JPS6046035A (ja) | 高プニクチド層の使用、半導体装置および新規な形態のプニクチド | |
| US4696828A (en) | Passivation of InP by plasma deposited phosphorus | |
| KR102522298B1 (ko) | 양자점을 포함하는 광센서 | |
| TW201201392A (en) | Semiconductor photosensing device | |
| Makino et al. | Electrical and optical characterizations of (001)-oriented homoepitaxial diamond p–n junction | |
| US11588066B2 (en) | Tandem solar cells having a top or bottom metal chalcogenide cell | |
| KR20020076191A (ko) | 쇼트 턴-오프 시간 광전도 스위치 | |
| Nuese et al. | Efficient 1.06-µm emission from In x Ga 1-x As electroluminescent diodes | |
| US5373172A (en) | Semiconducting diamond light-emitting element | |
| JPH08250764A (ja) | 半導体発光素子 | |
| JP3501299B2 (ja) | 半導体装置 | |
| US4158849A (en) | Heterojunction semiconductor device | |
| CN117253900B (zh) | 一种亮度自适应发光二极管及其制备方法 | |
| JP3514542B2 (ja) | 輝度変調型ダイヤモンド発光素子 | |
| Wronski | Semiconductor heterojunction vidicons | |
| JPH04127569A (ja) | 半導体装置およびその製造方法 |