JPS604668B2 - サイリスタを有する半導体スイツチ - Google Patents
サイリスタを有する半導体スイツチInfo
- Publication number
- JPS604668B2 JPS604668B2 JP51092262A JP9226276A JPS604668B2 JP S604668 B2 JPS604668 B2 JP S604668B2 JP 51092262 A JP51092262 A JP 51092262A JP 9226276 A JP9226276 A JP 9226276A JP S604668 B2 JPS604668 B2 JP S604668B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- semiconductor switch
- current
- auxiliary
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000013642 negative control Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
Landscapes
- Thyristors (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
サィリスタは、負荷電流を比較的小さな制御電流を用い
てターンオンする半導体スイッチである。
てターンオンする半導体スイッチである。
普通のサィリスタにおいてターンオフは、負荷電流を極
小値、所謂保持電流より低くすることによって行なわれ
る。しかしターンオフがターンオンと全く同じように制
御電流により行なわれる所謂ゲートターンオフ形サィリ
スタも公知であり、その際ターンオフのために制御電流
はサィリスタのターンオンの際とは反対の電流方向を有
する。ターンオフ特性はゲ−トターンオフ利得により特
徴付けられそのゲートターンオフ利得は必要な負の制御
電流に対するアノード電流の比として定義されている。
現在公知の実施形態においてターンオフのためには比較
的大きな制御電流が必要であり、その電流は典型的な場
合導適状態において供給される負荷電流の１０〜３０％
に達する。その上、ゲートターンオフサィリスタの日頃
方向損失は通常のサィリスタよりも可成り高い。例えば
ゲートターンオフ利得が非常に大きい際著しい順電圧降
下が生ずる。更にその種のサィリスタの際保持電流も非
常に大きくなる。本発明の基礎となる課題は、制御電流
によりターンオンーターンオフ可能な半導体スイッチを
提供することで、その半導体スイッチが良好なスイッチ
特性の際も保持電流が小さいようにすることである。
小値、所謂保持電流より低くすることによって行なわれ
る。しかしターンオフがターンオンと全く同じように制
御電流により行なわれる所謂ゲートターンオフ形サィリ
スタも公知であり、その際ターンオフのために制御電流
はサィリスタのターンオンの際とは反対の電流方向を有
する。ターンオフ特性はゲ−トターンオフ利得により特
徴付けられそのゲートターンオフ利得は必要な負の制御
電流に対するアノード電流の比として定義されている。
現在公知の実施形態においてターンオフのためには比較
的大きな制御電流が必要であり、その電流は典型的な場
合導適状態において供給される負荷電流の１０〜３０％
に達する。その上、ゲートターンオフサィリスタの日頃
方向損失は通常のサィリスタよりも可成り高い。例えば
ゲートターンオフ利得が非常に大きい際著しい順電圧降
下が生ずる。更にその種のサィリスタの際保持電流も非
常に大きくなる。本発明の基礎となる課題は、制御電流
によりターンオンーターンオフ可能な半導体スイッチを
提供することで、その半導体スイッチが良好なスイッチ
特性の際も保持電流が小さいようにすることである。
特に同時に順方向特性も改善することである。この課題
は本発明により次のようにして解決される。
は本発明により次のようにして解決される。
即ち主サィリスタおよび補助サィリスタを設け、２つの
サィリスタが制御電流によりターンオンーターンオフ可
能であり、２つのサィリスタのアノードを相互に接続さ
せて第１の負荷電流端子に接続し、主サィリスタのカソ
ードを第２の負荷電流端子に接続し、主サィリスタのゲ
ート電極を補助サィリスタのカソードと接続して、制御
電流を補助サィリスタのゲート電極を介して供給し、主
サィリスタのゲートターンオフ利得が補助サィリスタの
ゲートターンオフ利得より大きく、補助サィリスタの保
持電流が主サイリスタの保持電流より小さくすることで
ある。本発明による半導体スイッチの際大きなゲートタ
ーンオフ利得が、同時に保持電流が低い際に得られ、そ
れにより僅かな負荷電流の場合でもサィリスタは良好に
安定する。
サィリスタが制御電流によりターンオンーターンオフ可
能であり、２つのサィリスタのアノードを相互に接続さ
せて第１の負荷電流端子に接続し、主サィリスタのカソ
ードを第２の負荷電流端子に接続し、主サィリスタのゲ
ート電極を補助サィリスタのカソードと接続して、制御
電流を補助サィリスタのゲート電極を介して供給し、主
サィリスタのゲートターンオフ利得が補助サィリスタの
ゲートターンオフ利得より大きく、補助サィリスタの保
持電流が主サイリスタの保持電流より小さくすることで
ある。本発明による半導体スイッチの際大きなゲートタ
ーンオフ利得が、同時に保持電流が低い際に得られ、そ
れにより僅かな負荷電流の場合でもサィリスタは良好に
安定する。
本発明による半導体スイッチの際制御電流が補助サィリ
スタのゲート電極に供給され、一方で補助サィリスタの
負荷電流が制御電流として主サィリスタのゲート電極へ
供給される。
スタのゲート電極に供給され、一方で補助サィリスタの
負荷電流が制御電流として主サィリスタのゲート電極へ
供給される。
ターンオフのために補助サィリス外こ負の制御電流が供
給され、その制御電流は遅くも補助サィリスタが遮断さ
れた後に、そのゲートーカソード間を介して主サィリス
夕に波及し、主サイリスタがターンオフする。本発明の
実施例において、半導体スイッチは、次のように作動さ
れる。
給され、その制御電流は遅くも補助サィリスタが遮断さ
れた後に、そのゲートーカソード間を介して主サィリス
夕に波及し、主サイリスタがターンオフする。本発明の
実施例において、半導体スイッチは、次のように作動さ
れる。
即ち補助サィリスタは主サィリス外こ導適状態において
主サィリスタの順電圧降下を低減させるために一定の制
御電流を供給するのである。この場合主サイリスタはそ
の順電圧降下が制御電流の供給により低下させられるよ
うに設計されている。本発明の有利な構成は、次のよう
にすることである。
主サィリスタの順電圧降下を低減させるために一定の制
御電流を供給するのである。この場合主サイリスタはそ
の順電圧降下が制御電流の供給により低下させられるよ
うに設計されている。本発明の有利な構成は、次のよう
にすることである。
即ち補助サイリスタのゲートターンオフ利得を５より大
きくとり、補助サィリスタの保持電流を少くとも主サィ
リスタの保持電流の１／２より小さくすることである。
本発明による半導体スイッチの前述のデータは商業的に
製作可能である。
きくとり、補助サィリスタの保持電流を少くとも主サィ
リスタの保持電流の１／２より小さくすることである。
本発明による半導体スイッチの前述のデータは商業的に
製作可能である。
次に本発明を図面を用いて詳細に説明する。
半導体スイッチ１は主サィリスタ２および補助サィリス
タ３から成る。２つのサイリスタのアノード端子４およ
び５は相互に接続され、第１の負荷電流端子６と接続さ
れている。
タ３から成る。２つのサイリスタのアノード端子４およ
び５は相互に接続され、第１の負荷電流端子６と接続さ
れている。
第２の負荷電流端子７は同時に主サィリスタ２のカソー
ド端子である。補助サィリスタ３のカソード端子８は主
サィリスタのゲート電極９と接続されている。半導体ス
イッチ自体に制御電流が補助サィリスタ３のゲート電極
１０を介して供給される。補助サィリスタ３が点弧され
ていると、そのカソード電流が制御電流として主サィリ
スタ２に供給され、従って主サィリスタ２は同様に導適
状態へ移行する。
ド端子である。補助サィリスタ３のカソード端子８は主
サィリスタのゲート電極９と接続されている。半導体ス
イッチ自体に制御電流が補助サィリスタ３のゲート電極
１０を介して供給される。補助サィリスタ３が点弧され
ていると、そのカソード電流が制御電流として主サィリ
スタ２に供給され、従って主サィリスタ２は同様に導適
状態へ移行する。
通常は比較的高い主サィリスタの順電圧降下は次のよう
にして著しく低減できる。即ち補助サィリスタを点弧し
たままにし、全導通相の間主サイリスタに制御電流を供
給するのである。付加的に回路素子を挿入接続すること
により本発明による半導体スイッチのスイッチ特性は一
層改善することができる。
にして著しく低減できる。即ち補助サィリスタを点弧し
たままにし、全導通相の間主サイリスタに制御電流を供
給するのである。付加的に回路素子を挿入接続すること
により本発明による半導体スイッチのスイッチ特性は一
層改善することができる。
補助サィリスタのカソ−ド端子と主サィリスタのゲート
端子との間に接続された抵抗１１により負荷電流を比較
的好都合に分配調整することができる。抵抗１１に並列
に接続されたダイオード１２は、ターンオフ電流が主サ
ィリスタの制御電流に弱められずに供給されるような極
性に薮続されている。そして抵抗１３が補助サィリスタ
のカソードとそのゲート端子との間に設けられている。
この抵抗はターンオフ電流の流れを改善し、全体の回路
を不所望な障害点弧に対して応動しないように安定にし
ている。場合によっては抵抗１３はターンオフの際の補
助サィリスタのための過負荷に対する保護装置ともなる
。
端子との間に接続された抵抗１１により負荷電流を比較
的好都合に分配調整することができる。抵抗１１に並列
に接続されたダイオード１２は、ターンオフ電流が主サ
ィリスタの制御電流に弱められずに供給されるような極
性に薮続されている。そして抵抗１３が補助サィリスタ
のカソードとそのゲート端子との間に設けられている。
この抵抗はターンオフ電流の流れを改善し、全体の回路
を不所望な障害点弧に対して応動しないように安定にし
ている。場合によっては抵抗１３はターンオフの際の補
助サィリスタのための過負荷に対する保護装置ともなる
。
第１図に本発明の半導体スイッチの原理回路図および第
２図は第１図の半導体スイッチの変形した実施例を示す
。 １・・・・・・半導体スイッチ、２・・・・・・主サィ
リスタ、３…・・・補助サィリスタ。 Ｆ／Ｇ．／ Ｆ′Ｇ．２
２図は第１図の半導体スイッチの変形した実施例を示す
。 １・・・・・・半導体スイッチ、２・・・・・・主サィ
リスタ、３…・・・補助サィリスタ。 Ｆ／Ｇ．／ Ｆ′Ｇ．２
Claims (1)
- 【特許請求の範囲】 １ 主サイリスタ２および補助サイリスタ３が設けられ
ており、２つのサイリスタが制御電流によりターンオン
およびターンオフされ、２つのサイリスタ２，３のアノ
ード４，５が相互に接続され第１の負荷電流端子６に接
続されており、主サイリスタのカソードが第２の負荷電
流端子７に接続されており、主サイリスタのゲート電極
９が補助サイリスタ３のカソード８と接続されており、
制御電流が補助サイリスタ３のゲート電極を介して供給
され、主サイリスタのゲートターンオフ利得が補助サイ
リスタのゲートターンオフ利得よりも大きく、補助サイ
リスタの保持電流が主サイリスタの保持電流よりも小さ
いことを特徴とするサイリスタを有する半導体スイツチ
。 ２ 主サイリスタのゲートターンオフ利得が５より大き
い特許請求の範囲第１項記載の半導体スイツチ。 ３ 補助サイリスタの保持電流が、少なくとも主サイリ
スタの保持電流の１／２より小さい特許請求の範囲第１
項または第２項記載の半導体スイツチ。 ４ 主サイリスタ２のゲート電極９と補助サイリスタ３
のカソード８との間に抵抗１１が接続されている特許請
求の範囲第１項から第３項までのいずれか１項に記載の
半導体スイツチ。 ５ 抵抗１１がダイオード１２により橋絡されており、
そのダイオードのアノードが主サイリスタのゲート電極
に接続されている特許請求の範囲第４項記載の半導体ス
イツチ。 ６ 補助サイリスタ３のカソード８とゲート電極１０と
の間に抵抗１３が接続されている特許請求の範囲第１項
から第５項までのいずれか１項に記載の半導体スイツチ
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE25347040 | 1975-08-04 | ||
| DE19752534704 DE2534704C3 (de) | 1975-08-04 | 1975-08-04 | Halbleiterschalter mit Thyristoren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5219954A JPS5219954A (en) | 1977-02-15 |
| JPS604668B2 true JPS604668B2 (ja) | 1985-02-05 |
Family
ID=5953151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51092262A Expired JPS604668B2 (ja) | 1975-08-04 | 1976-08-02 | サイリスタを有する半導体スイツチ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS604668B2 (ja) |
| DE (1) | DE2534704C3 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626672U (ja) * | 1992-09-09 | 1994-04-12 | 株式会社イナックス | 洗面器の固定具 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312290U (ja) * | 1989-06-20 | 1991-02-07 |
-
1975
- 1975-08-04 DE DE19752534704 patent/DE2534704C3/de not_active Expired
-
1976
- 1976-08-02 JP JP51092262A patent/JPS604668B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626672U (ja) * | 1992-09-09 | 1994-04-12 | 株式会社イナックス | 洗面器の固定具 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2534704B2 (de) | 1977-09-29 |
| DE2534704C3 (de) | 1978-06-01 |
| DE2534704A1 (de) | 1977-02-10 |
| JPS5219954A (en) | 1977-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793586A (en) | Hybrid high direct current circuit interrupter | |
| US3614474A (en) | Semiconductor power-switching apparatus | |
| US4117350A (en) | Switching circuit | |
| US4217504A (en) | Semiconductor switch with thyristors | |
| GB1137437A (en) | Arc suppressing circuits | |
| JPS604668B2 (ja) | サイリスタを有する半導体スイツチ | |
| US3256448A (en) | Protection circuit of a transistor type direct current constant voltage device | |
| US4636906A (en) | Solid state circuit interruption employing a stored charge power transistor | |
| US4424558A (en) | Freely commutating chopper circuit | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| US3040191A (en) | Switching systems | |
| JPS61285821A (ja) | 電子スイツチ | |
| JPS582153Y2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
| SU655014A1 (ru) | Устройство дл защиты от перенапр жений | |
| JPS5915226Y2 (ja) | 保護回路 | |
| JPS6031312Y2 (ja) | スイツチング回路 | |
| SU507937A1 (ru) | Трехпозиционный переключатель тока | |
| SU687597A1 (ru) | Коммутатор | |
| SU742905A1 (ru) | Устройство дл защиты стабилизатора напр жени | |
| SU554568A1 (ru) | Реле времени | |
| JP2664295B2 (ja) | ゲートターンオフサイリスタのゲート回路 | |
| RU1817236C (ru) | Силовой транзисторный ключ | |
| SU836630A1 (ru) | Стабилизированный источник питани | |
| GB983267A (en) | Semiconductor switch circuit | |
| SU838875A1 (ru) | Устройство дл токовой защиты |