JPS6046825B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6046825B2 JPS6046825B2 JP6364778A JP6364778A JPS6046825B2 JP S6046825 B2 JPS6046825 B2 JP S6046825B2 JP 6364778 A JP6364778 A JP 6364778A JP 6364778 A JP6364778 A JP 6364778A JP S6046825 B2 JPS6046825 B2 JP S6046825B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysiloxane
- semiconductor device
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229920001296 polysiloxane Polymers 0.000 claims description 27
- -1 polysiloxane Polymers 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 21
- 230000007797 corrosion Effects 0.000 description 12
- 238000005260 corrosion Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- KVBCYCWRDBDGBG-UHFFFAOYSA-N azane;dihydrofluoride Chemical compound [NH4+].F.[F-] KVBCYCWRDBDGBG-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000000325 methylidene group Chemical group [H]C([H])=* 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に多層配線
構造における上層配線施設面の表面清浄法を導入した多
層配線型半導体装置の製造方法に関するものである。
構造における上層配線施設面の表面清浄法を導入した多
層配線型半導体装置の製造方法に関するものである。
通常、層間絶縁膜を介して多層金属膜配線を施す時、上
層と下層の導通領域、即ち、スルー・ホール部において
、該スルー、ホール部の深さが深い場合に上層配線が断
線不良を生じる。
層と下層の導通領域、即ち、スルー・ホール部において
、該スルー、ホール部の深さが深い場合に上層配線が断
線不良を生じる。
従来、上記改善策として、液体状ポリキサン液を該半導
体基板上に塗布施設して被膜を作り、該被膜の腐食速度
が早い特性を利用して上記スルー・ホール部の層間絶縁
膜を傾斜腐食して該スルー・ホール部段差を小さくし、
上層配線の断線を防いている。しカルながら、これらの
方法によると、スルー・ホール部を開孔する時に用いた
ホトレジスト膜が該ポリシロキサン膜に被着した時、ホ
トレジスト膜（あるいは該ホトレジスト膜の密着性向上
用に用いるヘキサ、メチレン・ジアシン膜）中の有機系
物質が反応して表面層を異質にし、上記配線用金属膜を
付着させる前の表面処理を不完全にして該金属膜の密着
性を劣化させて微小配線回路の剥離断線やボンディング
部の剥離不良を生じた。本発明の目的は上記の欠点を除
去し、ポリシロキサン膜を用いた表面の清浄化を施して
上層金属膜の密着性を向上させることにある。本発明の
特徴は、下層配線上の層間絶縁膜表面にポリシロキサン
膜を被着させ、所定領域上にホトレジスト膜マスクを設
けて該層間絶縁膜のスルー・ホール部を開孔させる工程
と、上記ホトレジスト膜を除去して後ポリシロキサン膜
表面上に残存するポリシロキサン膜の変質層を荷電粒子
雰囲気に照射して除去する工程と、前記ポリシロキサン
膜の全量を化学的腐食除去する工程と、該スルー・ホー
ル部に接して上層配線を設ける工程とを含む半導体装置
の製造方法である。
体基板上に塗布施設して被膜を作り、該被膜の腐食速度
が早い特性を利用して上記スルー・ホール部の層間絶縁
膜を傾斜腐食して該スルー・ホール部段差を小さくし、
上層配線の断線を防いている。しカルながら、これらの
方法によると、スルー・ホール部を開孔する時に用いた
ホトレジスト膜が該ポリシロキサン膜に被着した時、ホ
トレジスト膜（あるいは該ホトレジスト膜の密着性向上
用に用いるヘキサ、メチレン・ジアシン膜）中の有機系
物質が反応して表面層を異質にし、上記配線用金属膜を
付着させる前の表面処理を不完全にして該金属膜の密着
性を劣化させて微小配線回路の剥離断線やボンディング
部の剥離不良を生じた。本発明の目的は上記の欠点を除
去し、ポリシロキサン膜を用いた表面の清浄化を施して
上層金属膜の密着性を向上させることにある。本発明の
特徴は、下層配線上の層間絶縁膜表面にポリシロキサン
膜を被着させ、所定領域上にホトレジスト膜マスクを設
けて該層間絶縁膜のスルー・ホール部を開孔させる工程
と、上記ホトレジスト膜を除去して後ポリシロキサン膜
表面上に残存するポリシロキサン膜の変質層を荷電粒子
雰囲気に照射して除去する工程と、前記ポリシロキサン
膜の全量を化学的腐食除去する工程と、該スルー・ホー
ル部に接して上層配線を設ける工程とを含む半導体装置
の製造方法である。
本発明によると、スルー・ホール部の層間絶縁膜を傾斜
腐食させるに用いたポリシロキサン膜が”ホトレジスト
膜と接触して表面変質するが、例えば酸素や窒素等のガ
スプラズマ（荷電粒子状態）雰囲気で除去することによ
り、化学的腐食液の濡れ状態が良くなり、且つ腐食速度
が安定化して該ポリシロキサン膜の均一除去が達成でき
、上層配線を施設した時の密着性を向上させ、該配線の
剥離不良、ボンディング剥離不良を解消させることにな
る。
腐食させるに用いたポリシロキサン膜が”ホトレジスト
膜と接触して表面変質するが、例えば酸素や窒素等のガ
スプラズマ（荷電粒子状態）雰囲気で除去することによ
り、化学的腐食液の濡れ状態が良くなり、且つ腐食速度
が安定化して該ポリシロキサン膜の均一除去が達成でき
、上層配線を施設した時の密着性を向上させ、該配線の
剥離不良、ボンディング剥離不良を解消させることにな
る。
次に本発明について図面を参照して説明する。
尚、説明の都合上、半導体装置を構成する一つのスルー
・ホール部領域を用いて、Ａ１膜の二層配線構造の場合
で示した。第１図〜第７図は本発明の一実施例の多層配
線型半導体装置の製造方法を示した断面図であり、シリ
コン基板１と主面絶縁膜２（例えばＳｉＯ２膜やＳｌ３
Ｎ４膜）と不純物拡散素子領域３を有する半導体基板に
対して、第１層目配線としてのＡ１膜４と配線間絶縁膜
として多孔質Ａｌ．Ｏ３膜５を設け、Ａ１膜上に薄い無
孔質Ａｌ．Ｏ３膜６に第１スルー・ホール部７を開孔し
、層間絶縁膜として例えば気相成長ＳｌＯ３膜８を設け
る。
・ホール部領域を用いて、Ａ１膜の二層配線構造の場合
で示した。第１図〜第７図は本発明の一実施例の多層配
線型半導体装置の製造方法を示した断面図であり、シリ
コン基板１と主面絶縁膜２（例えばＳｉＯ２膜やＳｌ３
Ｎ４膜）と不純物拡散素子領域３を有する半導体基板に
対して、第１層目配線としてのＡ１膜４と配線間絶縁膜
として多孔質Ａｌ．Ｏ３膜５を設け、Ａ１膜上に薄い無
孔質Ａｌ．Ｏ３膜６に第１スルー・ホール部７を開孔し
、層間絶縁膜として例えば気相成長ＳｌＯ３膜８を設け
る。
層間絶縁膜はＳｉ３Ｎ４膜、ポリイシド膜の材質、スパ
ッタ等の析出方法に依つてもさしつかえない（第１図）
。次に該主面にポリシロキサン膜９を設ける。ポリシロ
キサン膜は液体状のものを塗布して被膜とし、１５０〜
２００゜Ｃの温度でベークして形成する（第２図）。続
いて、前記第１のスルー・ホール部７のパターンに合せ
てホトレジスト膜１０のパターンを設ける（第３図）。
更に、該ホトレジスト膜１０をマスクにしてホトレジス
ト膜開孔部のポリシロキサン膜９と層間絶縁膜としての
ＳｌＯ２膜８を例えば弗酸沸化アンモニウム混液で腐食
除去して、下地のＡ１膜４面を露出させて第２スルー・
ホール部の開孔処理を終える。この時ＳｉＯ２膜８の開
孔端部は上層のポリシロキサン膜の腐食速度が速いので
傾斜部１１を形成する（第４図）。次に前記ホトレジス
ト膜１０を除去すると、ポリシロキサン膜９の表面にホ
トレジスト膜と接触したために生じた変質層１２が残る
（第５図）。この一状態で、酸素又は窒素プラズマ処理
する。例えば１〜０．１ｔ０ｒｒ．で０２ガスをプラズ
マ発生容器内に入れ、２００Ｗ，ｒｆパワーで０２プラ
ズマ（荷電粒子状態）にし、該半導体装置基板を一定時
間照射して上記変質層を除去する（第６図）。しかる後
、例．えば沸酸系処理液でポリシロキサン膜９を均一除
去し、表面を清浄化して別のＡ１膜１３を設けて上層配
線とし、Ａ１膜４−Ａ１膜１３の二層配線型半導体装置
を形成する（第７図）。上記実施例によると、スルー・
ホール部の傾斜・腐食のために用いたポリシロキサン膜
がホトレジスト膜と接触したために組成変質した表面層
をプラズマ処理法で除去できるため、上層配線を施設す
る時の化学的腐食液がポリシロキサン膜とよく濡れ、か
つ均一な腐食速度を示すので該スルー・ホール部の下層
ＡＩ膜４を過剰腐食することがなく、該上層ＡＩ膜の配
線密着性を保持し、ボンディング時のＡｌ膜剥離不良を
防止し、更には、該スルー・ホール部での断線不良をも
防止させる。
ッタ等の析出方法に依つてもさしつかえない（第１図）
。次に該主面にポリシロキサン膜９を設ける。ポリシロ
キサン膜は液体状のものを塗布して被膜とし、１５０〜
２００゜Ｃの温度でベークして形成する（第２図）。続
いて、前記第１のスルー・ホール部７のパターンに合せ
てホトレジスト膜１０のパターンを設ける（第３図）。
更に、該ホトレジスト膜１０をマスクにしてホトレジス
ト膜開孔部のポリシロキサン膜９と層間絶縁膜としての
ＳｌＯ２膜８を例えば弗酸沸化アンモニウム混液で腐食
除去して、下地のＡ１膜４面を露出させて第２スルー・
ホール部の開孔処理を終える。この時ＳｉＯ２膜８の開
孔端部は上層のポリシロキサン膜の腐食速度が速いので
傾斜部１１を形成する（第４図）。次に前記ホトレジス
ト膜１０を除去すると、ポリシロキサン膜９の表面にホ
トレジスト膜と接触したために生じた変質層１２が残る
（第５図）。この一状態で、酸素又は窒素プラズマ処理
する。例えば１〜０．１ｔ０ｒｒ．で０２ガスをプラズ
マ発生容器内に入れ、２００Ｗ，ｒｆパワーで０２プラ
ズマ（荷電粒子状態）にし、該半導体装置基板を一定時
間照射して上記変質層を除去する（第６図）。しかる後
、例．えば沸酸系処理液でポリシロキサン膜９を均一除
去し、表面を清浄化して別のＡ１膜１３を設けて上層配
線とし、Ａ１膜４−Ａ１膜１３の二層配線型半導体装置
を形成する（第７図）。上記実施例によると、スルー・
ホール部の傾斜・腐食のために用いたポリシロキサン膜
がホトレジスト膜と接触したために組成変質した表面層
をプラズマ処理法で除去できるため、上層配線を施設す
る時の化学的腐食液がポリシロキサン膜とよく濡れ、か
つ均一な腐食速度を示すので該スルー・ホール部の下層
ＡＩ膜４を過剰腐食することがなく、該上層ＡＩ膜の配
線密着性を保持し、ボンディング時のＡｌ膜剥離不良を
防止し、更には、該スルー・ホール部での断線不良をも
防止させる。
第８図はポリシロキサン膜被着させ、各温度て加熱処理
を０．５時間処理した時の表面にホトレジスト膜を付着
させ、後に該ホトレジスト膜を除去して弗酸系処理液て
腐食処理した時の除去時間を示したものである。Ａは上
記状態の酸素プラズマ処理を経ない時のものであり、腐
食時間が長く、且つ不均一な結果を示している。一方、
Ｂは酸素プラズマ処理を経たものであり、腐食時間が短
かく、均一な結果を示している。即ち、Ｂはホトレジス
ト膜に接したポリシロキサン膜の表面が酸素”プラズマ
処理で安定化したことを現しているものてあり、従つて
、Ａｌ膜を上層配線する時の弗酸処理を短時間で行える
ため、前述したようにスルー・ホール部の過剰腐食が防
止できるようになる。
を０．５時間処理した時の表面にホトレジスト膜を付着
させ、後に該ホトレジスト膜を除去して弗酸系処理液て
腐食処理した時の除去時間を示したものである。Ａは上
記状態の酸素プラズマ処理を経ない時のものであり、腐
食時間が長く、且つ不均一な結果を示している。一方、
Ｂは酸素プラズマ処理を経たものであり、腐食時間が短
かく、均一な結果を示している。即ち、Ｂはホトレジス
ト膜に接したポリシロキサン膜の表面が酸素”プラズマ
処理で安定化したことを現しているものてあり、従つて
、Ａｌ膜を上層配線する時の弗酸処理を短時間で行える
ため、前述したようにスルー・ホール部の過剰腐食が防
止できるようになる。
第１図乃至第７図は本発明の一実施例の多層配線型の半
導体装置の製造方法を工程順に示した断面図であり、第
８図はポリシロキサン膜の加熱温度と腐食速度の関係を
示した図である。 尚、図において、１・・・・・シリコン基板、２・・・
ＳｊＯ２膜、３・・・・・不純物拡散素子領域、４・・
・・・・一層目ＡＩ膜、５・・・・・・多孔質Ａｌ２Ｏ
３膜、６・・・・・・無孔質Ａｌ２Ｏ３膜、７・・・・
・・スルー・ホール部、８・・・・・層間ＳｉＯ２膜、
９・・・・・ポリシロキサン膜、１０・・・・・・ホト
レジスト膜、１１・・・・・・スルー●ホール部ＳｉＯ
２膜端の傾斜部、１２・・・・ポリシロキサン膜の変質
層、１３・・・・二層目Ａ１膜、Ａ線・・・・・・表面
変質層を有するポリシロキサン膜の腐食状態、Ｂ線・・
・・プラズマ処理後のポリシロキサン膜の腐食状態であ
る。
導体装置の製造方法を工程順に示した断面図であり、第
８図はポリシロキサン膜の加熱温度と腐食速度の関係を
示した図である。 尚、図において、１・・・・・シリコン基板、２・・・
ＳｊＯ２膜、３・・・・・不純物拡散素子領域、４・・
・・・・一層目ＡＩ膜、５・・・・・・多孔質Ａｌ２Ｏ
３膜、６・・・・・・無孔質Ａｌ２Ｏ３膜、７・・・・
・・スルー・ホール部、８・・・・・層間ＳｉＯ２膜、
９・・・・・ポリシロキサン膜、１０・・・・・・ホト
レジスト膜、１１・・・・・・スルー●ホール部ＳｉＯ
２膜端の傾斜部、１２・・・・ポリシロキサン膜の変質
層、１３・・・・二層目Ａ１膜、Ａ線・・・・・・表面
変質層を有するポリシロキサン膜の腐食状態、Ｂ線・・
・・プラズマ処理後のポリシロキサン膜の腐食状態であ
る。
Claims (1)
- １ 下層配線上の層間絶縁膜表面にポリシロキサン膜を
被着させ、所定領域上にホトレジスト膜マスクを設けて
該層間絶縁膜にスルー・ホール部を開孔させる工程と、
上記ホトレジスト膜を除去して後、上記ポリシロキサン
膜表面上に荷電粒子を照射する工程と、前記ポリシロキ
サン膜を化学的に除去する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6364778A JPS6046825B2 (ja) | 1978-05-26 | 1978-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6364778A JPS6046825B2 (ja) | 1978-05-26 | 1978-05-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54154982A JPS54154982A (en) | 1979-12-06 |
| JPS6046825B2 true JPS6046825B2 (ja) | 1985-10-18 |
Family
ID=13235342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6364778A Expired JPS6046825B2 (ja) | 1978-05-26 | 1978-05-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046825B2 (ja) |
-
1978
- 1978-05-26 JP JP6364778A patent/JPS6046825B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54154982A (en) | 1979-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| AU554909B2 (en) | Method of fabricating solar cells | |
| JP2004513515A (ja) | ホトレジストの改良形接着用アモルファス炭素層 | |
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| JPH09298199A (ja) | 半導体装置及びその製造方法 | |
| IE50021B1 (en) | A method of manufacturing a semiconductor device | |
| US5290733A (en) | Method of manufacturing semiconductor devices including depositing aluminum on aluminum leads | |
| JP2003023072A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| US6228753B1 (en) | Method of fabricating a bonding pad structure for improving the bonding pad surface quality | |
| JPS6046825B2 (ja) | 半導体装置の製造方法 | |
| US6277747B1 (en) | Method for removal of etch residue immediately after etching a SOG layer | |
| JPS6113375B2 (ja) | ||
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| JPH038581B2 (ja) | ||
| JP2000038685A (ja) | 基板をコ―ティングする方法 | |
| JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
| US6074961A (en) | Caro's cleaning of SOG control wafer residue | |
| JPH0737866A (ja) | 多層配線構造のコンタクトホール形成方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JP2000232090A5 (ja) | ||
| JP2535524B2 (ja) | プラズマエツチング方法 | |
| US5804091A (en) | Method of preventing defects and particles produced after tungsten etch back | |
| JPS60117717A (ja) | 半導体装置の製造方法 | |
| JPS6237953A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS59210644A (ja) | 半導体装置の製造方法 |