JPS6047595B2 - ドツトパタ−ンメモリ制御装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、テレビジョン信号とは電話回線を利用して
送られてくるパターン情報のデータを受信し、これを解
読してメモリに蓄積し、その内容を陰極線管に表示する
装置などに用いられるドットパターンメモリ制御装置に
関し、特にドットパターンメモリの消去手段に特徴を有
するものてある。

この種装置においては、受信したパターン情報のデータ
をマイクロプロセッサにより処理し、その結果に応じて
、必要なデータをメモリに書き込み蓄積する。

さらにメモリに蓄積されたデータを読み出し、陰極線管
の走査に同期してパターンとｊして表示することもでき
る。第１図は上記のようなパターン情報データを処理す
るシステムを示す。

テレビジョン信号あるいは電話回線の搬送波を伝送媒体
として送られ、かつ復調された受信データは、入力端子
１１から入力回路１２に入力され、マイクロプロセッサ
１３により制御されるデータバスライン１６に出力され
る。入力回路１２においては、受信データに対する電圧
レベルの設定、直列並列変換等が行なわれる。マイクロ
プロセッサ１３は、リードオンリーメモリ（以下ＲＯＭ
と称する）１５に記憶されているプログラムに沿つてデ
ータ処理を行うもので、その演算の途中においてデータ
を一時蓄積したりするのには、ランダムアクセスメモリ
（以下ＲＡＭと称する）１４のワークエリア（ＷＯｒｋ
ａｒｅａ）を確保して利用する。

マイクロプロセッサ１３は、アドレスバスライン１７を
通して、ＲＯＭｌ５，ＲＡＭｌ牡ドットパターンメモリ
１９のアドレスを指定することができる。ドットパター
ンメモリ１９のアドレスは、アドレス切換回路１８を介
して指定される。受信データのうち、表示用のドットパ
ターンデータがマイクロプロセッサ１３により解読され
た場合、このマイクロプロセッサ１３はドットパターン
メモリ１９の書き込みアドレス指定データをバスライン
１７に出力するとともに、書き込み指令信号Ａを出力す
る。アドレス指定データは、受信データに含まれるコー
ドに基づき発生されるもので、このときに記憶される表
示用のドットパターンデータに対応している。このよう
な動作がくりかえされることによつて、ドットパターン
メモ！川９には、画像表示に必要な表示用のドットパタ
ーンデータが蓄積されてゆく。上記のように、ドットパ
ターンメモリ１９は、書き込みモードが存在するが、さ
らに、陰極線管。

に表示するために読み出しモードがある。この場合は、
陰極線管装置の走査に同期してデータが読み出される。
表示のためにドットパターンメモリ１９のアドレスを指
定するデータは、ラインカウンタ２１の・出力Ｂとビッ
トカウンタ２２の出力Ｃが利用されて作られる。

ラインカウンタ２１は、垂直同期信号Ｖによりクリアさ
れ、水平同期信号Ｈをカウントする。またビットカウン
タ２２は、水平同期信号Ｈによりクリアされ、基本クロ
ック発生回路２３からのクロックをカウントする。した
がつて、ラインカウンタ２１とビットカウンタ２２の出
力は、画面の垂直方向と水平方向とを２次元データとし
てあられすことができ、ビーム照射位置に対応して変化
することになる。

また、このラインカウンタ２１とビットカウンタ２２の
出力は、アドレス切換回路１８を介して、ドットパター
ンメモリ１９の読み出しアドレｌスを指定する。同期信
号発生回路２４からは、水平同期信号Ｈ垂直同期信号■
が得られる他に、両信号合成ブランキング信号（■＋Ｈ
）も得られる。

この合成ブランキング信号（Ｖ＋Ｈ）はオア回路２５を
介し一てアドレス切換回路１８の制御端子に入力される
。これによつて、アドレス切換回路１８は、表示期間と
非表示期間とで、読み出しアドレス指定データあるいは
マイクロプロセッサ１３からの書き込みアドレス指定デ
ータを選択するように切換”え制御される。また前記合
成ブランキング信号（■＋Ｈ）は、オア回路２５を介し
てマイクロプロセッサ１３にも情報として入力される。

これによつて、マイクロプロセッサ１３は、表示期間と
非表示期間との識別ができる。さらにまた前記合成ブラ
ンキング信号（■＋Ｈ）は、オア回路２５を介して、デ
ータバスバッファ回路２７の制御端子にも加えられる。
これによつて、データバスバッファ回路２７は、非表示
期間（書き込みモード時）に表示用ドットパターンデー
タを通過させてドットパターンメモｌ川９に入力せしめ
る。

また表示期間（読み出しモード時）には、データバスラ
インをカットオフする。表示期間にあつては、ドットパ
ターンメモリ１９から読み出されたデータは、並列直列
変換回路２８にて直列に変換され、陰極線管に表示する
ために表示信号変換回路２９に入力される。上述した動
作は、ドットパターンメモリ１９の書き込みモード、読
み出しモードについててあるが、さらにドットパターン
メモリ１９については、データクリア機能が必要である
。

これは、ドットパターンメモリ１９の内容を正確なもの
とするために、装置の電源投入時とか消去を指示する消
去指令データがあつた場合、さらには受信チャンネルを
切換えた場合等である。ドットパターンメモリ１９の内
容をクリアするのは、プルアップ又はブルダウン回路３
２を用い全データをブルダウン回路３２の場合はオール
ＲＯＪ又はプルアップ回路３２の場合にはオールＲｌＪ
にすることである。マイクロプロセッサ１３は、消去指
令データを解読すると、出力ボート３０を介して消去信
号発生回路３１に消去指令パルスＤを加える。

この消去信号発生回路３１は、消去指令パルスＤが入力
してから少なくとも１垂直期間以上の消去信号Ｅを発生
する。この消去信号Ｅのパルス期間長を得るために、前
記同期信号発生回路２４から垂直同期信号も入力されて
いる。

前記消去信号発生回路３１から得られた消去信号Ｅはオ
ア回路２６を介してドットパターンメモリ１９の制御端
子ＷＴに入力される。このとき、消去信号Ｅは、オア回
路２５を介してバッファ回路２７にも入力され、データ
バスラインを断状態にする。なお、前記オア回路２６を
介してマイクロプロセッサ１３から書き込み信号Ａを加
えることもてきる。上記したドットパターンメモリ制御
装置において問題となることは、第２図に示すタイミン
グチャートから明らかてある。

即ち第２図ａは消去指令パルスを、第２図ｂは垂直同期
信号を、第２図ｅは消去期間信号を、第２図ｄは表示期
間を夫々示しているものでこの図からもわかるように、
ドットパターンメモリ１９の消去指令パルスＤのタイミ
ングちは必らずしも表示期間に同期しているとは限らな
い。一方、ラインカウンタ２１は、垂直同期信号Ｖによ
りクリアされ、水平同期信号Ｈをカウントしているから
、そのアドレス指定番地は、図示の例ては消去開始位置
として画面の中間からスタートすることになる。そして
、垂直同期信号ＶのタイミングＴ２で、ラインカウンタ
２１はリセットされるから、今度は画面の上部に対応し
たアドレスから順次消去アドレスを指定してゆくことに
なる。そして、次のタイミングＴ５で消去動作が終る。
このように動作した場合、ドットパターンメモリ１９の
消去アドレスを指定するのは、消去指令パルスＤのタイ
ミングｔ１から、タイミングＴ３までで充分であり、タ
イミングＴ３からタイミングＴ５までの期間Ｔ１は無駄
である。

第２図ｄに示すようにブランキング期間Ｔ２を利用して
ドットパターンメモリ１９にデータを書き込む時間が設
定されていても、たとえば図示の期間Ｔ３で示す間のデ
ータは欠落してしまうことがある。とくに消去期間のす
ぐ後に、蓄積するための重要なデータが送られてきた場
合は、上記の無駄な期間が障害となる。この発明は上記
の事情に鑑みてなされたもので、消去期間の開始時にラ
インカウンタをリセットし、消去アドレス指定を効率よ
く行なわしめ、無駄な動作期間を無くし重要なデータの
蓄積の欠落を防止するようにしたドットパターンメモリ
制御装置を提供することを目的とする。

以下この発明の実施例を図面を参照して説明する。第３
図はこの発明の一実施例てあり、第１図と同一部は同符
号を付して説明する。

この発明は、特にデータクリア機能に特徴を備えるので
、この機能及びその構成について詳細に説明する。マイ
クロプロセッサ１３は、データバスライン１６上の消去
指令データを解読すると、出力ボート３０を介して消去
指令パルスＤを出力する。この消去指令パルスＤは、消
去信号発生回路３５に対して、セットパルスとして入力
する。また消去指令パルスＤは、リセット制御回路３６
にも加えられる。このリセット制御回路３６は、ライン
カウンタ２１のリセット信号Ｆをコントロールする回路
である。

また、このリセット制御回路３６には、前記消去信号発
生回路３５からの消去信号Ｅを反転したゲート信号ｎが
入力する。したがつて、リセット制御回路３６は、ゲー
ト信号πの初期エッヂ部と前記消去指令パルスＤのタイ
ミングでラインカウンタ２１に対するリセットパルスを
出力する。そして、この場合、同期信号発生回路２４か
らの垂直同期信号■が入力しても、ラインカウンタ２１
はリセットされないように設定する。

このため、ラインカウンタ２１は、消去指令パルスＤが
入力すると、このパルスのタイミングでリセットされ、
垂直同期信号とは無関係となり、ドットパターンメモリ
１９のアドレス指定データを最初から指定し直すことに
なる。

つまり、ラインカウンタ２１は、消去期間でないときに
は、垂直同期信号によりリセットされ水平同期信号Ｈを
カウントしてドットパターンメモリ１９のアドレスを表
示画面位置に対応させて順次指定してデータを読み出せ
るように動作しているが、一且消去指令パルスＤが発生
するとリセットされ、さらに消去期間中は、垂直同期信
号とは無関係に設定される。次に、ラインカウンタ２１
がリセットされ、そのカウンタが進みドットパターンメ
モリ１９の最後の番地まで消去アドレスの指定が終ると
、このときのラインカウンタ２１のカウント値はゲート
回路３７によつて検出され、その検出パルスＰは消去信
号発生回路３５をリセットすることになる。

第４図は上記の消去動作が行なわれるときのタイミング
チャートであり、同図ａは消去指令パルス、同図ｂは消
去信号、同図ｃは垂直同期信号、同図ｄはラインカウン
タ２１へのリセットパルスてある。

第５図は、消去動作を行なわせるための制御部を具体的
に示したものであり、消去信号発生回路３５は、Ｒ−Ｓ
フリップフロップにより構成され、セット入力端子には
消去指令パルス、リセット入力端子には、ラインカウン
タ２１のたとえはオールＲｌＪを検出するゲート回路３
７の出力が加えられる。そしてこのフリップフロップの
出力Ｑは、消去信号Ｅとして利用され、出力Ｏはゲート
信号百として利用される。リセット制御回路３６は、ア
ンド回路３６１オア回路３６２により構成され、アンド
回路３６１には、先のゲート信号百と垂直同期信号■が
入力される。またオア回路３６２には、消去指令パルス
Ｄと前記アンド回路３６１の出力が入力され、このオア
回路３６２からリセットパルスＦが導出される。上記し
たようにこの発明は消去期間の開始時にラインカウンタ
をリセットし、消去アドレスの指定を効率よく行なわし
め、無駄な動作時間を無くし重要なデータの蓄積の欠落
を防止するようにしたドットパターンメモリ制御装置を
提供できる。

【図面の簡単な説明】

第１図は従来のドットパターンメモリ制御装置を示す構
成説明図、第２図ａ−ｄは第１図の装置のデータクリア
機能を説明するのに示した動作信号波形図、第３図はこ
の発明の一実施例を示す構成説明図、第４図ａ−ｄは第
３図の装置のデータ″クリア機能を説明するのに示した
動作信号波形図、第５図はこの発明の要部を具体的に示
す回路図である。 １３・・・マイクロプロセッサ、１９・・・ドットパタ
ーンメモリ、２１・・・ラインカウンタ、２４・・・同
期信号発生回路、３０・・・出力ボート、３５・・・消
去信号発生回路、３６・・・リセット制御回路、３７・
・・ゲート回路。

Claims (1)

【特許請求の範囲】
1. １ 陰極線管装置の画面走査の同期をとるために垂直同
   期信号、水平同期信号を発する同期信号発生回路と、前
   記陰極線管の表示画面部に対応したアドレスを有し、読
   み出しモードにあつてはそのデータを前記陰極線管装置
   に入力するように設定されるドットパターンメモリと、
   このドットパターンメモリの水平方向の読み出しアドレ
   スとそのカウント値によつて作るために、前記水平同期
   信号によりリセットされ基本クロックをカウントするビ
   ットカウンタと、同じく前記ドットパターンメモリの垂
   直方向の読み出しアドレスをカウント値によつて作るた
   めに、前記水平同期信号をカウントするラインカウンタ
   と、前記ドットパターンメモリの内容を消去するための
   消去指令パルスによつてセットされて消去信号を発生し
   、前記ラインカウンタの特定番地を検出するゲート回路
   からの検出パルスによつてリセットされる消去信号発生
   回路と、前記消去指令パルスのタイミングで前記ライン
   カウンタを強制的にリセットするとともに前記垂直同期
   信号が該ラインカウンタのリセット端子に入力するのを
   阻止し、前記消去信号発生回路がリセットされることに
   よつて前記垂直同期信号を前記ラインカウンタのリセッ
   ト信号として用いるリセット制御回路とを具備したこと
   を特徴とするドットパターンメモリ制御装置。