JPS60495A

JPS60495A - 波形読み出し装置

Info

Publication number: JPS60495A
Application number: JP58096302A
Authority: JP
Inventors: 河本　欣士; 村瀬　多弘
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1983-05-30
Filing date: 1983-05-30
Publication date: 1985-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、電子楽器のように、同時に異なった周波数の
信号を複数個発生させるのに適した波形読み出し装置に
関するものである。

従来例の構成とその問題点従来、電子楽器の分野において、複数の鍵に対応する異
なった周波数の楽音を同時に発生させる方法としては、
独立の波形発生器を備える方法と、１つの波形発生器を
時分割的に動作させて複数の周波数の波形を同時に発生
させる方法とがある。

楽音波形をディジタル的に発生させる場合、前者では、
ディジタル信号をアナログ信号に変換するＤＡ変換器が
波形発生器の数だけ必要になる欠点がちる。後者の場合
、１つの波形発生器を時分割動作させるから、必然的に
サンプル値を発生させることになる。これらのサンプル
値を出力するときに、ＤＡ変換器を用いる必要がある。

従来複数のサンプル値を加算してから、ＤＡ変換する方
式が使われている。この場合には、ＤＡ変換器は１個で
良いが、加算結果のダイナミックレンジが増加するため
加算結果を正確にＤＡ変換するために、ＤＡ変換器のビ
ット数を多く必要とする欠点がある。また、複数のサン
プル値は、ＤＡ変換器の動作周波数でサンプリングされ
た値であることが要求される。すなわち複数の楽音は、
それぞれ、共通のサンプリング周波数を想定して計算さ
れたものでなければならない。ところが複数の楽音の周
波数は、一般に１２平均律にしたがい１２通りの周波数
よりなっており、これらのすべての周波数とサンプリン
グ周波数とが調和関係（単純には楽音の基本周波数の整
数倍がサンプリング周波数となる関係）になるには、サ
ンプリング周波数が非常に大きくなり全く実用性がなく
なる。一方、実用性のあるサンプリング周波数、たとえ
ば、２０〜６０ｋ）ｌＺ位では、いずれかの音階の楽音
の基本周波数とサンプリング周波数とが非調和関係とな
り、サンプリングにょる折シ返し周波数が楽音の高調波
成分の周波数からずれてしまうために、にごった音にな
る。また、波形サンプル値を一周期分用意して、それを
繰９返し読み出す波形発生方法を使うことができず、良
質の楽音を得るには、サンプル数を多くするか、あるい
はサンプル値の間で補間演算する必要が出てきて、波形
発生装置が大規模になるという欠点もあった。

発明の目的本発明は、内部の波形発生や波形計算の速度と楽音の基
本周波数とは非同期とし、楽音の基本周波数の整数倍の
読み出し周波数にしたがって読み出すようにして、上記
欠点を除去するとともに、複数のチャンネルからの入力
信号の非線形的干渉を防止し、混変調歪をへらすように
したものである。

発明の構成本発明は、読み出し周波数にしたかっ１１周期的に発生
する読み出し周波数に対応した計算要求の生起を計算要
求フラグレジスタに書き込み、波形発生器に、計算要求
フラグレジスタを参照して計算要求の生起がある場合に
新たな波形サンプル値を発生させて書き込み装置を介し
てバッファメモリに書き込むとともに上記生起の記録を
消去し、上記読み出し周波数にしだがって、上記新しい
波形サンプル値が書き込まれたバッファメモリから上記
読み出し装置が上、記新しい波形サンプル値を読み出す
ようにして、上記相異なる少なくとも２つの読み出し周
波数のそれぞれに同期した波形を同時に出力するととも
、に、バッファメモリ内にボールド用のキャパシタを設
は電荷の転送を瞬時に行なうことによってチャンネル相
互間の干渉をおさえ、混変調歪をへらすことを特徴とす
るものである。

実施例の説明第１図は本発明の実施例のブロック図である。

１はノートクロックジェネレータ（ＮＣＧ）で、マスタ
クロック信号ＭＣＫを分周して、１２平均律の音階音に
対応する１２通りのノートクロック（Ｃ，Ｃ“、Ｄ、・
・・・・・、Ｂ）を発生する。２はタイミングパルス発
生器（ＴＰＣＩ）で、必要なパルス信号を発生“する。

３はノートクロックセレクタ（ＮＣ３）であって、発生
すべき音階音を指定するノートデータを受けて、上記１
２のノートクロック（Ｃ，Ｃｆ＃、Ｄ、・・・・・・、
Ｂ）から指定のノートデータに対応するノートクロック
を選択して出力する機能をもつ。本実施例では、鍵盤の
鍵を同時に８つ壕で押さえても音が出る、いわゆる、８
チヤンネルの発音数を想定しているので、８個のノート
データに対して、それぞれのノートクロックが選択され
、ＮＣＫ１〜ＮＣＫｓの８個のノートクロックが出力さ
れる。音名および、ノートクロックジェネレータ（ＮＣ
Ｇ）１におけるマスタクロックＭＣＫＯ分周数、音階周
波数の関係を第１表に示す。

以下余白第　１　表ｆＭｃＫ＝８．０００９６選択されたノートクロックＮＣＫ１〜８は、それぞれ計
算要求フラグレジスタ４に印加される。

計算要求フラグレジスタ４は、８個の５Ｒ７１Ｊツブフ
ロツグＦＧ１〜８で構成される。ノートクロックＮＣＫ
　１〜８はそれぞれＳＲ７リツプフロツプＦＧ１−８の
セット端子Ｓに印加される。そして、ノートクロックＮ
ＣＫ　１〜８が出力されるたびにＳＲフリップ７０ツブ
ＦＧ１〜８はそれぞれセットされ、それらの出力である
計算要求フラグ１〜８　（ＣＲＦ１〜８）が′１＃とな
る。ＳＲフリップンロップＦＧ１〜８のリセット端子Ｈ
には、後述する計算終了信号ＣＦＮ１〜８が印加され、
この計算終了信号ＣＥＮ１〜８が′１”になるたびに計
算要求フラグＣＲＦ１〜８は０”になる。

６は読み出し装置で、読み出し信号ＴＲ８１〜８を発生
する。読み出し信号は計算要求７ラグＣＲＦ１〜８の立
上りから始まる所定の幅を持ったパルス信号であって、
ノートクロックＮＣＫ１〜８の周波数で繰り返す。読み
中し装置６は、マスタクロックＭＣＫによりシフト動作
するシフトレジスタＳＲ１〜８と一方にインバータのつ
いたアンドゲートとにより構成され、８つの各チャンネ
ルに対応して設けられている。

６は計算要求検出制御器、７は波形計算器で、これらの
６と７で波形発生器を構成する。計算要求検出制御器６
には、８チヤンネルのそれぞれに対応してＣＴＬ１〜８
の８個が設けられている。

チャンネル１について説明する。タイミングパルス発生
器ＴＰＧ２は、計算開始信号Ｃ８Ｔ１と計算終了信号Ｃ
ＥＮ１とサンプル終了信号５ＥＮ１および計算クロック
信号ＣＣＫをＣＴＬｌに供給している。アンドゲート２
０と２１の一方の入力端子に計算要求フラグＣＲＦ１が
印加され、他方に、計算開始信号Ｃ８Ｔ１と計算終了信
号ＣＥＮ１がそれぞれ印加されている。アントゲ−）２
０゜２１の出力はＳＲフリップ７０ツブ２２０セット端
子Ｓとリセット端子Ｒとにそれぞれ印加される。

アンドゲート２１の出力はさらにＳＲ７リップ７０ツブ
２３のセット端子Ｓと、計算要求フラグレジスタ４の中
のＳＲフリップフロップＦＧ１のすセット端子Ｈにも印
加されている。ＳＲフリップフロップ２３のリセット端
子Ｈにはサンプル終了信号５ＥＮ１が印加されている。

ＳＲフリップフロップ２２の出力Ｑは計算サイクル信号
ＣＬＣ１としてアンドゲート２４に加わり、計算クロッ
ク信号ＣＣＫの波形計算器７０チヤンネルＣＨ１への印
加をコントロールしている。ＳＲフリップフロップ２３
の出力Ｑは、サンプル信号ＳＭＰ　１として、後述する
書き込み装置８のゲートＧ１　と、バッファメモリ１０
のスイッチＱ１　に印加されている。

波形計算器７はチャンネルＣＨ１〜８の８チャンネル分
あシ、ノートデータ、オクターブデータ。

キーオンオフデータにしたがって、所定の音階とオクタ
ーブを持った楽音波形のサンプル値を、計算クロｙり信
号ＣＣＫに従って計算し、ゲートＧ１〜Ｇ８へ出力する
。所定のクロック数で、新たな波形のサンプル値を計算
するものであれば良い。

書き込み装置８は、ラッチまたはゲートＧ１〜ＧＲとＤ
Ａ変換器９とより成る。波形計算器７が計算を終了して
正しい出力を出している間、サン７’　／Ｌ＝　信号Ｓ
　Ｍ　Ｐ　１〜８に対応して、サンプル値ヲ次段のＤＡ
変換器９に供給する。サンプル信号ＳＭＰ１〜８が”、
０”のときには、各ゲートＧ１〜Ｇ８の出力は高インピ
ーダンスになり、他のゲートへ影響しないようになって
いる。ＤＡ変換器９の出力は、バッフ７メモリ１ｏに印
加される。

バッフ７メモリ１０は書き込、み用のトランジスタスイ
ッチＱ１〜Ｑ８と、電圧を保持するキャパシタ０１〜Ｃ
８，および読み出し用のトランジスタスイッチＱ１１〜
Ｑ１８とよシ成る。書き込み用のトランジスタスイッチ
０１〜Ｑ８のゲートにはサンプル信号ＳＭＰＩ〜８がそ
れぞれ印加され、読み出し用トランジスタスイッチＱ１
〜０１８には読み出し信号ＴＢＳ１〜８がそれぞれ印加
されている。サンプル信号Ｓ　Ｍ　Ｐ　１が“１″にな
りトランジスタスイッチＱ１　に加わるとトランジスタ
スイッチＱ１はＯＮになり、ＤＡ変換器９の出力電圧Ｖ
１　がトランジスタスイッチＱ１を介してキャパシタＣ
１に充電され、その後サンプル信号Ｓ　Ｍ　Ｐ　１が“
０″になると、電圧ｖ１　は保持される。読み出し信号
ＴＲ３１がｔｔ　１ｓｒになるとスイッチＱ１１がオン
にすり、キャパシタＣ１上の電荷は、オペアンプ１１と
キャパシタＣＦＪ：り成る加算ボールド回路に流れ込み
、出力端子１２に出方電圧が現われ、保持される。

第２図は、第１図の実施例の主要部分の動作タイミング
を示している。第２図において、計算タイムスロットが
１〜８まで用意されている。計算タイムスロット１の初
めに計算開始信号Ｃ８Ｔ１が発生する。計算タイムスロ
ット１の終シに計算終了信号ＣＥＮ１が発生する。計算
タイムスロット２の終シにサンプル終了信号５ＥＮ１が
発生する。これらのパルスは計算タイムスロット１〜８
を周期として繰返し発生している。この周期を無関係の
周期でかつトートデータに対応したトートクロックＮＣ
Ｋ１がチャンネル１に対して発生すると、第２図のＮＣ
Ｋ　１にょシ計算要求７ラグレジスタ６のＦＧｌがセッ
トされ、計算要求フラグＣＲＦ１が′１″になる。計算
要求フラグＣＲＦ１は計算タイムスロット１つの幅より
少し小さい時間だけシフトレジスタＳＲ１により遅延さ
れゲートされて読み出し信号ＴＲ３１が発生する。計算
要求フラグＣＲＦ１がｔ′１“のまま、計算タイムスロ
ット１になって、計算開始信号Ｃ８Ｔ１妙Ｓ発生すると
、この計算開始信号Ｃ８Ｔ１はゲート２０を通過し、Ｓ
Ｒ７リップフロップ２２をセットするので、計算サイク
ル信号ＣＬＣ１が“１＃になる。

計算ザイクル信号ＣＬＣ１はアンドゲート２４を開いて
計算クロック信号ＣＣＫが波形計算器７０チヤンネルＣ
Ｈ１に加わシ、新しい波形サンプル計算が実行される。

計算は計算タイムスロット内で完了し、計算終了信号Ｃ
ＥＮ１が到来すると、このときアンドゲート２１には計
算要求フラグＣＲＦ１が“１”のまま加わっているから
、計算終了信号ＣＥＮ１はＳＲフリップフロップ２２を
リセット、ＳＲフリップフロップ２３をセット。

ＳＲ７リツグフロツプＥＧ１をリセットする。したがっ
て計算サイクル信号ＣＬＣ１は０”となり、ゲート２４
は閉じて計算クロック信号ＣＣＫの供給は終る。ＳＲフ
リップ７０ツブＦＧ１の出力である計算要求フラグＣＲ
Ｆ１はパ０”となり、計算要求の生起に対応した計算の
実行が終了したことを示す。計算要求フラグレジスタ４
のＳＲフリップフロップＦＧ１はつぎのノートクロック
ＮＣＫ１の到来に備える。ＳＲフリップフロップ２３が
セットされたのでサンプル信号ＳＭＰ１が“１″になり
、ゲートＧ１　を開き、計算結果である波形サンプルを
ＤＡ変換器９に供給する。そしてトランジスタスイッチ
Ｑ１　もオンになり、ＤＡ変換器９の出力電圧■１　が
キャパシタＣ１に印加される。キャパシタＣ１の電圧が
充分正確に電圧■１　になるまで充電されたあと、サン
プル終了信号５ＥＮ１が発生し、ＳＲフリッグフロップ
２３をリセットし、サンプル信号ＳＭＰ１がパ０＃にな
る。サンプル信号Ｓ　Ｍ　Ｐ　１が°゛０”になるとゲ
ートＧ１　が閉じて出力は高インピーダンスになシ、同
時にトランジスタスイッチＱ１もオフになシ、キャパシ
タＣ１は電圧■１　を保持する。つぎに、ノートクロッ
ク信号ＮＣＫ１がＳＲフリップ７０ツブＦ、Ｇ１に到達
すると、読み出し回路６を介して、読出信号ＴＲ３１が
“１＃になり、上記の電圧Ｖ１　がトランジスタスイッ
チＱ１１を通してキャパシタＣＦに転送される。

以上のように、ノートクロック信号ＮＣＫ１が発生する
と、前回の波形サンプル値を読み出すと共に、計算要求
フラグを立てて、チャンネルＣＨ１の計算タイムスロッ
トになるまで　ち、チャンネルＣＨ１’の計算タイムス
ロット１になるとチャンネルＣＨ１の波形計算を実行し
、そのつぎのタイムスロット２で、計算結果のＤＡ変換
とバッファメモリへの書き込みを行なうようにしている
。チャンネルＣＨ１に供給されるトートクロック信号Ｎ
ＣＫ１の周波数はノートデータにより異なり、一般にＣ
からβまでのほぼ２倍弱の範囲に存在している。したが
って、ノートクロックＮＣＫ１の周波数が低いと、計算
要求フラグＣＲＦ１がパ１＃になっていないのに計算タ
イムスロット１になることがあるが、この場合はまだ波
形サンプルを計算しなくてもよいから、計算サイクル信
号ｃＬｃ１は０”を保つようにしている１、逆にノート
クロックＮＣＫ１の周波数が高くなりすぎると、計算タ
イムスロット１の到来が間に合わないおそれも考えられ
る。計算タイムスロット８＋２個分の周期より大きい場
合には、その心配はない。

チャンネルＣＨ２〜８についても同様の動作を行なう。

第３図は、チャンネルＣＨ１〜４に種々の周期のノート
クロック信号ＮＣＫ１〜４が到来したときの、計算要求
フラグＣＲＦ１〜４．計算サイクル信号ＣＬＣ１〜４．
ＤＡ変換サイクル（ＤＡＣ１〜４）、出力サイクル（Ｏ
Ｔ０１〜４）を示している。ＤＡ変換サすクルＤＡ０１
〜４は、サンプル信号ＳＭＰ１〜４に対応する。出力サ
イクルｏＴ０１〜４は、読み出し信号ＴＲ８１〜４に対
応する。計算要求フラグＣＲＦ１〜４の立上りの太い部
分は、ノートクロック信号ＮＣＫ１〜４の発生を示して
いる。計算タイムスロット１〜４ではそれぞれ、チャン
ネルＣＨ１〜４の波形計算を行なっている。チャンネル
ＣＨ２には、周期の大きいノートクロック信号が印加さ
れているので、計算タイムスロット２は１回おき強しか
実際に計算が実行されない。点線部分では計算要求フラ
グＣＲＦ２が０であるから、計算休止状態である。チャ
ンネルＣＨ３はノートクロックＮＣＫ３の周期が小さい
場合で、つぎの計算タイムスロットのつぎＯＤＡ変換サ
イクルにノートクロックＮＣＫ３が発生したため、計算
実行が１回遅れているが、出力サイクルは正常に動作す
る例である。

チャンネルＣＨ４は、計算タイムスロットにノートクロ
ックＮＣＫ４が発生したために計算実行を遅らせたが、
出力サイクルは正常に動作する例である。

以上のように、内部の計算のサイクルと、外部の読み出
しのサイクルとが、同期できず、かつ、読み出し周期が
複数個あり、読み出しタイミングが複数のチャンネル間
で一致してしまう場合が発生するようなシステムにおい
ても、本実施例のようＩＣすることにより、書き込みと
ＤＡ変換を内部に同期させておいて、なおかつ、読み出
しは、各チャンネル独立に行なうことが可能になる。

第１図の実施例では、波形計算器７とゲート８をチャン
ネルごとに独立に設けたが、第３図のタイミング図では
計算タイムスロットが完全に独立であシ、書き込みも同
様に独立であるから、それぞれ１チャンネル分だけ持ち
ＴＤＭ（時分割多重化）動作をさせても良い。

第４図は、さらに計算要求検出制御回路６もＴＤＭ動作
させるようにした本発明の別の実施例である。

第５図に第４図の各部のタイミングと信号波形を示す。

第４図において、第１図の実施例と同様の機能を有する
ものには同番号をっけ説明を省く。

タイミングパルスジェネレータＴＰＯ２は、第６図に示
すように、計算クロック信号ＣＣＫ、計算開始信号Ｃ８
Ｔ、計算終了信号ＣＥＮを発生する。（ＴＳ）は計算タ
イムスロット１〜８を指定する３ビットコードＡ、、、
　Ｂ、Ｃよ構成る信号である。これらの信号群は、計算
要求検出制御回路６に供給される。計算要求検出制御回
路ｅは、アントゲ−）’２０，２１，２４．ＳＲ７リツ
プ７０ツブ２２．シフトレジスタ２６．マルチプレクサ
２７゜デマルチプレクサ２６と２８とにより構成される
。

７はＴＤＭ化された波形計算器、８はラッチ、９はＤＡ
変換器である。その他は第１図の実施例と同様である。

第６図において、マスタクロックＭＣＫは１回分周され
計算クロック信号ＣＣＫとなる。計算クロック信号ＣＣ
Ｋが１０個で１つの計算タイムスロットと形成する。各
計算タイムスロットは（ＴＳ）、で指示される。（ＡＩ
　Ｂ、　Ｃ）＝（１１１＋　１　）カミｆ算タイムスロ
ット１を表わす。各タイムスロットの最初の計算クロッ
ク信号ＣＣＫが計算開始信号Ｃ８Ｔ、最後の計算クロッ
ク信号ＣＣＫが計算終了信号ＣＥＨになる。

第１図の実施例と同様に計算要求フラグＣＲＦ１〜８が
計算要求フラグレジスタ４に立つ。これらの計算要求フ
ラグＣＲＦ１〜８／ｆｉマルチプレクサ２７で順にスキ
ャンされる。（ＴＳ）＝（１１１）のとき、計算要求フ
ラグＣＲＦ１が選択されアンドゲート２０，２１に印加
される。計算要求フラグＣＲＦ１＝″１”ならＳＲフリ
ップ２２がセットされ、計算サイクル信号ＣＬＣが１”
になシ、計算クロック信号ＣＣＫが波形計算器７に供給
される。（ＴＳ）が波形計算器に供給されているから、
計算タイムスロット１で行なうべきノートデータ、オク
ターブデータに対応する波形計算が実行できる。計算ク
ロック信号ＣＣＫ１０個の最後のクロック信号で計算が
完了し、計算結果はそのクロック信号の立下シでラッチ
８にラッチされる。

ラッチクロックはアンドゲート２１より出力されるリセ
ット信号ＲＥＳＥＴが用いられる。リセット信号ＲＥＳ
ＥＴは、ＳＲフリッグフロップ２２をリセットし、計算
サイクル信号ＣＬＣを０”にする。このときデマルチプ
レクサ２６には、（ＴＳ）＝（１１１）が入力されてい
るから、リセット信号ＲＥＳＥＴは、計算要求フラグレ
ジスタ４０チヤンネルＣＨ１すなわちＳＲフリップフロ
ップＦＧ１のリセット端子Ｈに印加され、計算要求フラ
グＣＲＦ１を６０”にする。ＳＲフリップフロップ２２
の出力である計算サイクル信号ＣＬＣは、計算クロック
信号ＣＣＫ９個分のパルス幅をもつが、この信号は、シ
フトレジスタ２５で、マスタークロック信号ＭＣＫ２Ｏ
個分すなわち１計算タイムスロット分の遅延をされてサ
ンプル信号ＳＭＰとしてデマルチプレクサ２８に印加さ
れる。サンプル信号ＳＭＰが出力されるときは、（ＴＳ
）＝（０１１）になっている。この（０１１）に対して
、チャンネルＣＨ１に対応するバッファメモリが選択さ
れるようにトランジスタスイッチＱ１　にサンプル信号
ＳＭＰが導かれるので、ラッチ８の計算結果はＤＡ変換
器９を介してチャンネルＣＨ１のバッファメモリに記憶
保持される。

（Ｔ’Ｓ　）＝（０１１）となｐｆ−ヤニｙネ／Ｌ／　
ＣＨ２になったときに、計算要求フラグＣＲＦ２が１”
であればチャンネルＣＨ１と同様の動作を行なう。

（ＴＳ）−（１０１）すなわちチャンネルＣＨ３の計算
タイムスロット３になったときに計算要求フラグＣＲＦ
３が０”であれば、ＳＲフリップフロップ２２はセ帰さ
れない。しだがって計算サイクル信号ＣＬＣは０″のま
まであり、チャンネルＣＨ３の波形計算は行なわれない
。サンプル信号ＳＭＰも０”であるからサンプルも行な
われず、バック７メモリのチャンネルＣＨ３は、それ以
前の計算結果をそのまま保持する。

一方、各チャンネルにノートクロック信号ＮＣＫ１〜８
が発生すると、第１図の場合と同様、読出信号ＴＲ８１
〜８が発生し、バッファメモリ１゜の各チャンネルに対
応するキャパシタＣ４〜Ｃ８の保持電圧■１〜ｖ８を読
み出す。

第１図において、ノートデータ、オクターブデータ、キ
ーオンオフデータは、いわゆるジェネレータアサイナに
よって、チャンネルＣＨ１〜８のどのチャンネルに押鍵
された鍵の音高、オクターブを割シ当てるが決定にもと
づくデータとして供給されている。ジェネレータアサイ
ナについては公知の技術であり、その構成は本発明の本
質と直接関係がないので説明を省く。

波形計算器７は、第４図で１０クロツクで新しいサンプ
ル値を算出するものとしたが、これは１０クロツクに限
定されない。たとえば、あらかじめ読み出すサンプル値
がメモリに書き込まれているような場合、前回のメモリ
アドレスのっぎのアドレスを読み出せば良いから、１ｏ
クロツクの必要はなく、アドレスの歩進とメモリ読出し
の時間があれば十分である。

波形計算器７は、ディジタルサンプルを計算するもので
なく、アナログサンプル値を算出するものでもよい。こ
の場合、電圧制御によるミュージックシンセサイザのよ
うなアナログコンピュータを活用してもよい。。

第１図と第４図のバッファメモＩＪ　１０では、各チャ
ンネル１〜８の出力を加算するようにしたが、各チャン
ネルのキャパシタＣ１〜Ｃ８の電荷を独立に読み出して
も良い。

第６図は、バッフ７メモリ１０の具体的な実施例である
。１１０はバッファメモＩＪ　１０の入力端子、Ｑｌは
書き込み用のトランジスタスイッチ、Ｑｌｌは読み出し
用のトランジスタスイッチ、ｃｌはホールド用キャパシ
タ、Ｃ１，は読み出し用のキャパシタ、Ｒ１は入力抵抗
、１１は演算増幅器、ＣＦ、Ｒｘは帰還用のキャパシタ
と抵抗である。抵抗ＲＸの値は十分に大きいものとする
と、演算増幅器１１とキャパシタＣＦは積分回路を構成
している。時定数０１１×Ｒ１が、読み出し信号ＴＲ８
１の周期より十分に小さいとする。入力電圧■１Ｎがサ
ンプル信号Ｓ１　により、キャパシタＣ１に充電され、
その後読み出し信号ＴＲ８１により、電荷ｑ１＝Ｃ１ｖ
ＩＮがキャパシタＣ１１に転送される。転送される電荷
ｑ１１はである。電荷ｑ１１は、時定数０１．×Ｒ４にしたがっ
て、キャパシタＣＦに転送される。したがって、電圧ｖ
Ａ、ｖＯＵＴは第７図のような波形になる。ｖＩＮとし
て、所望の波形の差分波形を準備すればｖｏＵＴはその
積分波形となる。

第８図は、バッフ１メモリ１０の他の実施例である。第
ｅ図の場合との差異は、リセット用のトランジスタスイ
ッチＱ３．が設けられ、かつ、帰還素子が抵抗ＲＦに変
わった点である。この場合、時定数Ｃ４，×Ｒ４は、読
み出し信号ＴＲ３１の周期よりも十分に大きくする。こ
のようにすると、キャパシタＣ１１の電圧ＶＡは、ゆっ
くり放電されるので、事実上、電圧ｖＡがホールドされ
ることになる。つぎの読み出しを行なう直前に、キャパ
シタＣ１１の電荷を放電させるためにリセット用のスイ
ッチＱ３１が設けられ、リセット信号Ｒ８１が印加され
る。第９図は各部の波形の例である。この場合、入力電
圧ｖＩＮは、キャパシタＣ１と０１１で電荷配分されてとなり、ｖＯＵＴは反軽増幅出力となる。したがって”　ＩＮとしては、差分をとる必要
がなくなる。

もし、Ｃ１〉〉Ｃ１１のように選べば、トランジスタス
イッチＱ１１がＯＮのとき、キャパシタＣ１１上の電荷
はキャパシタＣ１に逆転送されて、事実上リセットされ
るから、リセット用のトランジスタスイッチＱ３１を省
略できる。

また、時定数０１１×Ｒ１を、小さくしておくと電圧ｖ
Ａは第６図の場合と同様になる。このときは、リセット
用のトランジスタスイッチＱ３１は不用となる。しかし
、読み出し信号ＴＲ３１の同期が変化すると、電圧■工
Ｎのパルスの頻度が変化し、出力レベルが実質的に変わ
ってしまう。そこで、入力ｖ工Ｎの振幅をＴＲ８１の周
期に逆比例して変えるように、あらかじめ、波形計算機
で処理しておけば良い。

入力電圧ｖ工Ｎがゼロ信号になったときには、出力電圧
ｖｏＵＴも最終的にゼロになる。このときには、読み出
し信号ＴＲ５１などを止めて、電荷転送を停止するよう
にすれば、いわゆるミューティングがかけられる。

第６図のように積分器を用いる場合、演算増幅器１１の
正入力端子を負入力端子の平均電圧を等しくすることが
必要である。この電圧は、時分割的に■ＩＮすなわちＤ
Ａ変換器９の出力として発生させることができるから、
この基準電圧ｖＲＥＦを、サンプルホールドして、正入
力端子に加えるようにすればよい。

上記第１図、第４図の説明では、計算要求の生起を並列
に記録し、あらかじめ順序をも５つだ計算タイムスロッ
トを設けて、対応する計算タイムスロットにおいて計算
するようにした。別の実施例としてつぎのようにしても
よい。

すなわち、計算要求が生起すると、そのチャンネル番号
を８個のレジスタに生起の順に記録する。

８個のレジスタはＦＩＦＯ（ファーストインファースト
アウト）メモリで良い。計算要求がいくつかのチャンネ
ルで同時に生起することもあるが、このときは、チャン
ネル番号の順に優先順序をつけることにする。このだめ
には、マイコンなどの周辺ＩＣとゝしてディジーチェー
ン型の割込制御回路と同様の回路を使えばよい。波形発
生器は、ＦＩＦＯメモリを読み出し、計算すべきチャン
ネル番号を知り、そのチャンネルに対応するノート。

オクターブの波形サンプル値を計算し、書き込み装置を
介してバッフ１メモリの対応するチャンネルに計算結果
を書き込む。書き込みが終ると、再びＦＩＦＯメモリを
読み出し、つぎの波形計算を実行する。一方、計算結果
の読み出しは、ＦＩＦＯメモリへの計算要求の生起の記
録時に行なわれる。

本実施例では、ＦＩＦＯメモリに計算要求チャンネル番
号があれば、連続的にいずれかのチャンネルの波形計算
を行なうが、ＦＩＦＯメモリに計算要求の記録がなくな
ると、波形計算は停止する。

また、波形計算の順序は、要求生起の順序になる。

上記説明では、第１図、第４図において、ノートクロッ
クをノートデータにより選択した。したがってオクター
ブについては、波形の基本周期内のサンプル数を、倍や
半分にすることによりオクターブ異なる波形をつくって
いる。しかし、これに限定されることなく、ノートクロ
ックを分周することにより、オクターブ情報も含んだ読
み出し信号をつくることもできる。

まだ、ノートクロックとしてＣ，Ｃ，Ｄ、Ｄｆ＃。

＃＃Ｅ、Ｆのみとし、Ｆ　、　Ｇ、Ｃｔ”、　Ａ、Ａ”、　
Ｈについてはサンプル数を変えることにより、全１２半
音階をつくることもできる。要するに、ノートセレクト
をノートセレクタ３で行ない、オクターブ制御を波形計
算器７で行なうよう完全に分離する方法に限られること
はない。

発明の詳細な説明したように、本発明の波形読み出し装置は、読み
出し周波数にしたがって周期的に発生する読み出し周波
数に対応した計算要求の生起を計算要求フラグレジスタ
に書き込み、波形発生器に、計算要求フラグレジスタを
参照して計算要求の生起がある場合に新たな諌形サンプ
ル値を発生させ、書き込み装置を介して上記バッフ７メ
モリに書き込むとともに上記生起の記録を消去し、上記
読み出し周波数にしたがって、上記新しい波形サンプル
値が書き込まれたバッフ１メモリから、上、記読み出し
装置が上記新しい波形サンプル値を読み出すようにして
、上記相異なる少々くとも２つの読み出し周波数のそれ
ぞれに同期した波形を同時に出力可能としたものである
。

したがって、ノートクロック周波数を、マスタクロッ７
り周波数と独立に設定しても、内部計算と読み出しとが
非同期で良いから正常な動作が実現できる。しだがって
、各ノートクロック周波数にビブラートや、グライド、
ボルタメントなどを独立にかけてもさしつかえない。

また書き込み装置のうち、とくにＤＡ変換器は１個でよ
いだけでなく、それらが、チャンネルごとに独立に動作
するから、２つのチャンネルの音を同時に鳴らしても、
量子化ひずみによる混変調ひずみの発生がない。したが
って、８ビット程度の安価なりＡ変換器を使うことがで
きる。

さらに波形の基本周波数に対してサンプリング周波数を
整数倍にすることができるから、発生する折り返し成分
や、量子化により生じるサンプル波形の高調波成分を、
すべて、基本周波数の高調波成分を、すべて、基本周波
数の高調波に一致させることかでき、しだがってにごり
のない音をつくることができる。

しかも、本発明では、バッファメモリ内にホールド用の
キャパシタを設けたために、電荷の転送が、瞬時に行な
われる。したがって、大きい出力を容易に取り出すこと
が可能になり、入力抵抗があっても、転送の妨げになら
ない。したがって、入力抵抗を比較的大きくとることが
できる、その結果演算増幅器の加算点（負入力端子）に
おいて、複数のチャンネルからの入力信号の非線形的干
渉を防止することができ、混変調ひずみをへらすことが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はその
タイミング図、第３図はその動作の概念を示すタイミン
グ図、第４図は本発明の第２の実施例のブロック図、第
６図はその動作タイミング図、第６図は本発明に用いる
バッファメモリ部の一実施例の回路図、第７図はその波
形図、第８図。第９図は別のバッフ７メモリの回路図と波形図である。１・・・・・・ノートクロックジェネレータ、２・・・
・・・タイミングパルスジェネレータ、３・・・・・・
ノートクロックセレクタ、４・・・・・・計算要求フラ
グレジスタ、５・・・・・・読み出し装置、６・・・・
・・計算要求検出制御器、７・・・・・・波形計算器、
８・・・・・・ゲートまたはラッチ、９・・・・・・Ｄ
Ａ変換器、１ｏ・・・・・・バッフ１メモリ、Ｑｌ・・
・・・・書き込みスイッチ、Ｑｌｌ・・・・・・読み出
しスイッチ、Ｃ１・・・・・・ホールド用のキャパシタ
、Ｃ１１・・・・・・読み出し用のキャパシタ、Ｒ１・
・・・・・入力抵抗。代理人の氏名　弁理士　中　尾　敏　男　ほか１名ト　
・−〜　）　守凶巳冑３；に藁に３０　リ　濱　Ｏリ　ト　ト　ト　ト

Claims

【特許請求の範囲】

（１）複数の波形を発生する波形発生器と、相異なる少
なくとも２つの読み出し周波数を発生する複数の読み出
し周波数発生器と、計算要求フラグレジスタと、書き込
み装置と、複数のバッファメモリと、複数の読み出し装
置とを備え、上記読み出し周波数にしたがって周期的に
発生する読み出し周波数に対応した計算要求の生起を上
記計算要求フラグレジスタに書き込み、上記波形発生器
に、上記計算要求フラグレジスタを参照して計算要求の
生起がある場合に新たな波形サンプル値を発生させ、上
記書き込み装置を介して上記バッファメモリに書き込む
とともに上記生起の記録を消去し、上記読み出し周波数
にしたがって、上記新しい波形サンプル値が書き込まれ
たバッファメモリから、上記読み出し装置が上記新しい
波形サンプル値を読み出すようにして、上記相異なる少
なくとも２つの読み出し周波数のそれぞれに同期した波
形を同時に出力するよ２に構成するとともに、上目己ノ
くソファメモリとして、書き込みスイッチと、ホールド
用のキャパシタと、読み出しスイッチと、読み出し用の
キャパシタと入力抵抗を備え、入力電圧を上記書き込み
スイッチを介して上記ホールド用キャパシタに印加し、
その後、上記読み出しスイッチを介して上記読み出し用
キャノくシタに電荷を転送し、上記読み出し用キャノく
シタ上の電荷に対応して出力電圧を得るようにしたノく
ソファメモリを用いたことを特徴とする波形読み出し装
置。
（２）波形発生器が時分割多重化で動作し、あら力１し
めチャンネルごとに設けられた計算タイムスロットにお
いて順次指定されたチャンネルの波形を発生するように
した特許請求の範囲第１項記載の波形読み出し装置。
（３）書き込み装置の出力するアナログ信号７５玉楽音
サンプル値の差分てあって、上記差分をノくラフ１メモ
リに書き込み、上記ノくラフ１メモリより読み出された
差分をホールド回路により累積するようにしたことを特
徴とする特許請求の範囲第１項記載の波形読み出し装置
。