JPS646480B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、電子楽器のように、同時に異なつた
周波数の信号を複数個発生させるのに適した波形
読み出し装置に関するものである。 従来例の構成とその問題点 従来、電子楽器の分野において、複数の鍵に対
応する異なつた周波数の楽音を同時に発生させる
方法としては、独立の波形発生器を備える方法
と、１つの波形発生器を時分割的に動作させて複
数の周波数の波形を同時に発生させる方法とがあ
る。 楽音波形をデイジタル的に発生させる場合、前
者では、デイジタル信号をアナログ信号に変換す
るDA変換器が波形発生器の数だけ必要になる欠
点がある。後者の場合、１つの波形発生器を時分
割動作させるから、必然的にサンプル値を発生さ
せることになる。これらのサンプル値を出力する
ときに、DA変換器を用いる必要がある。従来複
数のサンプル値を加算してから、DA変換する方
式が使われている。この場合には、DA変換器は
１個で良いが、加算結果のダイナミツクレンジが
増加するため加算結果を正確にDA変換するため
に、DA変換器のビツト数を多く必要とする欠点
がある。また、複数のサンプル値は、DA変換器
の動作周波数でサンプリングされた値であること
が要求される。すなわち複数の楽音は、それぞれ
共通のサンプリング周波数を想定して計算された
ものでなければならない。ところが複数の楽音の
周波数は、一般に12平均律にしたがい12通りの周
波数よりなつており、これらのすべての周波数と
サンプリング周波数とが調和関係（単純には楽音
の基本周波数の整数倍がサンプリング周波数とな
る関係）になるには、サンプリング周波数が非常
に大きくなり全く実用性がなくなる。一方、実用
性のあるサンプリング周波数、たとえば、20〜
50KHz位では、いずれかの音階の楽音の基本周波
数とサンプリング周波数とが非調和関係となり、
サンプリングによる折り返し周波数が楽音の高調
波成分の周波数からずれてしまうために、にごつ
た音になる。また、波形サンプル値を一周期分用
意して、それを繰り返し読み出す波形発生方法を
使うことができず、良質の楽音を得るには、サン
プル数を多くするか、あるいはサンプル値の間で
補間演算する必要が出てきて、波形発生装置が大
規模になるという欠点もあつた。 発明の目的 本発明は、内部の波形発生や波形計算の速度と
楽音の基本周波数とは非同期とし、楽音の基本周
波数の整数倍の読み出し周波数にしたがつて読み
出すようにして、上記欠点のないようにすると共
に使用者の好みに応じた各種のモードに使用でき
るようにしたものである。 発明の構成 本発明は複数の波形を発生する波形発生器と、
上記波形の読み出し周波数を発生する読み出し周
波数発生器と、上記読み出し周波数にしたがつて
上記波形を読み出すとともに、指定されたモード
にしたがつて異なる出力端子に上記波形発生器の
発生する波形サンプルを出力する読み出し装置と
を設け、読み出し周波数のそれぞれに同期した波
形のサンプルを読み出すように構成するととも
に、得られた波形サンプルを指定されたモードに
したがつて複数個の出力端子に任意にふり分けて
供給するようにしたものである。 実施例の説明 第１図は本発明の基本動作を説明するためのブ
ロツク図である。 １はノートクロツクジエネレータ（NCG）で、
マスタクロツク信号MCKを分周して、12平均律
の音階音に対応する12通りのノートクロツク
（Ｃ，Ｃ＃ ，Ｄ，…，Ｂ）を発生する。２はタイ
ミングパルス発生器（TPG）で、必要なパルス
信号を発生する。３はノートクロツクセレクタ
（NCS）であつて、発生すべき音階音を指定する
ノートデータを受けて、上記12のノートクロツク
（Ｃ，Ｃ＃ ，Ｄ，…，Ｂ）から指定のノートデー
タに対応するノートクロツクを選択して出力する
機能をもつ。本実施例では、鍵盤の鍵を同時に８
つまで押さえても音が出る、いわゆる、８チヤン
ネルの発音数を想定しているので、８個のノート
データに対して、それぞれのノートクロツクが選
択され、NCK１〜NCK８の８個のノートクロツ
クが出力される。音名および、ノートクロツクジ
エネレータ（NCG）₁におけるマスタクロツク
MCKの分周数、音階周波数の関係を第１表に示
す。

【表】 選択されたノートクロツクNCK１〜８は、そ
れぞれ計算要求フラグレジスタ４に印加される。
計算要求フラグレジスタ４は、８個のSRフリツ
プフロツプFG１〜８で構成される。ノートクロ
ツクNCK１〜８はそれぞれSRフリツプフロツプ
FG１〜８のセツト端子Ｓに印加される。そして、
ノートクロツクNCK１〜８が出力されるたびに
SRフリツプフロツプFG１〜８はそれぞれセツト
され、それらの出力である計算要求フラグ１〜８
（CRF１〜８）が“１”となる。SRフリツプフロ
ツプFG１〜８のリセツト端子Ｒには、後述する
計算終了信号CEN１〜８が印加され、この計算
終了信号CEN１〜８が“１”になるたびに計算
要求フラグCRF１〜８は“０”になる。 ５は読み出し装置で、読み出し信号TRS１〜
８を発出生する。読み出し信号は計算要求フラグ
CRF１〜８の立上りから始まる所定の幅を持つ
たパルス信号であつて、ノートクロツクNCK１
〜８の周波数で繰り返す。読み出し装置５は、マ
スタクロツクMCKによりシフト動作するシフト
レジスタSR１〜８と一方にインバータのついた
アンドゲートとにより構成され、８つの各チヤン
ネルに対応して設けられている。 ６は計算要求検出制御器、７は波形計算器で、
これらの６と７で波形発生器を構成する。計算要
求検出制御器６には、８チヤンネルのそれぞれに
対応してCTL１〜８の８個が設けられている。
チヤンネル１について説明する。タイミングパル
ス発生器TPG２は、計算開始信号CST１と計算
終了信号CEN１とサンプル終了信号SEN１およ
び計算クロツク信号CCKをCTL１に供給してい
る。アンドゲート２０と２１の一方の入力端子に
計算要求フラグCRF１が印加され、他方に、計
算開始信号CST１と計算終了信号CEN１がそれ
ぞれ印加されている。アンドゲート２０，２１の
出力はSRフリツプフロツプ２２のセツト端子Ｓ
とリセツト端子Ｒとにそれぞれ印加される。アン
ドゲート２１の出力はさらにSRフリツプフロツ
プ２３のセツト端子Ｓと、計算要求フラグレジス
タ４の中のSRフリツプフロツプFG１のリセツト
端子Ｒにも印加されている。SRフリツプフロツ
プ２３のリセツト端子Ｒにはサンプル終了信号
SEN１が印加されている。SRフリツプフロツプ
２２の出力Ｑは計算サイクル信号CLC１として
アンドゲート２４に加わり、計算クロツク信号
CCKの波形計算器７のチヤンネルCH１への印加
をコントロールしている。SRフリツプフロツプ
２３の出力Ｑは、サンプル信号SMP１として、
後述する書き込み装置８のゲートG₁と、バツフ
アメモリ１０のスイツチQ₁に印加されている。 波形計算器７はチヤンネルCH１〜８の８チヤ
ンネル分あり、ノートデータ、オクターブデー
タ、キーオンオフデータにしたがつて、所定の音
階とオクターブを持つた楽音波形のサンプル値
を、計算クロツクCCKに従つて計算し、ゲート
G₁〜G₈へ出力する。所定のロツク数で、新たな
波形のサンプル値を計算するものであれば良い。 書き込み装置８は、ラツチまたはゲートG₁〜
G₈とDA変換器９とより成る。波形計算器７が計
算を終了して正しい出力を出している間、サンプ
ル信号SMP１〜８に対応して、サンプル値を次
段のDA変換器９に供給する。サンプル信号SMP
１〜８が“０”のときには、各ゲートG₁〜G₈の
出力は高インピーダスになり、他のゲートへ影響
しないようになつている。DA変換器９の出力
は、バツフアメモリ１０に印加される。 バツフアメモリ１０は書き込み用のトランジス
タスイツチQ₁〜Q₈と、電圧を保持するキヤパシ
タC₁〜C₈、および読み出し用のトランジスタス
イツチQ₁₁〜Q₁₈とより成る。書き込み用のトラ
ンジスタスイツチQ₁〜Q₈のゲートにはサンプル
信号SMP１〜８がそれぞれ印加され、読み出し
用トランジスタスイツチQ₁〜Q₁₈には読み出し信
号TRS１〜８がそれぞれ印加されている。サン
プル信号SMP１が“１”になりトランジスタス
イツチQ₁に加わるとトランジスタスイツチQ₁は
ONになり、DA変換器９の出力電圧V₁がトラン
ジスタスイツチQ₁を介してキヤパシタC₁に充電
され、その後サンプル信号SMP１が“０”にな
ると、電圧V₁は保持される。読み出し信号TRS
１が“１”になるとスイツチQ₁₁がオンになり、
キヤパシタC₁上に電荷は、オペアンプ１１とキ
ヤパシタC_Fより成る加算ホールド回路に流れ込
み、出力端子１２に出力電圧 −V₁C₁／C_F が現われ、保持される。なお、本発明に用いるバ
ツフアメモリについては後述する。 第２図は、第１図の実施例の主要部分の動作タ
イミングを示している。第２図において、計算タ
イムスロツトが１〜８まで用意されている。計算
タイムスロツト１の初めに計算開始信号CST１
が発生する。計算タイムスロツト１の終りに計算
終了信号CEN１が発生する。計算タイムスロツ
ト２の終りにサンプル終了信号SEN１が発生す
る。これらのパルスは計算タイムスロツト１〜８
を周期として繰返し発生している。この周期と無
関係の周期でかつノートデータに対応したノート
クロツクNCK１がチヤンネル１に対して発生す
ると、第２図のNCK１により計算要求フラグレ
ジスタ５のFG１がセツトされ、計算要求フラグ
CRF１が“１”になる。計算要求フラグCRF１
は計算タイムスロツト１つの幅より少し小さい時
間だけシフトレジスタSR１により遅延されゲー
トされて読み出し信号TRS１が発生する。計算
要求フラグCRF１が“１”のまま、計算タイム
スロツト１になつて、計算開始信号CST１が発
生すると、この計算開始信号CST１はゲート２
０を通過し、SRフリツプフロツプ２２をセツト
するので、計算サイクル信号CLC１が“１”に
なる。計算サイクル信号CLC１はアンドゲート
２４を開いて計算クロツク信号CCKが波形計算
器７のチヤンネルCH１に加わり、新しい波形サ
ンプル計算が実行される。計算は計算タイムスロ
ツト内で完了し、計算終了信号CEN１が到来す
ると、このときアンドゲート２１には計算要求フ
ラグCRF１が“１”のまま加わつているから、
計算終了信号CEN１はSRフリツプフロツプ２２
をリセツト、SRフリツプフロツプ２３をセツト、
SRフリツプフロツプEG１をリセツトする。した
がつて計算サイクル信号CLC１は“０”となり、
ゲート２４は閉じて計算クロツク信号CCKの供
給は終る。SRフリツプフロツプFG１の出力であ
る計算要求フラグCRF１は“０”となり、計算
要求の生起に対応した計算の実行が終了したこと
を示す。計算要求フラグレジスタ４のSRフリツ
プフロツプFG１はつぎのノートクロツクNCK１
の到来に備える。SRフリツプフロツプ２３がセ
ツトされたのでサンプル信号SMP１が“１”に
なり、ゲートＧ１を開き、計算結果である波形サ
ンプルをDA変換器９に供給する。そしてトラン
ジスタスイツチQ₁もオンになり、DA変換器９の
出力電圧V₁がキヤパシタC₁に印加される。キヤ
パシタC₁の電圧が充分正確に電圧V₁になるまで
充電されたあと、サンプル終了信号SEN１が発
生し、SRフリツプフロツプ２３をリセツトし、
サンプル信号SMP１が“０”になる。サンプル
信号SMP１が“０”になるとゲートG₁が閉じて
出力は高インピーダンスになり、同時にトランジ
スタスイツチQ₁もオフになり、キヤパシタC₁は
電圧V₁を保持する。つぎに、ノートクロツク信
号NCK１がSRフリツプフロツプFG１に到達す
ると、読み出し回路５を介して、読出信号TRS
１が“１”になり、上記の電圧V₁がトランジス
タスイツチQ₁₁を通してキヤパシタC_Fに転送され
る。 以上のように、ノートクロツク信号NCK１が
発生すると、前回の波形サンプル値を読み出すと
共に、計算要求フラグを立てて、チヤンネルCH
１の計算タイムスロツトになるまで待ち、チヤン
ネルCH１の計算タイムスロツト１になるとチヤ
ンネルCH１の波形計算を実行し、そのつぎのタ
イムスロツト２で、計算結果のDA変換とバツフ
アメモリへの書き込みを行なうようにしている。
チヤンネルCH１に供給されるトートクロツク信
号NCK１の周波数はノートデータにより異なり、
一般にＣからＢまでのほぼ２倍弱の範囲に存在し
ている。したがつて、ノートクロツクNCK１の
周波数が低いと、計算要求フラグCRF１が“１”
になつていないのに計算タイムスロツト１になる
ことがあるが、この場合はまだ波形サンプルを計
算しなくてもよいから、計算サイクル信号CLC
１は“０”を保つようにしている。逆にノートク
ロツクNCK１の周波数が高くなりすぎると、計
算タイムスロツト１の到来が間に合わないおそれ
も考えられる。計算タイムスロツト８＋２個分の
周期より大きい場合には、その心配はない。 チヤンネルCH２〜８についても同様の動作を
行なう。第３図は、チヤンネルCH１〜４に種々
の周期のノートクロツク信号NCK１〜４が到来
したときの、計算要求フラグCRF１〜４、計算
サイクル信号CLC１〜４、DA変換サイクル
（DAC１〜４）、出力サイクル（OTC１〜４）を
示している。DA変換サイクルDAC１〜４は、サ
ンプル信号SMP１〜４に対応する。出力サイク
ルOTC１〜４は、読み出し信号TRS１〜４に対
応する。計算要求フラグCRF１〜４の立上りの
太い部分は、ノートクロツク信号NCK１〜４の
発生を示している。計算タイムスロツト１〜４で
はそれぞれ、チヤンネルCH１〜４の波形計算を
行なつている。チヤンネルCH２には、周期の大
きいノートクロツク信号が印加されているので、
計算タイムスロツト２は１回おき強しか実際に計
酸が実行されない。点線部分では計算要求フラグ
CRF２が０であるから、計算休止状態である。
チヤンネルCH３はノートクロツクNCK３の周期
が小さい場合で、つぎの計算タイムスロツトのつ
ぎのDA変換サイクルにノートクロツクNCK３が
発生したため、計算実行が１回遅れているが、出
力サイクルは正常に動作する例である。チヤンネ
ルCH４は、計算タイムスロツトにノートクロツ
クNCK４が発生したために計算実行を遅らせた
が、出力サイクルは正常に動作する例である。 以上のように、内部の計算のサイクルと、外部
の読み出しのサイクルとが、同期できず、かつ、
読み出し周期が複数個あり、読み出しタイミング
が複数のチヤンネル間で一致してしまう場合が発
生するようなシステムにおいても、本実施例のよ
うにすることにより、書き込みとDA変換を内部
に同期させておいて、なおかつ、読み出しは、各
チヤンネル独立に行なうことが可能になる。 第１図の実施例では、波形計算器７とゲート８
をチヤンネルごとに独立に設けたが、第３図のタ
イミング図では計算タイムスロツトが完全に独立
であり、書き込みも同様に独立であるから、それ
ぞれ１チヤンネル分だけ持ちTDM（時分割多重
化）動作をさせても良い。 第４図は、さらに計算要求検出制御回路６も
TDM動作させるようにした本発明の別の実施例
である。 第５図に第４図の各部のタイミングと信号波形
を示す。 第４図において、第１図の実施例と同様の機能
を有するものには同番号をつけ説明を省く。 タイミングパルスジエネレータTPG２は、第
５図に示すように、計算クロツク信号CCK、計
算開始信号CST、計算終了信号CENを発生する。
｛TS｝は計算タイムスロツト１〜８を指定する３
ビツトコードＡ，Ｂ，Ｃより成る信号である。こ
れらの信号群は、計算要求検出制御回路６に供給
される。計算要求検出制御回路６は、アンドゲー
ト２０，２１，２４，SRフリツプフロツプ２２，
シフトレジスタ２５，マルチプレクサ２７，デマ
ルチプレクサ２６と２８とにより構成される。７
はTDM化された波形計算器、８はラツチ、９は
DA変換器である。その他は第１図の実施例と同
様である。 第５図において、マスタクロツクMCKは１回
分周され計算クロツク信号CCKとなる。計算ク
ロツク信号CCKが10個で１つの計算タイムスロ
ツトと形成する。各計算タイムスロツトは｛TS｝
で指示される。｛Ａ，Ｂ，Ｃ｝＝｛１，１，１｝が
計算タイムスロツト１を表わす。各タイムスロツ
トの最初の計算クロツク信号CCKが計算開始信
号CST、最後の計算クロツク信号CCKが計算終
了信号CENになる。 第１図の実施例と同様に計算要求フラグCRF
１〜８が計算要求フラグレジスタ４に立つ。これ
らの計算要求フラグCRF１〜８はマルチプレク
サ２７で順にスキヤンされる。｛TS｝＝（111）の
とき、計算要求フラグCRF１が選択されアンド
ゲート２０，２１に印加される。計算要求フラゲ
CRF１＝“１”ならSRフリツプ２２がセツトさ
れ、計算サイクル信号CLCが“１”になり、計
算クロツク信号CCKが波形計算器７に供給され
る。｛TS｝が波形計算器に供給されているから、
計算タイムスロツト１で行なうべきノートデー
タ、オクターブデータに対応する波形計算が実行
できる。計算クロツク信号CCK10個の最後のク
ロツク信号で計算が完了し、計算結果はそのクロ
ツク信号の立下りでラツチ８にラツチされる。ラ
ツチクロツクはアンドゲート２１より出力される
リセツト信号RESETが用いられる。リセツト信
号RESETは、SRフリツプフロツプ２２をリセツ
トし、計算サイクル信号CLCを“０”にする。
このときデマルチプレクサ２６には、｛TS｝＝
（111）が入力されているから、リセツト信号
RESETは、計算要求フラグレジスタ４のチヤン
ネルCH１すなわちSRフリツプフロツプFG１の
リセツト端子Ｒに印加され、計算要求フラグ
CRF１を“０”にする。SRフリツプフロツプ２
２の出力である計算サイクル信号CLCは、計算
クロツク信号CCK9個分のパルス幅をもつが、こ
の信号は、シフトレジスタ２５で、マスタークロ
ツク信号MCK20個分すなわち１計算タイムスロ
ツト分の遅延をされてサンプル信号SMPとして
デマルチプレクサ２８に印加される。サンプル信
号SMPが出力されるときは、｛TS｝＝（011）にな
つている。この｛011｝に対して、チヤンネル
CH１に対応するバツフアメモリが選択されるよ
うにトランジスタスイツチQ₁にサンプル信号
SMPが導かれるので、ラツチ８の計算結果はDA
変換器９を介してチヤンルCH１のバツフアメモ
リに記憶保持される。 ｛TS｝＝（011）となりチヤンネルCH２になつ
たときに、計算要求フラグCRF２が“１”であ
ればチヤンネルCH１と同様の動作を行なう。
｛TS｝＝（101）すなわちチヤンネルCH３の計算タ
イムスロツト３になつたときに計算要求フラグ
CRF３が“０”であれば、SRフリツプフロツプ
２２はセツトされない。したがつて計算サイクル
信号CLCは“０”のままであり、チヤンネルCH
３の波形計算は行なわれない。サンプル信号
SMPも“０”であるからサンプルも行なわれず、
バツフアメモリのチヤンネルCH３は、それ以前
の計算結果をそのまま保持する。 一方、各チヤンネルにノートクロツク信号
NCK１〜８が発生すると、第１図の場合と同様、
読出信号TRS１〜８が発生し、バツフアメモリ
１０の各チヤンネルに対応するキヤパシタC₁〜
C₈の保持電圧V₁〜V₈を読み出す。 第１図において、ノートデータ、オクターブデ
ータ、キーオンオフデータは、いわゆるジエネレ
ータアサイナによつて、チヤンネルCH１〜８の
どのチヤンネルに押鍵された鍵の音高、オクター
ブを割り当てるが決定にもとづくデータとして供
給されている。ジエネレータアサイナについては
公知の技術であり、その構成は本発明の本質と直
接関係がないので説明を省く。 波形計算器７は、第４図で10クロツクで新しい
サンプル値を算出するものとしたが、これは10ク
ロツクに限定されない。たとえば、あらかじめ読
み出すサンプル値がメモリに書き込まれているよ
うな場合、前回のメモリアドレスのつぎのアドレ
スを読み出せば良いから、10クロツクの必要はな
く、アドレスの歩進とメモリ読出しの時間があれ
ば十分である。 波形計算器７は、デイジタルサンプルを計算す
るものでなく、アナログサンプル値を算出するも
のでもよい。この場合、電圧制御によるミユージ
ツクシンセサイザのようなアナログコンピユータ
を活用してもよい。 第１図と第４図のバツフアメモリ１０では、各
チヤンネル１〜８の出力を加算するようにした
が、各チヤンネルのキヤパシタC₁〜C₈の電荷を
独立に読み出しても良い。第６図は、その一例で
ある。第６図においてバツフアメモリ１０の出力
は各トランジスタスイツチQ₁₁〜Q₁₈について、
独立に出力させている。３１〜３８はアナログ乗
算器である。１３は各チヤンネルの鍵の押鍵・離
鍵に対応するキーオンオフデータを受けて、楽音
の包絡線信号、いわゆるエンベロープ信号を発生
するエンベロープ信号発生器である。この実施例
では、エンベロープをバツフアメモリ１０の出力
段でかけるので、波形計算器７では第１図や第４
図の実施例と異なり、エンベロープ計算が不用で
ある。したがつて波形計算器７には、キーオンオ
フデータをとくに加える必要がなくなる。 第７図は、波形計算器７の他の例である。第７
図において、５０は楽音波形の記憶された読み出
し専用メモリ（ROM）５３のウエーブアドレス
データWADを記憶するアドレスレジスタで、１
ワード８ビツトで構成され、８チヤンネルに対応
して設けられている。５１はアドレスに１を加算
する加算器、５２は加算されたアドレスデータを
オクターブデータにしたがつてビツトシフトする
シフター、５３は１ワード８ビツト２５６アドレ
スからなる読み出し専用メモリROMで、楽音波
形の１周期分を格納したものである。アドレスレ
ジスタ５０には、計算タイムスロツトコード
｛TS｝と読み出し書き込み信号Ｒ／Ｗが印加さ
れ、｛TS｝で指定されるレジスタの格納している
ウエーブアドレスデータWADがまずＲ／Ｗ＝
“１”により読み出された加算器５１で＋１され
て、Ｒ／Ｗ＝“０”で再び同じレジスタに書き込
まれる。したがつてアドレスデータWADは＋１
ずつ進んでゆく。計算タイムスロツトにおいて、
計算サイクル信号CLC＝“０”なら計算の必要が
ないから、アンドゲート６０により＋１データが
阻止されて、ウエーブアドレスデータWADは、
もとのままになる。ウエーブアドレスデータ
WADはシフト５２により、オクターブの高さに
対応してシフトされる。。１ビツト高位にシフト
されると読み出し専用メモリROM５３のアドレ
スとしては、増分が２倍になるからROMアドレ
スの歩進が速くなり、発生する波形の基本周波数
が２倍になる。読み出し専用メモリROM５３の
出力である波形サンプルデータWDは掛算DA変
換器５８のデータ入力端子に印加される。５４は
エンベロープアドレスデータEADを格納するレ
ジスタで、８チヤンネル分あり、計算タイムスロ
ツトコード｛TS｝と読み出し書き込み信号Ｒ／
Ｗとにより任意のレジスタの読み書きができる。
５６は歩進データ発生器で、ノートデータごとに
異なつた歩進データを保有し、各計算タイムスロ
ツトごとに、そのノートに対応する歩進数を出力
する。５５は選択された歩進数とエンベロープア
ドレスデータWADとを加算する加算器である。
加算器５５の出力はレジスタ５４とROM５７に
供給される。５７は楽音のエンベロープの立上り
から立下りまでの波形データを記憶しているメモ
リである。 鍵が押されるとキーオンデータが“１”になり
レジスタ５４のうちの所定のチヤンネルのレジス
タの内容であるエンベロープアドレスデータ
EADが初期化され０になる。そして、エンベロ
ープアドレスデータEAD＝０に12の歩進数のう
ち、押鍵されたノートに対応する歩進数ΔEAD
が加えられ、再びもとのレジスタに格納されると
共に、EAD＋ΔEADのアドレスのエンベロープ
データEDが読み出し専用メモリROM５７から読
み出される。もし、そのときの計算サイクル信号
CLCが“０”ならエンベロープアドレスデータ
EADは歩進しない。このようにして、押鍵され
ると、音の立上りから立下りまでのエンベロープ
データEDが読み出され、DA変換器５９により、
アナログ電圧のエンベロープ信号V_ENVが得られ
る。以上の動作は計算タイムスロツト単位で
TDM化されているから、エンベロープ信号V_ENV
もTDM化されて出力される。エンベロープ信号
V_ENVは、掛算DA変換器５８の基準電圧になつて
いる。 掛算DA変換器５８は、基準電圧V_ref＝V_ENVと、
波形データ入力WDとの掛算結果を出力電圧とし
て出力する機能をもつ。したがつて掛算DA変換
器５８の出力は、読み出し専用メモリROM５３
の格納している音源波形サンプルと読み出し専用
メモリROM５７の格納しているエンベロープ波
形サンプルとの掛算を半デイジタル的に行なつた
ものとなり、かつ、そのタイミングは内部の計算
タイムスロツト１〜８に同期して出力される。し
たがつて、第４図と同様のバツフアメモリ１０に
印加すれば、所望のノートクロツクの生起タイミ
ングに、エンベロープ付の音源サンプル値として
読み出せる。 第７図の実施例の特徴は、DA変換器５８と５
９の２つを用いることにより、デイジタル掛算を
用いずに、エンベロープの乗算ができる点にあ
る。DA変換器５８と５９の間、またはDA変換
器５８の出力に、さらに掛算DA変換器を追加し
て、そのデイジタル入力に全体の振幅に相当する
データを入力することにより、各チヤンネルの楽
音信号のレベルを独立に設定することもできる。 キーオンオフデータとエンベロープ曲線の関係
については、上記実施例はもつとも簡単な場合に
ついて述べている。キーオフ後にエンベロープが
急速に減衰するダンパーなどの機能をもたせても
よい。 つぎに、バツフアメモリ１０について説明す
る。第１図におけるバツフアメモリ１０の出力に
は、オペアンプ１１と帰還用キヤパシタC_Fとが
設けられ、バツフアメモリ１０の各チヤンネルの
出力を加算するようにしているが、オペアンプ１
１とキヤパシタC_Fには、加算作用だけでなく積
分作用がある。すなわち、キヤパシタC_Fの端子
間電圧は、そのまま保持される。積分の代りにホ
ールド作用と伝つてもよい。云いかえると、読み
出された前回のサンプル電圧は、そのまま保持さ
れることになる。したがつて、第１図におけるバ
ツフアメモリ１０への書き込み電圧は、波形の差
分値である必要がある。波形の差分値を得るに
は、波形計算器７の出力する波形サンプルデータ
の前回値WD（nT−Ｔ）と今回値WD（nT）の差 WD（nT）−WD（nT−Ｔ） を計算して出力するようにすればよい。これらの
演算はデイジタル的に行なうことができる。 第４図のバツフアメモリ１０とオペアンプ１
１、キヤパシタC_Fを用いる場合にも同様に、差
分サンプルデータをラツチ８に書き込むことが必
要である。第６図においても、読み出し用のトラ
ンジスタスイツチQ₁₁〜Q₁₈の出力にホールド回
路が設けられるときには、ラツチ８には差分サン
プルデータを書き込むことが必要である。 第７図ではバツフアメモリ１０の出力にホール
ド回路が設けられているので、バツフアメモリ１
０への入力電圧は差分サンプル値でなければなら
ない。６０は差分サンプル値演算器である。第８
図は、この部分の図、第９図は差分サンプル値演
算器の例、第１０図はそのタイミング図である。
第８図において、掛算DA変換器５８とDA変換
器５９には、それぞれ波形サンプルデータWD
（nT−Ｔ），WD（nT）とエンベロープデータED
（nT−Ｔ），ED（nT）が供給される。１回前のデ
ータWD（nT−Ｔ）とED（nT−Ｔ）は第１０図
φAにおいて供給され、φBにおいては波形サンプ
ルデータWD（nT）とエンベロープデータED
（nT）、すなわち今回のデータが供給される。第
９図において、スイツチQ₁₀₀、キヤパシタC_A、
オペアンプ７０は、１回前のデータWD（nT−
Ｔ）×ED（nT−Ｔ）に相当する電圧Ｖ（nT−Ｔ）
を保持するサンプルホールド回路である。今回の
データWD（nT）×ED（nT）に相当する電圧Ｖ
（nT）はスイツチQ₁₀₁がオンになるφ_Bにおいてキ
ヤパシタC_Bの一端に印加されるが、このときそ
の他端には、スイツチQ₁₀₂がオンになつて前回の
Ｖ（nT−Ｔ）が印加される。したがつてキヤパシ
タC_Bの端子間電圧は ΔV（nT）＝Ｖ（nT）−Ｖ（nT−Ｔ） となる。φ_CにおいてスイツチQ₁₀₃がオンになるの
で、ΔV（nT）はバツフアアンプ８０を介して出
力され、バツフアメモリ１０に供給される。以上
のようにして、差分サンプル値演算器６０は波形
サンプルデータとエンベロープデータの積である
楽音サンプルデータの差分電圧をつくり出す。 以上の各実施例において、バツフアメモリ１０
としては、最も基本的な動作を説明するために、
一部分のみを示したが、実際には本発明において
は、第１１図に示すように複数個の出力線を備え
たものを用いる。 第１１図において、トランジスタよりなるスイ
ツチQ₁〜Q₈、キヤパシタC₁〜C₈は、第１図に示
したものと同じである。トランジスタQ₁〜Q₈の
一方の端子には、マトリツクスの列線ｊ＝１〜８
が設けられており、マトリツクスの行線ｉ＝１〜
４との各交点には、スイツチQ_ij（ｉ＝１，２，
３，４，ｊ＝１，２，３，…，８）が設けられて
いる。スイツチQ₁〜Q₈の各ゲートG₁〜G₈には第
１図の実施例において説明したサンプル信号
SMP１〜８がそれぞれ印加される。スイツチQ_ij
のゲーとG_ijには、後述する読み出し信号が印加
される。マトリツクスの行線は、出力端子CO１
〜CO４を介して積分器に接続される。積分器は
演算増幅器A₁〜A₄とキヤパシタCF₁〜CF₄により
構成される。第１図で述べた読み出し信号TRS_j
は、スイツチQ_1j，Q_2j，Q_3j，Q_4jのうちの１つに
供給されるので、キヤパシタC_jの電荷は、４つの
積分器のいずれか１つに供給される。 第１２図は、読み出し信号TRS_jを選択的に各
トランジスタのゲートに供給する選択回路であ
る。１０６は、デコーダ・ラツチで、外部たとえ
ばマイクロコンピユータから供給される２ビツト
のモードコードを、ラツチ信号によりラツチし、
４本の信号にデコードする。デコードされた信号
をモードに対応してM₁，M₂，M₃，M₄とする。
アンドゲート１００，１０１，１０２，１０３の
一方の入力には、M₁，M₂，M₃，M₄が、他方の
入力には、第１３図に示した信号が加えられる。
アンドゲート１００〜１０３の出力は、オアゲー
ト１０４を介し、アンドゲート１０５に供給さ
れ、読み出し信号TRS_jを選択して出力する。ア
ンドゲート１００，１０１，１０２，１０３の上
記他方の入力に対する信号をS_ij1，S_ij2，S_ij3，S_ij4
とすると、（ｉ，ｊ）の組み合わせに対して第１
３図のような表をつくることができる。またG_ij
は G_ij＝TRS_j・（S_ij1・M₁ ＋S_ij2・M₂＋S_ij3・M₃＋S_ij4・M₄） と表わせる。 モードがM₁＝１のときは、第１３図ａに従い、 G_ij＝TRS_j・S_ij1 となる。このとき、第１行（ｉ＝１）のみが有効
になり、すべての信号は、出力端子VO₁に現われ
る。これは、第１図の場合と等価である。 モードがM₂＝１となると、第１３図ｂが有効
になる。 G_ij＝TRS_j・S_ij2 その結果、チヤンネル１，２は、出力端子VO₁
へ結合され、チヤンネル２，３は、出力端子VO₂
へ結合され、チヤンネル５，６，７は出力端子
VO₃へ結合され、チヤンネル８は出力端子VO₄に
結合される。したがつて、チヤンネル１，２を単
音楽器にチヤンネル３と４を２声のパートに、チ
ヤンネル５，６，７を、伴奏パートに、チヤンネ
ル８をベースパートに使うようにすれば、各パー
トが別々の出力端子に分かれているから、特定の
パートの音量レベルを調整したり、歩調器により
変調効果を与えたりすることが可能になる。 モードがM₃＝１のときは、第１３図ｃのよう
になる。このときは、チヤンネル１〜４を上鍵盤
に、チヤンネル５〜８を下鍵盤に使用することが
できる。 モードM₄＝１のときは、第１３図ｄのように
なる。第１３図ｄにおいて、O_ijは、オクターブ
データを表わしている。オクターブデータは第１
図において述べたように楽音のオクターブを指定
するものである。オクターブデータとオクターブ
の関係が、たとえば C₂〜Ｂ〜₂……O_1j C₃〜B₃……O_2j C₄〜B₅……O_3j C₅〜B₅……O_4j とする。ここで、ｊは列番号であると共にチヤン
ネル番号でもある。このようにすれば、発生する
楽音のオクターブデータにしたがつて、出力端子
VO₁〜VO₄が選択されることになる。そして VO₁……C₂〜B₂ VO₂……C₃〜B₃ VO₃……C₄〜B₄ VO₄……C₅〜B₅ の対応が出来る。すなわち、各端子には１オクタ
ーブ内の楽音が混合されて出力されることにな
る。 したがつて、オクターブごとに別々の処理、た
とえば、サンプリング雑音の波や、オクターブ
ごとのレベル補正などが可能になる。 モードM₂，M₃では、各グループごとに、音色
が異なるように、異なつた波形サンプルが発生さ
れるようにするのが好ましいことは言うまでもな
い。このためには、波形計算器の各チヤンネルに
対して音色指定のコードまたはメモリのアドレス
などを送出してやれば良い。 なお、波形発生器、読み出し周波数発生器は、
実施例に限らず、他の方式のものでも、本発明の
ように、指定されたモードにしたがつて、出力端
子への結合のパターンを選択変更するようにして
本発明の効果を実現できることは云うまでもな
い。 発明の効果 以上のように、本発明は複数の波形を発生する
波形発生器と、上記波形の読み出し周波数を発生
する読み出し周波数発生器と、上記読み出し周波
数にしたがつて上記波形を読み出すとともに、指
定されたモードにしたがつて異なる出力端子に上
記波形発生器の発生する波形サンプルを出力する
読み出し装置とを設け、読み出し周波数のそれぞ
れに同期した波形のサンプルを読み出すように構
成するとともに、得られた波形サンプルを指定さ
れたモードにしたがつて複数個の出力端子に任意
にふり分けて供給するようにしたものであるから
電子楽器の使用目的に応じた種々の形式に対して
柔軟に対応できるという優れた効果が得られる。 また読み出し周波数にしたがつて周期的に発生
する読み出し周波数に対応した計算要求の生起を
計算要求フラグレジスタに書き込み、波形発生器
に、計算要求フラグレジスタを参照して計算要求
の生起がある場合に新たな波形サンプル値を発生
させ、書き込み装置を介して上記バツフアメモリ
に書き込むとともに上記生起の記録を消去し、上
記読み出し周波数にしたがつて、上記新しい波形
サンプル値が書き込まれたバツフアメモリから、
上記読み出し装置が上記新しい波形サンプル値を
読み出すようにして、上記相異なる少なくとも２
つの読み出し周波数のそれぞれに同期した波形を
同時に出力可能とすれば、ノートクロツク周波数
を、マスタクロツク周波数と独立に設定しても、
内部計算と読み出しとが非同期で良いから正常な
動作が実現でき、したがつて、各ノートクロツク
周波数にビブラートや、グライド、ポルタメント
などを独立にかけてもさしつかえないという効果
も得られる。 また書き込み装置のうち、とくにDA変換器は
１個でよいだけでなく、それらが、チヤンネルご
とに独立に動作するから、２つのチヤンネルの音
を同時に鳴らしても、量子化ひずみによる混変調
ひずみの発生がない。したがつて、８ビツト程度
の安価なDA変換器を使うこともできる。 さらに波形の基本周波数に対してサンプリンゲ
グ周波数を整数倍にすることができるから、発生
する折り返し成分や、量子化により生じるサンプ
ル波形の高調波成分を、すべて、基本周波数の高
調波成分を、すべて、基本周波数の高調波に一致
させることができ、したがつてにごりのない音を
つくることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツク図、第２
図はそのタイミング図、第３図はその動作の概念
を示すタイミング図、第４図は本発明の第２の実
施例のブロツク図、第５図はその動作タイミング
図、第６図は本発明に用いるバツフアメモリ部の
一実施例のブロツク図、第７図は本発明に用いる
波形計算器と書き込み装置およびバツフアメモリ
部の実施例のブロツク図、第８図，第９図は差分
サンプル値演算器の実施例のブロツク図、第１０
図は第８図、第９図のタイミング図、第１１図、
第１２図は、バツフアメモリと読み出し装置の実
施例のブロツク図、第１３図は、バツフアメモリ
と読み出し装置の動作説明図である。 １……ノートクロツクジエネレータ、２……タ
イミングパルスジエネレータ、３……ノートクロ
ツクセレクト、４……計算要求フラグレジスタ、
５……読み出し装置、６……計算要求検出制御
器、７……波形計算器、８……ゲートまたはラツ
チ、９……DA変換器、１０……バツフアメモ
リ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の波形を発生する波形発生器と、相異な
   る少なくとも２つの読み出し周波数を発生する複
   数の読み出し周波数発生器と、計算要求フラグレ
   ジスタと、書き込み装置と、複数のバツフアメモ
   リと、複数の読み出し装置とを備え、上記読み出
   し周波数にしたがつて周期的に発生する読み出し
   周波数に対応した計算要求の生起を上記計算要求
   フラグレジスタに書き込み、上記波形発生器に、
   上記計算要求フラグレジスタを参照して計算要求
   の生起がある場合に新たな波形サンプル値を発生
   させ、上記書き込み装置を介して上記バツフアメ
   モリに書き込むとともに上記生起の記録を消去
   し、上記読み出し周波数にしたがつて、上記新し
   い波形サンプル値が書き込まれたバツフアメモリ
   から、上記読み出し装置が上記新しい波形サンプ
   ル値を読み出すようにして、上記相異なる少なく
   とも２つの読み出し周波数のそれぞれに同期した
   波形を同時に出力可能とし、かつ上記読み出し装
   置は、指定されたモードに従い複数個の出力線の
   うち指定された出力線に上記波形サンプル値と供
   給するようにしたことを特徴とする波形読み出し
   装置。 ２ 波形発生器が時分割多重化で動作し、あらか
   じめチヤンネルごとに設けられた計算タイムスロ
   ツトにおいて順次指定されたチヤネルの波形を発
   生するようにした特許請求の範囲第１項記載の波
   形読み出し装置。 ３ 波形発生器の出力が書き込み装置においてア
   ナログ信号に変換されてバツフアメモリにアナロ
   グ信号として記憶され、読み出し装置により読み
   出し周波数にしたがつて上記アナログ信号が読み
   出されるようにしたことを特徴とする特許請求の
   範囲第１項記載の波形読み出し装置。 ４ 書き込み装置の出力するアナログ信号が音楽
   サンプル値の差分であつて、上記差分をバツフア
   メモリに書き込み、上記バツフアメモリより読み
   出された差分をホールド回路により累積するよう
   にしたことを特徴とする特許請求の範囲第２項記
   載の波形読み出し装置。 ５ 波形発生器は、音源波形発生器とエンベロー
   プ発生器とを備え、書き込み装置はDA変換器と
   掛算DA変換器とを備え、上記波形発生器の出力
   する音源波形とエンベロープデータの一方を上記
   DA変換器に、他方を上記掛算DA変換器に加え、
   上記DA変換器の出力を上記掛算DA変換器に加
   えて乗算し、その出力をバツフアメモリに書き込
   むようにしたことを特徴とする特許請求の範囲第
   １項記載の波形読み出し装置。 ６ 掛算DA変換器の出力を差分演算してバツフ
   アメモリに書き込むようにしたことを特徴とする
   特許請求の範囲第４項記載の波形読み出し装置。