JPS6049637A - 半導体基板のマウント方法 - Google Patents
半導体基板のマウント方法Info
- Publication number
- JPS6049637A JPS6049637A JP58157344A JP15734483A JPS6049637A JP S6049637 A JPS6049637 A JP S6049637A JP 58157344 A JP58157344 A JP 58157344A JP 15734483 A JP15734483 A JP 15734483A JP S6049637 A JPS6049637 A JP S6049637A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- temperature
- semiconductor substrate
- case
- heated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01365—Thermally treating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体基板のマウント（固着）の高品質化を
目的としており、特に急激な温度変化に弱い半導体素子
で形成された半導体基板のマウント方法に関するもので
ある。
目的としており、特に急激な温度変化に弱い半導体素子
で形成された半導体基板のマウント方法に関するもので
ある。
最近の半導体素子は、高集積化や高速性能化のため、一
般と、素子形状の微細化や接合のシャロー化が進められ
ている。
般と、素子形状の微細化や接合のシャロー化が進められ
ている。
ところが、この様な半導体素子は、急激な温度変化を受
けると、素子構造に変化が起き易く、特性不良を生じる
場合が、多くなってきている。
けると、素子構造に変化が起き易く、特性不良を生じる
場合が、多くなってきている。
実際、その現象は、組立のマウント時に多く発生し、組
立不良の多発をまねいている。一般に、半導体基板のマ
ウントは、半導体基板を、軟質ハンダや、共晶合金によ
る硬質ハンダ及び導電性レジンペースト等を用いて、マ
ウント部（基イに支持台）表面に接着することによって
行なわれているが、現在、主として、使用されているの
は、硬質ハンプである。この従来型のマウント方法例よ
れば、半導体基板は室温に保存された状態から、４００
℃前後に加熱されたマウント部表面にいきなシ、圧接さ
れるために、急峻な温度変化を受ける。
立不良の多発をまねいている。一般に、半導体基板のマ
ウントは、半導体基板を、軟質ハンダや、共晶合金によ
る硬質ハンダ及び導電性レジンペースト等を用いて、マ
ウント部（基イに支持台）表面に接着することによって
行なわれているが、現在、主として、使用されているの
は、硬質ハンプである。この従来型のマウント方法例よ
れば、半導体基板は室温に保存された状態から、４００
℃前後に加熱されたマウント部表面にいきなシ、圧接さ
れるために、急峻な温度変化を受ける。
従って、従来性なわれてきた、この様なマウント方法は
、高性能ＩＣの特性劣化をもたらし、組立良品率を低下
させる原因となるという欠点があった。
、高性能ＩＣの特性劣化をもたらし、組立良品率を低下
させる原因となるという欠点があった。
そこで、本発明の目的は、急加熱に弱い半導体素子の、
特性を殆んど変動せずに、マウントできる様な新しいマ
ウント方法を提供することにある。
特性を殆んど変動せずに、マウントできる様な新しいマ
ウント方法を提供することにある。
つまり、本発明では、常温に保存された半導体基板を、
室温と溶融温度の中間の温度にゆっくシと加熱して、そ
の後、合金化用金属を乗せ、かつ、高温に加熱されたマ
ウント部表面に圧接することを特徴とするマウント方法
を提供する。この方法によれば半導体基板は、従来方法
の様な急峻な温度変化を受けることはなくなり、緩和さ
れたものになる。従って、半導体素子の特性劣化は、な
くなシ、組立良品率もきわめて、高いものを期待できる
。
室温と溶融温度の中間の温度にゆっくシと加熱して、そ
の後、合金化用金属を乗せ、かつ、高温に加熱されたマ
ウント部表面に圧接することを特徴とするマウント方法
を提供する。この方法によれば半導体基板は、従来方法
の様な急峻な温度変化を受けることはなくなり、緩和さ
れたものになる。従って、半導体素子の特性劣化は、な
くなシ、組立良品率もきわめて、高いものを期待できる
。
本発明の第１の実施例を第１図（ａ）〜（Ｃ）に基づい
て説明する。
て説明する。
ダイシングされた６ｘｘ角の半導体チップ６をセラミッ
ク・ケース１のマウント部２に、マウントする場合につ
いて説明する。
ク・ケース１のマウント部２に、マウントする場合につ
いて説明する。
まず、上記ケース１のマウント部２に硬質ハンダ材Ａｕ
−８ｉ３を乗せ、共晶合金温度より高めの４５０℃に、
マウント用の加熱装置（マウンター）４で加熱しておく
。（第１図（ａ）） 次に、上記チップ６を本発明によるところの中間の温度
２４０℃に保った予備加熱用のポット・プレート７上に
３０秒間乗せて、その温度まで、ゆっくシと加熱する。
−８ｉ３を乗せ、共晶合金温度より高めの４５０℃に、
マウント用の加熱装置（マウンター）４で加熱しておく
。（第１図（ａ）） 次に、上記チップ６を本発明によるところの中間の温度
２４０℃に保った予備加熱用のポット・プレート７上に
３０秒間乗せて、その温度まで、ゆっくシと加熱する。
（第１図（ｂ））その後、上記チップ６の温度を２４０
’Ｃ付近に保持したままで、ケース１のマウント部２
に水平に圧接させ、同時に数回擦シ動かして（スクラビ
ング）マウントを行なう。（第１図（Ｃ））本発明のマ
ウント方法を使用した上１己テッグ６は、特性劣化が全
く見られず、又、組立良品率も、従来法に比べ格段に向
上している。
’Ｃ付近に保持したままで、ケース１のマウント部２
に水平に圧接させ、同時に数回擦シ動かして（スクラビ
ング）マウントを行なう。（第１図（Ｃ））本発明のマ
ウント方法を使用した上１己テッグ６は、特性劣化が全
く見られず、又、組立良品率も、従来法に比べ格段に向
上している。
即ち、本発明のマウント方法によれば、温度変化が従来
の方法よシ、緩和され、その分チップに与えるダメージ
も小さくなシ、特性劣化や特性不良の発生は激減する。
の方法よシ、緩和され、その分チップに与えるダメージ
も小さくなシ、特性劣化や特性不良の発生は激減する。
尚、上記実施例に於いて、温度変化をもっと緩かなもの
にする為には、熱容量の大きいセラミック基板上に、チ
ップを配列して、中間の温度を４５０℃に設定したホッ
ト・プレート上に、乗せてゆっくりと加熱すれば良い。
にする為には、熱容量の大きいセラミック基板上に、チ
ップを配列して、中間の温度を４５０℃に設定したホッ
ト・プレート上に、乗せてゆっくりと加熱すれば良い。
この方法だと、（に良好なマウントが可能となる。
第２の実施例を第２図に基づいて説明する。第１の実施
例と同様な半導体チップ９をケース１゜のマウント部表
面１１にマウントする場合について説明する。
例と同様な半導体チップ９をケース１゜のマウント部表
面１１にマウントする場合について説明する。
内部に数個のヒーター１４，１５．１６を有し、左側Ａ
から右側りに対して室温から、溶融温度４５０℃まで、
ゆるやかな温間勾配が付く様に制御されたケース加熱用
の装置ｄ１７の模式図を第２図に示す。まず、室温に保
れた半導体チップ９を室温に保れたケース１０のマウン
ト部１１に、は−５＝ ＋ ｗ −ｂ Ａｕ −Ｍ ｉハンダ片１２を乗せた上
に置く。
から右側りに対して室温から、溶融温度４５０℃まで、
ゆるやかな温間勾配が付く様に制御されたケース加熱用
の装置ｄ１７の模式図を第２図に示す。まず、室温に保
れた半導体チップ９を室温に保れたケース１０のマウン
ト部１１に、は−５＝ ＋ ｗ −ｂ Ａｕ −Ｍ ｉハンダ片１２を乗せた上
に置く。
そして、それをケース加熱用の装置１７の左側Ａ１８に
置く。
置く。
次にケース１０を右側の８点１９（温度１４０℃）に移
動する。約１５秒後にケース１０を更に右側の０点２０
（温度２８０℃）に移動する。その場合、半導体チップ
９が、ケース１０のマウント部１１によく密着する様に
、コレット１３で押圧する事が必要である。更に、約１
５秒後に、ケース１０を右側の点Ｄ２１（温度４５０℃
）に移動する。そして、テップ９が充分に温まったら、
スクラビングを行ない、マウント部表面１１によく接着
させる。そして、ゆっくシと冷却する。
動する。約１５秒後にケース１０を更に右側の０点２０
（温度２８０℃）に移動する。その場合、半導体チップ
９が、ケース１０のマウント部１１によく密着する様に
、コレット１３で押圧する事が必要である。更に、約１
５秒後に、ケース１０を右側の点Ｄ２１（温度４５０℃
）に移動する。そして、テップ９が充分に温まったら、
スクラビングを行ない、マウント部表面１１によく接着
させる。そして、ゆっくシと冷却する。
本発明のこの方法によれば、中間の温度は１４０℃と２
８０℃の２段階となり、更にケース自体の熱容量も加味
される為、チップに対する温度変化は、きわめて緩和さ
れたものになシ、マウント時に於ける特性劣化の問題は
なくなる。即ち、組立良品率が格段に向上すると共に、
高品質も保証されるという利点がある。
８０℃の２段階となり、更にケース自体の熱容量も加味
される為、チップに対する温度変化は、きわめて緩和さ
れたものになシ、マウント時に於ける特性劣化の問題は
なくなる。即ち、組立良品率が格段に向上すると共に、
高品質も保証されるという利点がある。
６−
以上、実施例について説明してきたが、本発明の主要部
分は、半導体チップをゆっくりと加熱してマウントする
事にあり、上記実施例に限定されるものではなく、特許
請求に示される全ての範囲に及ぶ。従って、本発明によ
れば、急加熱に弱い高性能ＩＣの特性を損なわないマウ
ントが可能となり、高品質化及び組立歩留向上に、絶大
な効果がある。
分は、半導体チップをゆっくりと加熱してマウントする
事にあり、上記実施例に限定されるものではなく、特許
請求に示される全ての範囲に及ぶ。従って、本発明によ
れば、急加熱に弱い高性能ＩＣの特性を損なわないマウ
ントが可能となり、高品質化及び組立歩留向上に、絶大
な効果がある。
第１図（ａ）〜（Ｃ）は、第１の実施例を断面でみち模
式図で、第２図は、第２の実施例を断面でみた模式図を
示す。 尚、第１図計いて、１・・・・・−セラミック・ケース
、２・・・・・・ケースのマウント部、３・・・・・・
Ａｕ Ｓ ｔ ハｙダ片、４・・・・・・マウンター、
５・・・・−・ヒーターＡ、６・・・・・・半導体チッ
プ、７・・・・・・予備加熱用はホット・プレー、８・
・・・・・ヒーター、を示す。 第２図に於いて、９・・・−・半導体チップ、１０・・
・・・・セラミック・ケース、１１・・・・・・ケース
のマウント部、１２・・・・・・Ａｕ Ｓｔハンダ片、
１３・・・・・・コレット、１４・・・・・・ヒーター
Ｂ１１５・・・・・・ヒーターＣ１１６・−・・・・ヒ
ーターＤ１１７・・・・・−ケース加熱用の装置、１８
・・・・−・ケース加熱用の装置のＡ点、１９・・・・
・・ケース加熱用の装置のＢ点、２０・・・・・・ケー
ス加熱用の装置の０点、２１・・・・・・ケース加熱用
の装置のＤ点を示す。 リ ）
式図で、第２図は、第２の実施例を断面でみた模式図を
示す。 尚、第１図計いて、１・・・・・−セラミック・ケース
、２・・・・・・ケースのマウント部、３・・・・・・
Ａｕ Ｓ ｔ ハｙダ片、４・・・・・・マウンター、
５・・・・−・ヒーターＡ、６・・・・・・半導体チッ
プ、７・・・・・・予備加熱用はホット・プレー、８・
・・・・・ヒーター、を示す。 第２図に於いて、９・・・−・半導体チップ、１０・・
・・・・セラミック・ケース、１１・・・・・・ケース
のマウント部、１２・・・・・・Ａｕ Ｓｔハンダ片、
１３・・・・・・コレット、１４・・・・・・ヒーター
Ｂ１１５・・・・・・ヒーターＣ１１６・−・・・・ヒ
ーターＤ１１７・・・・・−ケース加熱用の装置、１８
・・・・−・ケース加熱用の装置のＡ点、１９・・・・
・・ケース加熱用の装置のＢ点、２０・・・・・・ケー
ス加熱用の装置の０点、２１・・・・・・ケース加熱用
の装置のＤ点を示す。 リ ）
Claims (3)
- （１）マウントに必要な温度に加熱したマウント部表面
に合金化用金属を介在させ、半導体基板を平行に圧接す
るマウント方法に於いて、該半導体基板を予め、予備加
熱することを特徴とする半導体基板の寸つント方法。 - （２）上記の予備加熱は、室温とマウントに必要な温度
との間の、はぼ一定の温度となる様なものであることを
特徴とする特許請求範囲第（１）項記載の半導体基板の
マウント方法。 - （３）上記の予備加熱は、室温から、所定の温度まで半
導体基板を徐々に加熱することを特徴とする特許請求範
囲第（１）項記載の半導体基板のマウント方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157344A JPS6049637A (ja) | 1983-08-29 | 1983-08-29 | 半導体基板のマウント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157344A JPS6049637A (ja) | 1983-08-29 | 1983-08-29 | 半導体基板のマウント方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6049637A true JPS6049637A (ja) | 1985-03-18 |
Family
ID=15647628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157344A Pending JPS6049637A (ja) | 1983-08-29 | 1983-08-29 | 半導体基板のマウント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049637A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226239U (ja) * | 1988-08-08 | 1990-02-21 | ||
| JPH04111780U (ja) * | 1991-03-14 | 1992-09-29 | 新電元工業株式会社 | 電子部品装置 |
| EP3163602A3 (en) * | 2009-01-23 | 2017-08-09 | Nichia Corporation | Method of producing a semiconductor device by bonding silver on a surface of a semiconductor element with silver on a surface of a base in air or in an oxygen environment |
| CN112967957A (zh) * | 2021-02-07 | 2021-06-15 | 深圳市东飞凌科技有限公司 | 共晶装置及晶体管封装共晶系统 |
-
1983
- 1983-08-29 JP JP58157344A patent/JPS6049637A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226239U (ja) * | 1988-08-08 | 1990-02-21 | ||
| JPH04111780U (ja) * | 1991-03-14 | 1992-09-29 | 新電元工業株式会社 | 電子部品装置 |
| EP3163602A3 (en) * | 2009-01-23 | 2017-08-09 | Nichia Corporation | Method of producing a semiconductor device by bonding silver on a surface of a semiconductor element with silver on a surface of a base in air or in an oxygen environment |
| EP3151268A3 (en) * | 2009-01-23 | 2017-08-09 | Nichia Corporation | Method of producing a semiconductor device by bonding silver oxide on a surface of a semiconductor element with silver or silver oxide on a surface of a base |
| EP3163601A3 (en) * | 2009-01-23 | 2017-08-09 | Nichia Corporation | Method of producing a semiconductor device by bonding silver or silver oxide on a surface of a semiconductor element with silver oxide on a surface of a base |
| CN112967957A (zh) * | 2021-02-07 | 2021-06-15 | 深圳市东飞凌科技有限公司 | 共晶装置及晶体管封装共晶系统 |
| CN112967957B (zh) * | 2021-02-07 | 2022-04-01 | 深圳市东飞凌科技有限公司 | 共晶装置及晶体管封装共晶系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540115A (en) | Flux-free photodetector bonding | |
| JPH05226387A (ja) | 半導体装置およびその製法 | |
| CA2000838A1 (en) | Method of soldering semiconductor substrate on supporting plate | |
| JPH06502962A (ja) | ダイス固着構造 | |
| US4876221A (en) | Bonding method | |
| US5150197A (en) | Die attach structure and method | |
| JP2889399B2 (ja) | テープ自動化ボンディング法 | |
| JPS598471B2 (ja) | 吸熱マウントの製法 | |
| US4659006A (en) | Method of bonding a die to a substrate | |
| JPH027181B2 (ja) | ||
| JP2004071608A (ja) | 半導体装置の製造装置 | |
| US5706577A (en) | No fixture method to cure die attach for bonding IC dies to substrates | |
| US5170329A (en) | Stress free chip mount and method of manufacture | |
| JPH07176553A (ja) | チップの実装装置および実装方法 | |
| JPH0158866B2 (ja) | ||
| JP4418610B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2706058B2 (ja) | 半導体装置の製造方法 | |
| JPH05283414A (ja) | 半導体装置用金属配線のバンプ高さ制御装置 | |
| JP2526666B2 (ja) | リ―ドフレ―ムへのフィルム貼り付け方法 | |
| JPS6145377B2 (ja) | ||
| JP2007311577A (ja) | 半導体装置 | |
| JPH11330573A (ja) | バンプ形成方法及びバンプ形成装置 | |
| JP2001176890A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2997147B2 (ja) | 光半導体装置の製造方法 | |
| JPS60160623A (ja) | 半導体装置の製造方法および製造装置 |