JPS60500192A - 信号エンコ−デイング−デコ−デイング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 信号エンコーディング−テコ−ディング装置本発明は、送信前に情報信号をエン コードするエンコーダ及び受信した伝送信号をデコードするデコーダとから成る 、通信システムに設けられる信号エンコーディング−デコーディング装置に関す る。更に詳細には、本発明はサテライトによる直接放送（ＤＢＳ）サービスによ シ放送されるカラーテレビジョン信号をエンコード及びデコードするのに使用さ れる装置に関する。

テレビジョンＤＢＳシステムは、サテライト転送装置における電力上の制限と受 信アンテナの大きさが比較的小さい（特に家庭用の場合）という２つのことに起 因して、信号レベルが非常に低い欠点がある。

そのため、信号対雑音（ＳＮ）比は一般に低く、従って受信機における映像品質 は良くない。

本発明の目的は、映像品質に対するノイズの影響を減少する方法でテレビジョン 信号や他の情報信号をエンコード及びデコードする装置を提供することである。

発明の概要 従って、本発明は、順次、情報信号をサンプルし、かつサンプル、の粗レベル量 子化を表わす基本レベル信号ＢＬＳと、実際にサンプルされた信号レベルと上記 ＢＬＳ信号によシ表わされた量子化レベルとの差の高解度測定値を示す差信号Ｄ Ｓとの組合せにより、各サンプルを表わすように信号を処理する信号処理装置（ １０，１１）と；上記ＢＬＳ及びＤＳ信号を受信しこれらＢＬＳ及びＤＳ信号か ら、−遵の変調時間間隔ＭＴＩに分割され且つ少くとも多数のＭＴＩを見ｆｃ場 合、粗に量子化したＢＬＳ関連成分（以下Ｑ記号）と高字度ＤＳ関達成分（以下 Ａ記号）の両者を含み、各成分は単一値をとシ且つ１つのＭＴＩを占めている複 合変調出力を形成するエンコーダ信号形成装置と；搬送波信号を発生する搬送波 信号発振器、と；上記複合変調出力のＱ及びＡ記号に応等しかつ上記ＢＬｆｌ信 号を表わす粗量子化第１変調と、上記ＤＳ信号を表わす高解度第２変調のそれぞ れで上記搬送波信号を変調する変調器とを有する二ン；−ダと：上記変調された 搬送波信号を受信しかつ上記第１及び第２変調を復調し、エンコーダの複合変調 出力の対応する成分を表わすＱ記号及びＡ記号を有する複合変調出力を発生する 復調器と；上記複合変調出力を受信しかつエンコーダのＢＬＳ及びＤＳ信号に対 応する信号を発生するように接続したデコーダ信号形成装置と；上記デコーダ信 号形成装置により発生された上記信号を受信しかつ組合わせて元のシーケンスで 情報信号サンプルを再生する信号耳組合せ装置とを有するデコーダとから構成さ れるエンコーディング−デコーディング装置を提供する。

このように、本発明のエンコーディング−デコーディング装置、は、各す°ンプ ルを、粗量子化ＢＬＳ信号と高解度ＤＳ信号とに分割することにょシディジタル 伝送とアナログ伝送との利点を組合わせている。

ディジタル伝送の利点は、ノイズによる悪影響を防止できること、時分割多重の 容易性、及び加入者にとって必要であるかもしれない暗号化の可能性である。ア ナログ成分の伝送は、帯域幅効率を保証しかつ伝送信号対ノイズ比が増加しても 復調信号対ノイズ比が改善するのを保証する。

装置のＳＮ比に関しては、伝送誤差がないと仮定すれば、情報信号のＢＬＳ成分 はノイズがなく正確に再生できる。微細情報を発生するＤＳ成分については、こ れら成分はノイズなしでは受信されないが、このノイズの影響は、低レベルに制 限される。

図面の説明 添付の図面に基づいて、本発明の詳細な説明する０ 第１図は本発明の二ンコーディングーデコーデイング装置の主な機能を示したブ ロック図、第２図は波形サンプルをエンコードするのに使用される量子化レベル を示す波形Ｗの振幅一時間ダイアグラム、第３図はある形式のエンコーダによシ 位相変調された搬送波の複数の実現可能な位相状態を示した変調ダイアグラム、 第４図は他の形式のエンコーダによυ変調された搬送波の複数の実現可能な位相 及び振幅状態を示した変調ダイアグラム、第５図は２つの連続した時間インター バル期間中に搬送波の変調を制御するために３個の２−ビットサンプル信号を２ 個の３ビツトワードに構成する状況を示した図、第６図は第２図のサンプルＳ、 を表わすため、装置によシ変調された搬送波の位相変調を示した変調ダイアグラ ム、第７図はエンコーダの実施例のブロック図、第８図は第７図のエンコーダに より行なわれるサンプル−エンコード処理を説明するダイアグラムで、同図Ａ− Ｃは一連のサンプル信号の各変調インターバルにおける伝送用記号シーケンスへ の変ｉを示し、Ｃ及びＤは記号の搬送波位相変調への変換を示し、第９図は第７ 図のエンコーダのＳｉｎφ及びＣｏｓφＲＯＭ入力及び出力に関する変換ダイア グラム、第１０図は第７図のエンコーダの各２一ラインサイクル励作期間におい て使用される記号形態を示し、各サイクルの開始時に発生した基準シーケンスは 展開形式で示されておシ、第１１図は第１０図に示した基準シーケンスの識別子 部分の説明図であシ、第１２図は第７図のエンコードのマルチプレクサ装置のブ ロック図、第１３図はデコーダの実施例のブロック図、第１４図は第１３図のデ コーダによる各伝送記号の再構成を示した図、第１５図は第１３図のデコーダの クロック回り回路のブロック図、第１６図は第１３図のデコーダの基準シーケン ス識別回路図、第１７図は第１３図のデコーダの「Ｉｎ　５ｙｈｃ　（同期）」 フラッグ回路の回路図、第１８図は第１３図のデコーダの７エーズーロツクド・ ループフィードバック選択回路図、第１９図は第１３図のデコーダのデマルチプ レクサ装置のブロック図、第２０図はデマルチプレクサ装置の動作を示したタイ ミング図、第２１図は既知のテレビジョン標準規格において使用される合成ビデ オ信号の周波数スペクトルを示した図、第２２図は本発明による・エンコーディ ング−デコーディング装置の他の実施例のブロック図、第２３図は第２２図の装 置によシ実施される二ンコードプロセスを示した第２図に類似した図、第２４図 は第２２図の装置において形成された１〇−記号フレームを示し、第２５図は第 ２２図の袋口によシ位相変調された搬送波のいくつかの実現可能な位相状態を示 した変調ダイアグラムである。

動作の一般原理 第１図は、本発明に係る一信号を形成する主な機能ブロックを示し、このエンコ ーダはＤＢＳ通信放送用カラーテレビジョン信号をエンコードする。

エンコーダは、たとえば約１４ＭＨｚの周波数でコード化されるテレビジョン信 号をサンプルするサンプリング回路１０を有している。そのサンプリンブレロッ ク信号よ多制御される。このサンプリングは、合成ビデオ波形に直接的に行なわ れるか、または後述するような方法で、それぞれの輝度信号２色度信号及び音声 信号間のインターバルにおいて交互に行なわれてもよい。

各信号サンプルは、サンプリング回路１０からサンプル処理回路１１に送られる 。ここで、この信号は、サンプルの粗レベルを子化を表わす基本レベル信号（以 下、ＢＬＳと略称する）と、ＢＥ、Ｓ信号によシ表わされた量子化レベルと実際 のサンプルされた信号レベルとの間の差の高精度測定値を示す差信号（ＤＳ　） とに分解される。ＢＬＳ信号は、たとえば粗量子化パルス振幅変調（ＰＡＭ）信 号またはディジクルにエンコードされた信号の形式であシ、ＤＳ＠号は高解度Ｐ ＡＭ信号または高解度にエンコードされたディジタル信号である。

第２図は、ＢＬＳ信号用として４つの可能量子化レベルが存在する場合における 、信号ＢＬ８とＤＢの形成過程を示している。これら４つのレベルは、ＢＬＳ信 号のバイナリディジタルエンコーディング＠００”。

＠０１　’、”　１０”、′１１”　に対応している。第２図に示した波形Ｗの サンプルＳ１について考えてみると、対応するＢＬ３信号は、サンプルＳ１　の 大きさが第３及び第４」÷化しベルの間にあることを示すバイナリ値′″１０” を有している。ＤＳ信号は量子化レベル＠ｉｏ’と実際のサンプルレベルとの差 を表わす値を有している。この値は、たとえば８−ビットバイナリワードで表示 できる。

ＢＬＳ及びＤＳ信号がディジタル的にエンコードされる形式である場合、サンプ リング回路１０とサンプルプロセシング回路１１とはアナログ／ディジタル（Ａ ／Ｄ’）変換器によシ共同して構成することができる。コンバータ出力の最上位 ビットはＢＬ３信号として使用され、かつ最下位ビットはＤＢ信号として使用さ れる。従って、第２図の例で示すように、ＢＬＳ信号が２−ビットバイナリワー ドで、ＤＳ信号が８−ビットワードである場合、入力信号は１０−ビットのＡ／ Ｄコンバータに送られ、２つの最上位ビットはＢＬＳ信号に使用され、残シの８ ビツトはＤＳ信号に使用される。

また、実際には、テレビジョン信号はエンコーダにディジタル形式で送られると ともあり、この場合、これら信号は、ＢＬＳ及びＤＳ信号を直接的に構成してい るとして処理され、最上位ビットがＢＬＳ信号を形成しかつ残シのビットがＤＳ 信号に使用される。

一連のサンプルを表わすＢＬＳ及びＤＳ信号は、サンプルプロセシング回路１１ からマルチプレクサ装口１３に送られる。この装置１３はこれら信号を複合変調 出力に変換してこれを変調装置１４へ送出する。この変調出力は、速読する変調 時間インターバルＭＴＩに分割され、かつ粗量子化ＢＬＳ関達成分（以下Ｑ記号 という−これは成分の量子化特性を示す）と高解度ＤＢ関連成分（以下Ａ　ｔｔ ａ号という−これは成分のアナログ状特性を示す）によシ構成されている。各記 号は１つのＭＴＩにおいてａ絖し、かつこの期間、その値を変化しない。後述す るように、Ｑ及びＡ記号は、同じまたは別のラインで同時にまたは順次出力され 、また各々１つまたは複数のサンプルから発生したＢＬＳまたはＤＳ信号の一部 または全部によフ構成されている。

変調時間インターバル（ＭＴＩ）の継続期間は、クロック回路１５からマルチプ レクサ装置１３に送られるＭＴＩクロック信号により制御される。サンプルクロ ック及びＭＴＩクロック信号は互いに同期しているが、後述するように同じ周波 数ではない。

変調装置１４は、複合変調出力のＱ及びＡ記号によ多制御され、ＢＬＳ信号を表 わす第１変調信号及びＤＳ信号を表わす第２変調信号で搬送波信号をそれぞれ変 調する。第１変調信号は、（粗量子化された）限定数の可能値を有しているだけ であるが、第２変調信号は広範囲な可能値を有している。便宜上、以下、第１変 調を量子化変調（この変調の粗さは既に説明しである）と呼称し、かつ第２変調 をアナログ変調（実際は真のアナログというよシは単に精度の高い量子化であっ たとしても）と呼称する。なお、第１及び第２変調は様々な形態をとることが可 能である。

同期情報は、同期信号をマルチプレクサ装置１３の複合変調出力に多重化するこ とにょシ変調された搬送波に加えられる。変調装置１４の変調出力は、サテライ ト地上局の送信機の１．Ｆ、段の出力を構成している。

説明の便宜上、ＢＬＳ及びＤｓ信号がらＱ及びＡ記号への形成並びにこれら記号 を搬送波に組入れるための変調に関していくつかの実例を示す。たとえば、ある 例では、１サンプルのＢＬＳ及びＤＳ信号群は複合変調出力の１つのＱ記号と１ つのＡ記号とをそれぞれ構成している。これら記号は、ＭＴＩ　（変調時間イン ターバル）において出力され、両者共に位相変調である第１及び第２変調を制御 する（これら変調は各ＭＴｒにおいて搬送波に対して行なわれる）。このことは 、第２図の処理されたサンプルＳ＋　Ｋ関して第３図に示されている。更に詳細 には、第２図に示した例では、複合変調出力がＢＬＳ関連Ｑ記号にょフ構成され ている第１ＭＴｌにおいて、変調装置１４は、ＢＩ、Ｓ信号の実際の値によシ決 まる４つの可能値のうちの１つ（４つのバイナリ値１００”、＠０１”、′１ｏ ”。

′″１１″の１つ）である量子化第１位相変調信号で糸送波を変調する。これら ４つの可能位相変調値は第３図Ａの点隷で示され、一方第２図のサンプルＳｔ（ ＠１０’値）の場合、伝送される実際の値は第３図Ｂに示されている。第２ＭＴ ｌの期間中、ｕ合変調出方を構成するＤＳ−関連Ａ記号は、アナログ第２σ相変 調信号として伝送され、これは第３図Ｃの点り弧で示すように０°〜約３６０° の間の値をとシ得る。第２図のサンプルの場合、伝送される実際の変調値は、第 ３図りの変調図に示されている。

前述の変調装置におけるサンプルクロック率は、ＭＴＩクロック率の半分である 。なんとなれば、各サンプルはそれぞれ２つのＭＴＩを必要とし、その１つはＢ ＬＳの第１変調用で、もう一方はＤＳの第２変調用であるからである。

第３図に示す例によれば、第１及び第２変調は各ＭＴＩにおいて同一の値になる かも知れない位相変調であるので、畿送波変調がＢＬ３開連Ｑ記号を示す第１変 調であるか、或はＤＳ関連Ａ記号を示す第２変調であるかをデコーディング装ａ が判別できるように、何らかの方法で変調された搬送波に標識をっけなければな らない。上記の標識っけを行なう一つの方法は、同期情報を用いて開始点をマー クするもので、このマーク以降には連続したＭＴＩにおける変調が予め定めたシ ーケンスで第１が第２の形態をとるようにする。第３図に示す変調の場合には、 同期シーケンスの後に、先ず第１変調ＭＴＩが続き、次に第２変調ＭＴＩが絖き 、その徒弟１及び第２変調ＭＴＩが交互に祝く。

実際、ＢＬＳ関連Ｑ記号及びＤＳ関連Ａ記号が、複合変調出力の異なるＭＴＩを 占めることは必ずしも必要なことではない。従って、第４図は、各サンプルに関 連したＢＬＳ及びＤＳ信号が同じＭＴｒ期間中に複合変調出力のＱ及びＡ記号を 構成し、第１と第２変調が同時に搬送波に対して行なわれる（この場合、サンプ ルクロックレートはＭＴＩクロックレートと同じである）２変調装置の場合を示 している。更に詳細には、第４図Ａ及び第４図Ｂから明らかなように、Ｑ記号を 表わす第１変調は、前述したように量子化位相変調であシ、一方Ａ記号を表わす 第２変調は依然としてアナログ位相変調であるが、第２変調は、第１変調と同時 に搬送波に対して行なわれ、この場合第２変調は第１変調の実際の位相値に集中 している。また変調された搬送波における不明瞭性を避けるため、第２変調の範 囲は第１変調の隣接仏間の範囲よシ狭い範囲となっている。第４図Ａは、４−レ ベルの第１変調における、全可能変調位相値を示し、第４図Ｂは第２図の実施例 に適切な変調形態を示している。このようにすることにより、第３図の場合のよ うに、変調が第１変調かまたは第２変調かを判別しなければなら力い問題は生じ ない。

第４図Ｃ及びＤは、ＢＬＳ関連Ｑ記号とＤＳ関連Ａ記号のそれぞれ表わす第１及 び第２変調が異なる変調形式を採用した場合を示している。すなわち、第１変調 はこの場合も４−レベル位相変調の形態をとシ、第２変調は第１変調と同時に搬 送波に対して行なったアナログ振幅変調である。第４図Ｃは全可能振幅と位相値 を示し、一方第４図りは第２図の実施例に適切な変調形態を示している。

既に説明したように、マルチプレクサ装置１３が１個以上のサンプルのＢＬＳ信 号から各Ｑ記号を形成するように、該マルチプレクサ装置を構成するととが可能 でちる。この事柄は第５図から最も良く理解出来る。第５図は第２図のサンプル ５ＩＩＳ２１Ｓ３がら得た３つの連続するＢＬＳ信号のバイナリ値（簡単化のた め、３つの全ＢＬＳ信号ＢＬＳ、　、　ＢＬＳ２　、　ＢＬＳ３は同じバイナリ 値”１０’を有しているものとして示されている）を示している。これら３つの ２−ビット信号を、２つの連続したＭＴＩにおいてＱ記号をそれぞれ構成する２ つの３−ビットワードに構成することにょシ、そとに含まれている情報は、搬送 波の８−レベル変調を行なうことが可能であるならば、２つのＭＴＩ（むしろ３ つのＭＴＩでなく）の期間中に伝送され得る。

第６図Ａは、各レベルの対応するバイナリワード値を伴った８−レベル位相変調 を示している。第６図Ｂ及びＣは、第５図の３つのＢＬＳ信号にょシ形成された ２つの３−ピッ）Ｑ記号に相当する変調図を示している。この変調法を用いて、 かつ各人記号にょシ表示される各サンプルのＤＳ信号とによシ、３サンプルのデ ータは５ＭＴｌにおいて（２Ｍ’Ｉ’Ｉは２つのＢＬＳ関連Ｑ記号用で、残シ３ つのＭＴＩは３つのＤＳ関連Ａ記号用である）伝送される。この場合、サンプル クロックレートはＭＴＩクロックレートの３１５である。第３図の例にシけるよ うに、ＢＬＳ及びＤＳ信号で多重化される同期情報は、変調が第１変調かあるい は第２変調として認識されるべきかを識別するのに使用することができる。

サテライト地上ターミナルで受信された信号のデコーディングは、１．Ｆ、入力 に対して行なわれ、かつ基本的にはエンコーディングプロセスの逆である。

すなわち、受信信号の第１及び第２変調を検出し、エンコーダの複合変調出力の 対応する記号を表わすＱ記号及び人記号成分の両者を有する複合変調出力を形成 する。復調された出力は、ＢＬＳ及びＤＳ信号を再構成しかつ再結合するためデ マルチプレックスされ、これによシ元の信号サンプルを再生する。第１図に示さ れているデコーダの主な機能ブロックは、復調装置１６、デマルチプレクサ装置 １８、再結合装置１９、及び入力信号からタイミング情報を再生しかつ送信機の サンプルクロックレート及びＭＴＩクロックレートで、装ｆｆ１Ｎ　５　、１６ の動作をそれぞれ制御するクロック信号を発生するクロック再生回路１７とから 成っている。また、同期再生回ａＡ２０は、送信信号に多重化された同期情報の 再生を行なう０第１変詞用の」子化レベルの歳は、受信機における送信された量 子化レベルの誤った検出から生じるノイズの危険を最小（ノイズは常に生じてい るが）にするように選択されている。このように、再構成されたビデオ信号サン プルのＤＳＳ信号分がノイズエラーを含んでいても、ＢＬＳ信号によ）決定され ている基本信号レベルは、ノイズなしで送信される。

これによシ、再構成した信号の信号対ノイズ比（ＳＮ比）は、ＤＢＳリンクに存 在するＳＮ比よシはるかに第７図及び第１３図は本発明に係る装置のエンコーダ とデコーダのブロック図である。

すなわち、第７図及び第１３図の装置によるエンコーディングプロセスにおいて 、各信号サンプルＳ（第８図のＡ）は、１−ピッ）　ＢＬＳ信号（すなわち２レ ベル景子化信号、これらレベルはゼロと最大信号振幅の半分である）と８−ビッ トバイナリＤＳ信号（第８図のＢ）とに形成される。各ＢＬＳ信号は、他のＢＩ 、Ｓ信号と組合せられて、Ｑ記号を形成する。

このＱ記号は、４−レベル第１位相変調を使用して、対応するＭＴＩ　（第８図 のＣ）期間中に搬送波上で変調される。これら４レベルは、４５°、１３５°、 ２２５°、　３ｉ５’の位相変調（第８図のＤ）に対応している。各ＤＳ信号は それ自身でＡ記号を構成し、Ａ記号は　ＱＯと３１５°との間の可能値範囲を有 するアナログ第２位相変調を使用して、各ＭＴＩにおいて搬送波上で変調される 。このように、各２つの信号す、ンプルは、３つのＭＴＩを使用して伝送され、 従ってサンプルクロックレートはＭＴＩクロックレートの２７３である。

エンコーダ 第７図において、エンコーダのクロック回路１５は、周波数４２．９５４５４Ｍ Ｈｚのマスタクロック２２と、２１．４７７２７ＭＨｚの周波数までマスククロ ック出力を分割低下するように接読しかつＭＴＩクロックとして使用される２分 割回路２３と、マスククロック出力を１４．３１８１８ＭＨｚの周波数に分割低 下するように接続しかつサンプルクロックを出力する３分割回路２４と、回路２ ４の出力に直列接読しかつテレビジョンのライン周波数の１７２で”２ｈ”パル ス（”ｈ”はライン期間である）を発生する４分割回路２５と、４５５分割回ｍ ２６とから成っている。実際、４５５分割回路２６は、エンコーダにおいて使用 する遅延２ｈノ（ルス出力と４分割回路２５の出力にも送られるテレビジョン信 号発生回路（図示せず）にフィートノくツクされる通常の２ｈパルス出力とを発 生する。エンコーダにおいて使用される２ｈパルスを遅延する目的は、装置がこ れら信号を受信する前に、エンコードされるべきｔ、Ｖ、信号に発生する運％を 補償することである。説明を簡単にするため、エンコーダにおいて使用される遅 延２ｈパルスは、以後、単に２ｈパルスと表示する。

エンコードされるベースバンドＮＴＳＣ合成カラービデオ信号は、７ＭＨｚのカ ットオフ周波数を有するローパス入力フィルタ２０に先ず送られる。このフィル タ２０の出力は、クランピング及び同期除去回路２１へ送られ、クロック回路１ ５からの２ｈ／＜ルスもまたこの回路に送られる。ビデオ同期ノくルスを除去す る、同期除去回路２１の動作は一般的であるので、これについての説明はここで は省略する。なお、ビデオ同期パルスの除去は装置の所要ダイナミックレンジを 減少するために行なわれる。回路２１の出力は、第１図に示したサンプリング回 路１０とサンプルプロセシング回路１１を構成する９−ビットアナログ／ディジ タルコンバータに送られる。コンバータ１０，１１は、クロック回路１５のサン プルクロック出力によってクロックされる。９−ビットコンバータ出力の最上位 ピッ）　（ＭＳＢ）はＢＬＳ信号を構成し、８つの最下位ピッ）　（Ｉ、ＳＢ） はＤＳ信号を構成する。

前述したように、２つのサンプルからのＢＬＳ信号は、結合されて１つのＱ記号 を形成する。この結合を容易にするため、コンバータ１０．１１からの各連続出 力は、２つのサンプル期間において９−ビツトラツチ回路２７に保持され、これ らラッチ回路は、クロック回路１５の出力が２分割回路２８を通過した後、クロ ック回路１５のサンプルクロック出力によシクロツクされる。

２つの９−ビットラッチ回路２７の出力は、クロック回路１５のＭＴＩクロック 出力によ）クロックされるマルチプレクサ装置１３に送られる。マルチプレクサ 装置は、変調器１４を制御する複合変調出力を発生する。このマルチプレクサ装 置については、後でよシ詳細に説明する。上記出力は、連続するＭＴＩにおいて 生じた一連の８−ビット記号−表示ワードによシ構成されている。アナログ／デ ィジタルコンバータ１０．１１によシ供給された各２つの信号サンプルに関し、 マルチプレクサ装置１３は３つの連続ＭＴＩに２いて３つの８−ビットワードを 出力する。３つの８−ビットワードのうち１つハ、ＢＬＳ関連Ｑ記号を構成しか つ４つの値のうちの１つだけをとシ得るが、残シの２つはＤＳ関遵Ａ記号を構成 しかつ２５６個の可能値をとり得る。

マルチプレクサ装置１３から出力された各Ｑ及びＡ記号は希望する位相角φを示 している。」送波は、この搬送波を発生する７　０　ＭＨｚ水晶発振器の直接の 出力で形成される零位相基準にして、上記位相角だけ変調器１４によって位相変 調される。第８図りに示すように、どのＭＴＩ期間中に必要とされる最小および 最大位相変調は、搬送波上で変調される記号がＡ記号又はＱ記号であるかに関係 なく、同じすなわち０°と３１５°である。従って、マルチプレ、フサ装置１３ から出力された記号のバイナリ値”ｏｏｏｏ　ｏｏｏｏ”〜”１１１１１１１１ ”の範囲は、０°〜３１５°間のφの値を表示するのに使用され、３６０°７て の全角度範囲を表示する必要はない。

Ａ記号を表示する時、０°〜３１５°のφの可能値は、バイナリｏｏｏｏ　ｏｏ ｏｏと１１１１　１１１１間の記号の２５６個の可能値によシ決定される。Ｑ記 号を表示するのに使用されるφの４つの可能値（４５°、１３５°、２７０°。

３１５°）は、次に示す４つの値の記号によシ得られる。

００１０　０１００　４５゜ ０１１０　０１００　１３５゜ １０１１　０１１０　２２５゜ １１１１　１１１１　３１５゜ なお、上記各８−ビットエンコーディング信号の２つの最上位ピッ）　（ＭＳＢ ）はＱ記号の４状態ＢＬＳ信号情報を含み、この情報は必要な位相角φが存在す る角度象限（０°〜９０°、９０°〜１８０°、１８０°〜２７０°、　２７０ ’〜３６０°）を示すのに使用する２ビツトの４つの可能値を有している。各象 限におけるこの角度の位置決めハ、各８−ビットエンコーディング信号の６個の 最下位ピッ）　（ＬＳＢ）によシ決定され、これらＬＳＢは多重化プロセス中に ２つのＭＳＢに加えられる（ＢＬ３信号によって決定される）。

変調器１４に送られかつ各ＭＴＩにおける位相変調の希望する大きさφを表わす ８−ビット記号は、２つのＲＯＭ　（読出し専用メモＩｊ　）　３　ＣＪ　、　 ３１の入力に送られる。ＲＯＭ３０．３１は、５ｌｆｌφ及びＣｏμφを表わす ８−ビットバイナリワードを出力するように構成され、各ＲＯＭ出力の最上位ビ ットは、符号ビット（ノクイナリ”１”は正符号を表わす）である。第９図は、 ＲＯＭ３０．３１によって省力われる通常の方法を図形的に現わしたものである 。ＲＯＭ入力値φ（２つの形式すなわちバイナリ形式と角度形式で示しである） は横軸に、またＲＯＭ出力は縦軸に示しである。

ＲＯＭ３０．３１の出力は、各ディジタル／アナログコンバータ３２，３３とフ ィルタ３４．３５を介して、各乗算器３６．３７に送られる。乗算器３６は、ア ナログＣｏβφ信号を受信するとともに、７０ＭＨｚ発振器からの搬送波信号Ｃ Ｏ≦ωａｔ（ω。は２π、７．１０６ｔである）を受信する。また、発振器４０ の出力は、π／２位相シフト回路４１を介して乗算器３７Ｇで送られ、ここでア ナログｓｉｎφ信号と組合わされる。乗算器３６゜３７の出力は、それぞれＣＯ ６φＣｏ≦ωｃｔ及び−５ｉｎφｓｉｎω。

ｔで、これら出力は加算回路４２において力ｌｌＩ算される。加算回路４２の出 力はＣｏｓ　（ωｅ１＋φ）と数学的に表示できる。増幅器４３による増張後、 カロ算回路４２の出力は送信機の１．Ｆ、出力としてエンコータ゛の出力に送ら れる。

一連のＴ、　Ｖ、信号サンプルからのＢＬＳ及びＤＳ信号を表わすＱ記号及びＡ 記号に従って変調されるほか、エンコーダの出力を形成する変調された搬送波は 、同期情報によっても変調される。本実施例では、この同期情報は、２ライン周 期ごとに、すなわち各２７３０ＭＴｌごとに、マルチプレクサ装置１３の出力に 多重化された６３個の記号の基準シーケンスの形態をとっている。第１０図はこ のフォーマットを示し、初期の９−記号シーケンス識別部分と５４−記号ＭＴＩ 同期部分とから成る、拡大した基準シーケンスを示している。

２ライン期間２ｈを構成している各１２７．１１１マイクロ秒の間、２．９３３ マイクロ秒は基準シーケンスで占められ、一方残シの時間は１７７８個の信号サ ンプルをエンコードするのに使用される。

基準シーケンスの９−記号識別子部分は、デコーダに対して基準シーケンスであ ることを明白に認識できるものでなければならず、従ってベースノくンド入力の サンプリング及びニンコーディングの結果として生ずることのない一連の記号に より　Ｊｌｌｆ成されていなければならない。これを行なう一つの方法は、ベー スバンド入力サンプルを表わすものと認識されるものであるならば、７ＭＨｚ以 上の信号周波数を表わす一連の記号を利用する方法である。入カフイルタ２０の 存在を考えると、このような信号をベースバンド入力から得られる筈がない。実 際、３つの値２２５°、３１５°、４５°（１０１１０１１０，１１１１１１１ １，００１００１００の記号バイナリ値）を繰返し表わす記号で基準シーケンス 識別子を構成すれば、これら記号は大振幅の７．１６ＭＨｚ信号であるデコーダ の出力では１つのＱ記号と２つのＡ記号を作シ上げているサンプル表示記号トリ オとして認識される。第１１図はこのプロセスを示し、同図（Ａ）は基準シーケ ンス識別子の最初の３記号を表わし、同図（Ｂ）はこれら記号群が、１つのＱ記 号と２つのＡ記号のトリオとして処理している場合、どのようにしてサンプル値 として認識するのかを示している。同図（Ｃ）は、再構成されたサンプルから形 成した信号波形を示している（波形は、１０００１００１０のバイナリ値あたり に中心があシ、１１１１１１１１１及び０００１００１００の最大値及び最小値 をそれぞれ有している）。

基準シーケンスのＭＴＩクロック同期部分は、４５゜及び２２５°を交互に表わ す５４個のＱ記号から単に構成されている。この一連の記号を使用してＭＴＩク ロック同期を行なう方法については、デコーダの説明と関連して更に詳細に説明 する。

エンコーディングフォーマットに必要な記号のシーケンスについて説明したが、 マルチプレクサ装置１３の詳細は第１２図に示して＞シ、同図は必要な記号列が どのようにして装置１３への様々な信号入力から形成するかを示している。

マルチプレクサ装置１３は、ぞれぞれが２つの８−ピット幅入力と１つの８−ビ ット協出力を有する３つのメインマルチプレクサ５０，５１．５２から成ってい る。マルチプレクサ装置の各力作サイクルのサンプルエンコーディング部分の期 間（す々わち、各２．ｌフィン期間）中に、マルチプレクサ５０　、５１゜５２ は、２つの９−ビットラッチ２７に送られたそれぞれがディジタル的にエンコー ドされた一対のサンプルに対して、１つのＱ記号と第１Ａ記号と第２Ａ記号を出 力するように構成されている。この目的のため、下の９−ビットラッチ２７の８ つのＤａ表示ＬＳＤは、マルチプレクサ５２の上方入力に送られ、上の９−ビッ トラッテ２７の８つのＤＳ表示ＬＳＢはマルチプレクサ５１の上方入力に送られ 、各ラッチ２７からのＢＬＳ表示ＭＳＢは、マルチプレクサ５ｏの上方入力に送 られる。これら２つのＭＳＢは、その入力の２つのＭＳＢを構成している。４５ °、１３５°、２２５°、　３１５’の位相値に対して正しいＱ記号二ンコーデ ィングを行々うため、マルチプレクサ５０の上方入力に送らなければならない６ つのＬ３Ｂは、図示のような接続とＡＮＤゲート５７とによシ簡単に得られる。

既に述べたように、マルチプレクサ装置１３の各２一ラインサイクル励作期間は 、基準シーケンスに関する最初の６３個のＭＴＩとす／プル記号に関する最後の ２６６７個のＭＴＩとに分割される２７３０　ＭＴＩから成っている。従って、 マルチプレクサ５０，５１゜５２は最初の６３ＭＴ　Ｉを除く全サイクル期間に おいて。

その出力に接゛胱する上方入力を有している。最初の６３ＭＴｌにおいては、マ ルチプレクサ５０，５１．５２の下方入力が、マルチプレクサの出力に接続し、 これら下方入力は基準シーケンスに必要な信号に関連している。マルチプレクサ ５０．５１．５２のスイッチングは、ＭＴＩカウンタ５３によ多制御される。

このカウンタ５３は、クロック回路１５から出力された各２ｈパルスによシリセ ットされかつＭＴＩクロックパルスを計数するように配置されている。カウンタ の出力は、６３個のＭＴＩが計数されている間は低くかつこれを過ぎるとリセッ トされるまで高くなる。カウンタ５３の出力が低い場合、マルチプレクサ５０． ５１．５２の下方入力はマルチプレクサの出力に接続し、一方、カウンタの出力 が高い場合には、マルチプレクサの上方入力が出力に接続している。

サイクル期間のサンプルエンコーディング部分の期間において、マルチプレクサ ５０．！Ｍ、５２の出力に現われるＱ記号と２つのＡ記号はさらに別の２つのマ ルチプレクサ５４＋５５によシ希望のシーケンスに構成される。これらマルチプ レクサ５４゜５５も、２つの８−ビットの大きな界力と１つの８−ビット出力を 有する形式のものである。Ａ記号を発生するマルチプレクサ５１．５２の出力μ マルチプレクサ５４の入力に送られる。このマルチプレクサのスイッチングは、 ＭＴＩクロックが送られる３分割回路５６の出力によ多制御される。この回路は 、各３つのＭＴＩ期間においてマルチプレクサ５４に接続した出力がこれら期間 の二番目の期間においてだけ高くなるように構成されている。その結果、マルチ プレクサ５１によ多出力されたＭＴＩの各連続したトリオの真中の１つの期間だ けマルチプレクサ５４を通過し、かつ各トリオの残シの２つのＭＴＩの期間にお いてマルチプレクサ５２の出力であるＡ記号がマルチプレクサ５４を通過する。

マルチプレクサ５４の出力は、マルチプレクサ５５の１人力に送られ、マルチプ レクサ５５の他方の入力にはマルチプレクサ５０の出力が送られる。マルチプレ クサ５５のスイッチングは、３分割回路５６の第２出力によ多制御され、この第 ２出力は、ＭＴＩの各連続するトリオの第１ＭＴｌの期間中高い。回路５６のこ の第２出力は、ＯＲゲート６４を介してマルチプレクサ５５に送られこのマルチ プレクサ５５を制御する。この制御は連続する各トリオの第１ＭＴｌの期間中に 、マルチプレクサ５０によ多出力されたＱ記号をマルチプレクサ装置の出力へ送 シ、一方各トリオの第２と第３ＭＴｌの期間中に、マルチプレクサ５４の出力を マルチプレクサ装置の出力に送る制御である。このように、各動作サイクルのサ ンプルー二ンコーディング部分の期間、すなわち、ＭＴＩの各トリオ期間中に、 マルチプレクサ５０の出力に生じたＱ記号が第１のＭＴＩに対応して装置の出力 となシ、マた第２のＭＴＩに対応してマルチプレクサ５１の出力であるＡ記号が 装置の出力となり、さらに第３のＭＴＩに対応してマルチプレクサ５２の出力で あるＡ記号が装置の出力となる。

各サイクル期間の始めに、回路５６は、２ｈパルスによシリセットされ、装置１ ３によシ出力された第１記号（そしてその後は各第３記号）がＱ記号であるよう に該回路の出力を確実に同期している。この同期は、基準シーケンス識別子の存 在とともに、デコーディング装置が受信した記号がＡまたはＱ記号として識別で きるようにする。

装置の各動作サイクルの基準シーケンス部分の期間におけるマルチプレクサ装置 の構成と機能について説明する。既に述べたように、基準シーケンスは９つの記 号識別子で始−ｉ　！＋、かつこの期間中に３個の記号シーケンス１０１１０１ １０　、１１１１１１１１．００１００１００（第１１図）の繰返しが行なわれ る。この記号シーケンスは、ディジタルエンコーディング１０１１ｏｘｉｏ、ｉ 、ｔｌｔ　１ｉｉｉ、ｏｏｉｏ　ｏｌｏｏをそれぞれマルチプレクサ５０，５１ ．５２の下方入力に供給すると共にカウンタ５３から下方入力を供給し、且つサ ンプルエンコーディングプロセスの腺と同様に゛マルチプレクサ５４．５５を動 作させることによって容易に実行することができる。マルチプレクサ５１．５２ へのディジタル入力は、配線接続でおこない、一方マルチブレクサ５０に供給さ れるディジタルエンコーディング１０１１０１１０は別のマルチプレクサ５８（ ２つの８−ビット入力と１つの８−ビット出力を有する形式）を介して得られる 。第１２図に示すように、シーケンス識別子に必要な１０１１０１１０エンコー デイングはマルチプレクサ５８の下方入力に供給される。このマルチプレクサは 以下においてよシ詳細に述べるような方法で、サイクルシーケンスの最初の９個 のＭＴＩの期間に亘って一作する。

サイクル期間の最初の９個のＭＴＩにおいてシーケンス識別子を伝送した後、基 準シーケンスの残シの５４個のＭＴＩは変化する位相記号の伝送用として使用さ れる。これら記号の値は、１０１１０１１０及び００１００１００である。これ はまずディジタルエンコーディング００１００１００をマルチプレクサ５８の上 方入力に送シ、その後にマルチプレクサ５８の上方及び下方入力を交互に供給す ることによシ行なわれる。このマルチプレクサの出力は、マルチプレクサ５０． ５５を介して装置１４の出力に送られる。この目的のために、基準シーケンスの 最後の５４個のＭＴＩの期間に亘って、２つのＭＴＩカウンタ５９，６１とによ って高信号が発生される。これら２つのＭＴｒカウンタは各サイクル期間の開始 時に２ｈパルスによりリセットされる。これらカウンタ５９，６１は、ＭＴＩク ロックパルスを計数する。カウンタ５９は、リセットのあとの９個のＭＴＩ後に 、高出力を発生し、カウンタ６１は、リセットのあとの６３個のＭＴＩ後に、高 出力を発生する。カウンタ５９，６１からの出力は、排他ＯＲゲート６０に送ら れ、それ故このゲートの出力は、リセットのあとの１０番目のＭＴＩで開始する ５４個のＭＴＩの期間に亘って高レベルとなっている。この５４−ＭＴｌ継続信 号はＡＮＤＮ−ゲート６２０力に送られ、このゲートの低入力には、ＭＴＩクロ ックパルスが供給される２分割回路６３の出力が供給される。従って、ゲート６ ０からの継続信号がゲート６２の出力が連続するＭＴＩ期間中に高及び低状態間 で変化する期間に存在する場合を除いて、上記ゲート６２の出力は低レベルであ る。ゲート６２の出力を使用してマルチプレクサ５８を切換え、これによシ、１ ０番目のＭＴＩで開始する５４ＭＴｌの間、必要な位相変化ディジタルエンコー ディングをマルチプレクサ装置１４のサイクル期間に行なう。

このサイクル期間以外は、マルチプレクサ５８は低入力になっている。

デコーダ 第１３図のブロック図に示したデコーダは、サテライト受信様の１．Ｆ、部分を 形成している。１．Ｆ、入力が帯域フィルタ７０においてフィルタされ、自動利 得制御（ＡＧＣ）を使用した増幅器７１において増幅された後、■、Ｆ、入力は デコーダの復調装置に送られる。

ここで、受信された搬送波の位相を電圧制御水晶発振器７４の出力によシ作られ た基準位相と比較される。この発振器γ４は受信機搬送波の既知の基準変調に感 応するフェーズ・ロックド・ループによシ制御される。復調装置に送られた１、 Ｆ、入力は、２つの乗算器７２．７３に送られ、各乗算器は発振器７４からの７ ０ＭＨｚ出力を受けている。乗算器γ３に送られた発振器出力は乗算器７２に送 られた出力に対してπ／２だけシフトされている。乗算器７２．７３の出力は各 ローパスフィルタ７５．７６に送られ、ここで搬送周波数ω。（７０ＭＨｚ）の ２倍の信号成分を除去する。

本発明装置において、＠調器内で上述した基準位相を適切に確立されるように、 発振器７４の出力位相が入力信号の位相と正しくフェーズ・ロックされている時 、フィルタ７５．７６の出力は定量的にみてそれぞれｓｉｎφ及びＣｏ５φで衣 わされる。これらツφ及びＣｏｐφ信号は各アナログ／ディジタルコンバータ７ ７．７Ｂに送られ、これらコンバータはアナログ信号を６−ビット表示の信号に 変換する。Ａ／Ｄコンバータ７７．７８のディジタル出力と、これらコンバータ へのｓｉｎφ及びＣＯ５φ入力との間の対応はＲＯＭ出力に関して第９図に示し たものとほとんど同じ（コンバータが、８−ビット出力ではなく６−ビットを出 力することを除けば）である。

φのアナログ的表示を行まうのに使用されるＡ記号を正確にデコードするため、 コンバータ７７．７８の６−ピッドディジタル出力を使用して、８−ビットディ ジタルワードを発生する。このワードはφがθ〜３６００まで変化するにつれて 、値がｏｏｏｏ　ｏｏｏ。

から１１１１１１１１へ線形的に増加する（このよう力変化は第１４図の点線８ ０によシ示されている）。

なお、デコーダにおいて、表示するのに必要々φの範囲ハ、エンコーダの場合と 異な、９．３１５°Ｉｎ’−１’ハなく、３６０°までに及ぶ。とのことは、発 振器７４を制御するのに使用されるフェーズ・ロックド・ループを適切に作力さ せるのに必要であシ、これについては、後に詳述する。

コンバータ７７．７８からの６−ビット出力は、次のように使用されて、必要な 線形関係８０を完成する。第９図に関して既に述べたように、実際には、ｓｉｎ φ及びＣｏβφディジタルエンコーディングのＭＳＢは、符号ビットで６　ｐ　 、＠　１”は正符号を表わしている。

コンバータ７７．７８により出力されたｓｉｎφ及びＧｏ５φディジタル信号に 関する２つの符号ビットを使用することによシ、どの角度象限Ｉ、ＩＩ、ｍまた は■（第１４図の横座標）に角度φが存在するかを決定することができる。ある 象限におけるφの正確な値は、ディジタル的にエンコードされたｓｉｎφ及びＣ ｏｄφ信号のＬ８Ｂによシ決定される。コンバータ７７．７８によ多出力された ディジタル信号の５つのＬＳＢは、各象限において角度φに関する線形関係を生 じる６−ピッドディジタル信号を出力するように配量されたｔｕｆｆ　’　ＲＯ Ｍに送られる。この関係は、第１４図の反省する三角波形８２で示されておシ、 これかられかるように、φが各象限において最小値から最大値まで増加する時、 ＲＯＭのディジタル出力はｏｏｏｏ　ｏｏｏ。

から１１１１１１１１まで変化する。

第１４図における点線８０で示した関係は、どの象限に角度φが存在しているか によって、ｊａｎ−”ＲＯＭ出力を異って重みづけすることによシ生じる。この 重みづけはＲＯＭａｌの６−ビット出力（ビット０〜５）に２つのＭＳＢ　（ビ ット６及び７）を加えることによシ行なわれる。重みづけビット６．７に要する 値は、コンバータ７７．７８によ多出力されたｓｉｎφ及びＣｏ５φ信号のＭＳ Ｂすなわち符号ビットから得られる。これら符号ビットの値やビット６．７の所 侠値は、それぞれの象限に関して次の表によシ与えられる。

上記表から分るように、ビット７はＳ」φ信号のＭＳＢを反転することによシ簡 単に発生され、一方ビット６はｓｉｎφ及びＣｏｐφ信号のＭＳＢに排他ＯＲ作 用を行なうことによシ発生される。従って、第１３図に示すように、コンバータ ７７．７８の出力は、ビット７を発生するためインバータ８３に送られ、かつビ ット６を発生するため排他ＯＲゲート８４に送られる。２−ビット加算器８５（ この機能については後述する）を通過した後、ビット７．６はＲＯＭ１１１によ シ生じたビット０〜５とともに、ユφの８−ビット表示としてデマルチプレクサ 装置１８の入力に送られる。

４レベルＱ記号に関する限シは、これら信号の８璧情報内容は、コンバータ７７ ．７８から出力されたｓｉｎφ及びＣＯＳφ信号のＭＳＨに含まれている。実際 、各Ｑ記号からの各ＢＬＳ信号対を再生するのに畏する変換は、インバータ８３ とゲート８４による変換と同じであるので、これらインバータ及びゲートによ多 出力されたビットは、Ｑ記号が存在する所では本来エンコードされる２つの１− ビットディジタルＢＬＳ信号に相当している。

ロ調プ四セスの上述の説明は、正しいフェーズ・ロックが発振器７４と入力信号 との間で行なわれたと仮定して行なわれた。このフェーズ・ロックは、発振器７ ４の出力と入力搬送波の基準位相変調との位相差に比例した信号を使用して発振 器の周波数を制御するフェーズ・ロックド・ループによシ得られる。このような ループは、発振器周波数が入力搬送波の周波数に正確に整合し、かつ位相が、発 振器周波数を正確に設定するのに必要なフィードバック信号の大きさを生ずるの に十分な量だけそれに関してシフトしている場合にのみ安定する。もし、入力搬 送波の位相が任意に変化するならば、発振器がそれ自身で地絞できる位相基準が 実際上刃いので、ループを固定することは非常に困難である。本実施例では、搬 送波の位相が、送られた記号ごとに変化する限シ、各Ｑ記号の位相φは、エンコ ード装置のゼロ位相基準に対する４つの仁、すなわち４５°、１３５°、２２５ °。

３１５°（第８図のＤ）の１つしかとるととができない。

さらに、φが存在する象限に関して考慮し々ければ、各Ｑ記号はφの同じ値（エ ンコーダのゼロ位相基準に対して４５°）を表わすだけで力く、Ａ記号に関する φの平均値もまたこの値（４５°）のらたシにある。

それ故、φの顕著な平均的象限（ｉｎ−ｇｕａｄｒａｎｔ）値が存在し、かつこ の値はフェーズ・ロックド・＃　−７’　Ｋ必要な位相基準として使用される。

従って、本発明装置では、ＲＯＭｆｌｌの出力によシ構成される象限搬送波位相 信号は、フィードバックされ、フィードバック選択回路８６（この機能について は後述する）と、６−ピッドディジタル／アナログコンバータ８７と、増幅器８ ８と、フィードバック信号の所定の平均化を行なうフィルタ８９とから成るフィ ードバック通路を介して発振器７４を制御する０ 全フェーズ・ロックド・ループ（素子７２〜７８゜８１及び８６〜８９）の設計 は、搬送波の周波数と発振器の周波数が整合するよう、入力搬送波の平均的象限 位相と発振器７４の出力との間の必要な実際の位相差がエンコード装置のゼロ位 相に対する搬送波の位相φの値に等しくなるように行なわれている。

その結果、有効にロック状態にある場合、発振器の位相はデコーダにニンコード 装置の位相ゼロを確立し、それによ）フィルタ７５．７６の出力に発生した信号 がいかなる象限角度ずれもなく正確なｓｉｎφ及びＣｏμφの表示となる。入力 搬送波の平均位相はφ＝４５°であるので、フェーズ・ロックが行なわれている 場合、ＲＯＭ３１からフィードバックされる平均値は、０１１１１１と１０００ ００との間にある。

本発明装置は、搬送波のゼロ変調によシ生じた搬送波位相に関して考慮された主 搬送波位相変調の値とは異なる入力搬送波の主位相と発振器出力との実際の位相 差でフェーズ・ロックを行々うように設計することもできる。この場合、フィル タ７５．７６から出力された信号は、ｓｉｎφとＣｏＦ、φを直接的には表示し ていないが、５ｉｆｌ（φ十〇）及びＣＯＳ　（φ十〇）で表示される。この角 度（φ十〇）は、発振器７４の出力と受信した搬送波間の位相角でｈＦ）、との θ（正または負）は、ロックしている時の発振器の位相とゼロ位相変調を加えた 受信搬送波の位相との位相のずれを表わしている。ずれθの補正は、ｔａａ　− ’　ＲＯＭ８１の出力がφ（φ十〇ではない）の象限値であるようにｊａｎ−’ 　ＲＯＭ８１を適切にプログラムすることによシ、マたはθに相当する値をＲＯ Ｍ８１の出力から減算するととによシ、行なうととができる。むろん、本実施例 ではθ＝０であるので、このようなずれの補正は必要ない。

一旦、フェーズ−ロックド・ループがロックアツプし、かつエンコーダがそれ自 身入力信号と同期すると、どの信号がＱ記号であ）、どれがＡ記号であるかを識 別することができる。Ａ記号は−故に４５゜の基準値φに等しくない（がこの値 にほぼ平均化している）φの象限値を有しているので、この値を直ちにフィード バックすることは望ましくなく、従って、Ａ記号識別を行表うのに必要な同期が 行なわれた時、このフィードバックが行なわれる。フィードバック情報からのＡ 記号の除去は、後述するフィードバック選択回路８６によ）行なわれる。

フェーズロックを行なうのに象限位相データだけを使用することによシ、４つの 各象限■〜■における、４５°に匹敵するよう対応する４つの可能状態のいずれ か１つに発振器７４をロックアツプすることができる。なお、これら象限間では フィードバック信号の差はない。第１４図の点蔵ｘは、４つの可能フェーズ・ロ ック状態を示している。むろん、これら状態の１つだけにおいて、正しい象限に おけるφが検出され、言い換えれば、たった１つの位相コック状態において、ｓ ｉｎφとＣｏ５φ信号のＭＳＢがφの存在する象限を正しく識別する。

正しい象限におけるフェーズ・ロックを得るため努力するというより、本発明の デコーダにおいてはフェーズ・ロックを４つの可能状態のいスレニオイても行な えるようにし、かつフェーズ・ロックが正しい象限で行なわれなかった場合を考 スして、デマルチプレクサ１８に送られるφの複合復調値を適切に補正するよう にしている。むろん、必要な象限補正はデマルチプレクサ１ａに送られるビット ６．７に対してのみ行表う必要がアシ、これは２−ピット加算器８５によ）行な われる。

必要な補正を行表うには、象限フェーズ・四ツクが行なわれたととを先ず決定し 、次に速答な補正ビットを加算器８５に出力することが必要である。これら機能 は、本実施例では、デコード装置の同期装置２０の一部を形成している基準シー ケンス識別回路９０によシ行なわれる。しかし、回路１９の動作について説明す る前に１クロック再生回路１７からの出力が基準シーケンス識別回路９０の正し い動作に必要なので、クロック再生回路１７の機能について説明する。

第１５図は、クロック再生回路１７のブロック図で、この回路はフィルタ７５． ７６から出力されたアナログｓｉｎφ及びＣｏ５φ信号がそれぞれ送られる２つ の全波整流器９１．９２を含んでいる。入力信号の２−ラインサイクル期間のサ ンプル−エンコーディング部分において、全波整流器９１．９２の整流された出 力は、何らコヒレントパターンを示さない。

しかし、各サイクルの基準シーケンス（第１θ図）の５４個の記号同期部分にお いては、変化する記号におけるエンコードされた位相の反転によシ、装置９１． ９２の入力に、ＭＴＩクロック周波数の半分に等しい周波数の位相信号を生じる 。これら信号の振σは、発振器８４を含む７エーズ・ロックド・ループがロック している場合には等しいが、ループが口ツクを検索している時は異なっている。

その結果、基準シーケンスの５４−記号同期部分において、直流電圧は、ＭＴＩ クロック周波数で振幅が変勘する（全波整流プロセスは周波数二倍効果を生ずる ）装置９１．９２の出力に発生する。装置９１．９２の出力である信号は加算さ れ、二分割回路９４を介して電圧制御水晶発振器９５から生じたデコーダＭＴＩ クロック信号と比較するため、位相検出器９３の入力に送られる。位相検出器か らの出力信号は、発振器９５を制御するのに使用される。装置９３　、９４　。

９５によシ構成されたフェーズ・ロックド書ループのパラメータは、デマルチプ レクサ１８が各記号の中間点値近くで要件し、それによシ１つの記号が次に変化 される時に生じる過渡をなくすことを確実にするのに十分な量だけエンコーダの 信号に関してデコーダのＭＴＩクロック信号の位相が遅れていることである。デ コーダのサンプルクロック信号は３分割回路９６を用いて発生され、この回路の 入力は発振器９５の出力にＴｊ　Ｋしている。

第１６図は基準シーケンス識別回路９０のブロック図を示している。識別回路９ ０の目的は、入力信号における基準シーケンスの存在を識別し、それによって連 続する各記号の形式（すなわちＱ記号かまたはＡ記号かどうか）を確立すること が可能な固定点を確立すること（１）と、発振器７４のロックアツプにおいてフ ェーズ・ロック誤差を識別すること（ｂ）である。第１０図に関して述べたよう に、装置の各２一ライン励作期間においてエンコードされる最初の９記号は基準 識別子を購成し、これら９記号の値は、エンコードされたベースバンド信号に存 在しない７．１６ＭＨｚの周波数をシュミレートするように選択されている。実 際、識別子における最初の８個の記号の２つの最上位ビットを検査すれば、この 識別子を明白に検出できる。従って、基準シーケンス識別回路９０は、２つの８ −ビットシフトレジスタ１００゜１０１を有し、これらレジスタに各受信記号の ビット−７とビット−６とがそれぞれ送られる。これらビットは、回路１７から 出力されたＭＴＩクロックにょシレジスタを介してクロックされる。各レジスタ に保持されている８−ビットワードの現在の値は、これが基準シーケンス識別子 の最初の８個の記号のピッ）−７（ｔたはビット−６）にょシ溝成されているな らばこのワードが有している値と連続して比較される。むろん、シフトレジスタ １３０．１０１に送られるビット−６及びビット−７の値は、発振器７４が正確 にロックアツプされたか、または誤って９０°。

１８０°または２７０°にロックアツプされたかどうかにょシ決まる。その結果 、各シフトレジスタ１ｏｏ　、　ｔｏｉ　。

８−ビットワードの値を、それぞれ特定のフェーズロック状態に相当する４つの 異方る８−ビットシーケンスと地積する必要がある。このように、・ンットー７ シフトレジスタ１００の内容は４つの８−ピット比較器１０２　、１０３　、１ ０４　、１０５に送られ、ここで正しいフェーズロック、＋９０°フ工−ズロツ クｍ　差＊　＋　１８０°フェーズロック誤差、＋２７ｏ°フエーズロツク誤差 にそれぞれ相当する８−ビットシーケンスと比較される。

これらシーケンスの仏は第１６図に示されている。

同様に、ビット−６レジスタ１０１の内容は、各８−ビットシーケンスと比較す るため４つの８−ビット比較器のブロック１０Ｇに送られる。それらの値は、第 １６図において示されている。

正しいフェーズ・ロック状態に関するビット−７及びビット−６比敦器の出力は 、ＡＮＤゲート１０７に送られる。同様に、９０’、１８０°、２７０°のフェ ーズ・ロック誤差状態に関するビット−７及びビット−６比較器の出力は、それ ぞれＡＮＤゲート１０８　、１０９　、１１０に接続している。

動作において、各入力信号のビット−７及び６がレジスタ１００，１０１にクロ ックされると、やがてこれらレジスタに保持されているビットが基準シーケンス 識別子の第１の８記号のビット７及びビット６に相当する状態に至る。この時点 で、ＡＮＤゲート１０７〜１１０の１つは、あるＭＴＩクロック期間において、 すなわちレジスタ１００　、１０１の内容が変化するまで要件する。むろん動作 するＡＮＤゲートの識別は発振器７４のフェーズ−ロック状態によシ決まる。Ａ ＮＤゲ−）　１０７〜１１０の出力は、４人力ＯＲゲート１１１に接続し、シー ケンスの識別子が検出される時にはライン１１２にシーケンスフラッグパルスを 発生する。

また、ゲート１０７〜１１０の出力は、シーケンスフラッグライン１１２からク ロックされる４−ビットラッチ回路１１３に送られる。ラッチ回路１１３の目的 は、汲後に動作されるＡＮＤゲート１０７〜１１０の識別を記憶する（すなわち 発振器７４のフェーズ・ロック状態を記憶する）ことである。ラッチ回路１１３ の出力は、組合せ論理回路１１４に送られ、この組合せ論理回路は、加算器８５ に送られ、正しくないフェーズ・ロックにおいて重要な何らかの補正をデマルチ プレクサ１８に送られる記号ビット７及び６に与える、適当な２−ビット出力を 発生するように配置されている。必要とされる補正ビットの値は、４つの可能フ ェーズ・ロック状態に関する次の表に示されている。

同期回路２０は、基準シーケンス識別回路９０の他、″Ｉｎ　５ｙｎｃ　（同期 ）″フラッグ回路１２０を含んでいる。この回路１２０は、デコーダの実作の２ つの各ラインサイクルの開始をマークする″２ｈ’　パルスを発生するよう配置 され、かつ“同期”フラッグは、デコーダが入力信号の基準シーケンスに適切に ロックΦオンした時に上昇される。

第１７図は１同期”フラッグ回路１２０を示している。

この回路は、周期的に２７３０個のＭＴＩクロックパルスを計数しかつ各計数サ イクルの終了時に（２７３０の計数値において）″２ｈ”パルスライン１２２に パルスを出力するカウンタ１２１から成っている。２７３０個のＭＴＩクロック 期間は２−ライン期間２ｈに相当する。

むろん、カウンタ１２１によシ出力されたパルスが各２−ラインサイクル期間の 開始をマークする有効な２ｈパルスを構成するようにするには、カウンタの動作 は入力信号と同期していなければならない。この同期は、ＡＮＤゲー）１’２３ がエネーブルされている時には、カウンタを特定の計数値に設定するよう、基準 シーケンス識別回路９０によシ出力されたシーケンスフラッグを調整することに よシ行なわれる。

最初の８個の記号を受信した後だけであるが、基準シーケンスの開始時において シーケンスフラッグは正しく発生されないので、このフラッグを、８の計数にカ ウンタを設定するのに使用し、それによシ、カウンタ１２１によｐ　２７２３Ｍ Ｔｌパルスの後、出方された次の２ｈパルスは２ラインサイクル期間の開始を正 しくマークする。むろん、ｌ計撤を終了したカウンタ１２１は自動的に計数１で 計数を再開始し、がっ８のリセット計数値では計数を再開しない。

デコーダで入力信号とｊ切１に同期し光時、ＡＮＤゲ−）　１２３　ａディスニ ープルと力υ、シーケンスフラッグパルスにより、または何らかの理由でシーケ ンスフラッグラインに生じた偽信号によりカウンタ１２１がリセットするのを阻 止する。この状態で、カウンタ１２１は一足の基準で２ｈパルスを出力し読ける 。

同期がなお存在していることをチェックするため、カウンタ１２１の第２出力を 使用して回路９０からのシーケンスフラッグパルスが送られる３−ビットシフト レジスタ１２４をクロックする。この第２出力は、８つの計数値で、すなわち各 ２−ラインサイクル期間におけるシーケンスパルスの発生予想時間に発生される 。ジ−クンスフラッグパルスが、カウンタ２１の第２出力からの各パルスと同期 してレジスタ２４に到達すると仮定すると、シフトレジスタ１２４は３つの論理 ”１”で満たされる。しかし、シーケンスフラッグパルスを逃がす、すなわちカ ウンタ１２１が乱れて、カウンタ１２１の第２出力パルスから１パルスが出力す ると、論理″０°゛がシフトレジスタ１２４に入る。シフトレジスタ１２４の内 容は、論理回路１２５により分析され、シフトレジスタ１２４の３つのセルのう ちの少くとも２つが論理”１″を含む時には回路１２５のゲート１２６の出力に 高信号が発生する。すなわち、ゲート１２６の出力により構成された６同期”フ ラッグは、カウンタ１２１の出力とシーケンスフラッグパルスとの間の正、シ鵬 い同期が、カウンタ１２１から出力された最終の３パルスのうちの少くとも２つ において検出された時に発生される。

しかし、シフトレジスタ１２４のセルが２つまたは３つの論理″０”を含んでい る場合、ゲート１２６の出力は低く、“同期”フラッグを除去するように作用す るだけでなく、ゲート１２３をエネーブルにする。

従って、次のシーケンスフラッグパルスはカウンタ１２１をリセットし、同期化 を試みかつ再び同期化する。

回路２０は、シーケンスフラッグパルスが時々欠乏することを考慮に入れること により、またシフトレジスタ１２４がほぼ正しい時間に生じるパルスを単に受け 入れることを確実にすることにより、受信信号におけるノイズ関連誤差の影響を 最小にする。

シフトレジスタ１２４の３つの全セルが論理″０″ヲ含んでいる場合、省略する ことなくかつノイズパルスを介在することなく、一連の３シーケンスフラツグを 、”同期”フラッグが発生する前に回路１２０に送らなければならない。

”同期”フラッグは、基準シーケンス識別回路９０のラッテ１１３にフィードバ ックされ、同期化が存在している時にはラッチの内容を変化するのを阻止してい る。従って、装置が適切に同期している時、ＡＮＤゲー）　１０７〜１１０から の偽出力によりラッチの内容が変化して、組合せ論理装置１１４から２−ビット 加算器８５へ送られる正しいビットに誤差が入り込むことはない。６同期”フラ ッグがない場合、ラッテ１１３は通常に動作し、シーケンスフラッグパルスはラ ッチにクロックし、ゲート１０７〜１１０Ｗ”ら２ツチに入力信号が送られる。

笑際、発振器７４を制御するフェーズ・ロックド・ループは、第１４図のＸでマ ークされた４つの状態のいづ、れの状態ともｆ４なる状態にロックアツプするこ ともある。もし、このようなことが生じた場合には、むろん、デコーダはデコー ディング機能を実行することができない。Ｘ状態と異なる状態でのフェーズロッ クの特性は、シーケンスフラッグパルスが力＜、かつ“同期”７ラツグがないこ とである。このような非−Ｘ８：態におけるフェーズ・ロックを防止するため、 本発明のデコーダは、１同期”フラッグが所定期間以上ない場合には、フェーズ ・ロックド拳ループをロックアツプから６キツク”するようにしている。これは 第１８図において後述するフィードバック選択回路８６によって打力われる。フ ィードバック選択回路の主な装置は、ｊａｎ−１ＲＯＭ　８１の出力が送られる ６−ピッドラッチ１３０である。ラッチ１３０の出力は、ディジタル／アナログ コンバータ８７に接続している。１同期“フラッグがない場合には、ラッチの入 力における６−ビット信号は、ＭＴＩクロックパルスごとにクロックされる。こ れは、ＯＲゲート１３１及び２−人力ＡＮＤゲート１２９とを介してＭＴＩクロ ックパル２をラッテ１３０のクロック入力に送ることによ）行なわれ、上記ＡＮ Ｄゲートの別の入力はインバータ１２７を介して１同期”フラッグラインに接続 している。既に述べたように、各及び全受信記号の６つのＬＳＢが、フェーズΦ ロックドΦループを介してフィードバックされる時、ループは、発振器７４の周 波数を入力搬送波信号の周波数に等しくする値を、入力信号の主な象限φ値がＲ ＯＭ　８１の出力に発生するような状態にロックアツプするのを捜す。本実施例 では、ループは、φ＝４５°の主な平均値にロックアツプし、０１１１１１また は１０００００のＲＯＭ出力出力発生する。

６同期”フラッグがセットされる時、フェーズ・ロックド・ルーズのタスクは、 受信したＱ記号の６・　ＬＳＢ　（φ＝４５°の象限値を有している）をラッチ １３０にクロックするだけで簡単化される。さらに、ＭＴＩクロックパルスは、 ＡＮＤゲート１２Ｂを介してＯＲゲー）　１３１の第２人力に送られる。ＡＮＤ ゲート１２８は、Ｑ記号が存在している時、ＯＲゲート１３２からエネーブルさ れるように配置されている。各２−ラインサイクル期間において、最初の６３記 号は、これらすべてが４５’　＋　１３５°、２２５°及び３１５°に等しいφ に相当する４つの値の１つを有しているので、Ｑ記号として処理することができ る。従って、ＯＲゲート１３２の１人力は、各２−ラインサイクル期間の最初の ６３ＭＴｌにおいて高出力を発生するように配置されたカウンタ１３３の出力に より４成されている。カウンタ１３３は各２ｈパルスによりリセットさ３ＭＴｌ クロックによってクロックされる。

Ｑ記号は、また６３記号基準シーケンスの終了後１番目の記号から起算した３番 目の記号ごとに存在しなければならない。従ってゲート１３２は、ＭＴＩククロ ツクによシクロツクされ、３番目のＭＴＩクロックパルスごとに高出力を発生す るように構成した３分割回路１３４からの第２人力を受信する。２ｈパルスが回 路１３’４ｔｌ−リセットすると、各２−ラインサイクル期間中の第１パルス出 力は、確実に上記期間の第１ＭＴｌ中に発生する。これによって、回路１３４は 、サイクル期間における６４番目及び各３番目ごとに続＜　ＭＴＩにおいてパル スを発生スる。

このように、“同期”フラッグがセットされると、ＲＯＭ　８１の出力は、Ｑ記 号が存在する彦らばラッチ１３０にセットされる。ラッテ−イン６−ビット信号 はコンバータ８７に送られる。

同期化の失敗が、不適函なフェーズ・ロック状態に起因しないようにするには、 ６同期”フラッグの消失を用いて、単安定回路１３５から余圧信号を除去すれば よい。この狭止１宮号はＯＲゲート１３６を介して１同期”フラッグから発生さ れる。単安定回路１３５の糸止信号七除去すると、この単安定回路はブンブルク ロツクの次の立上り縁によりトリガされ、０．５ナノ秒のパルスを発生し、これ はラッチ１３０の出カー県止入力に送られる。その産米、ラッチの内容はランチ 出力から除去され、全高または全低値が出力ラインに挿入される。この作用は、 フェーズ・ロックド・ルーズを変動させ、これのロックアツプを打破し、新しい ロックアツプ状態を捜すことである。

再びフェーズ・ロックド・ループ時間を同定するため、単安定回路１３５は、最 終動作に続く５０ミリ秒間迎止される。これは、その出力パルスを使用して行な われ、別の単安定回路１３７をトリガする。この回路１３７は、ゲート１３６を 介して単安定回路１３５の糸上入力に５０ミリ秒パルスを送る。

第１９図及び第２０区は、デマルチプレクサ１８の構成及び動作を示している。

デマルチプレクサ１８は、それに送られる一連の８−ビットワード（ｎｏｂｔ８ １からのビットＯ〜５及び刀ｎ算器８５からのビット６及び７）を３組で処理す るように配置されている。各３組は、２つのＡ記号が続く１つのＱ記づ・から作 られているものとして処理される。それにより夛示される２つの９−ビットサン プル信号を＠３組の記号から再構成するには、デマルテプレク＋ｒ１８は、Ｑ記 号炉らビット７と６を除去し、最初のＡ記号にビット７を加えかつ２番目のＡ記 号にビット６を加えなければならない。その結果生じた２つの９−ビットワード は２つの連続サンプルクロック期間において出力される。また、デマルチプレク サ１８は、２つの８−ビット人力ラッチ１４０　、１４１を有している。これら ラッチは、ＭＴＩクロックが送られる２分割回路１４２の出力からクロックされ る。また、これらラッチ１４０　、１４１は２つのＭＴＩクロック期間、受信し た記号を交互に保持する。ＭＴＩクロックパルスが送られる６分割回路１４５の 出力により制御されるマルチプレクサ１４４は、マルチプレクサ１４４の出力を 連続して受信したＡ記号により構成するように、ラッチ１４０　、１４１の内容 を交互にアクセスする。なお、Ｑ記号はマルチプレクサの出力にはない。マルチ プレクサ１４４から出力された各人記号は、１サンプルクロック期間、８−ビッ トラッチ１４７に保持され、これの出力はデマルチプレクサのサンプル信号出力 の８つのＬＳＢを構成している。再構成された各サンプル信号のＭＳＢは、ラッ チ１４０　、１４１の出力のビット６．７が送られるマルチプレクサ１４３と、 マルチプレクサ１４３の出力をラッチする２−ビットランチ１４６と、ラッチ１ ４６に保持されている２つのビットをデマルチプレクサの出力に交互に供給する マルチプレクサ１４９に与えられる。ラッチ１４Ｇとマルチプレクサ１４９は、 サンプルクロックパルスが送られる２分割回路１４８の出力により制御される。

第２０図はデマルチプレクサ１８の動作の全てを示し、また８つの記号Ｑｔ　’ 　Ａｌ−１＋　ＡＩ’ｊ　ＩＱ＊　＋　Ａ４−１　ｒＡ２−２及びＱｓ＋Ａｓ− １がデマルチプレクサに与えられている間、８つのＭＴＩ　（ＭＴＩ　１〜ＭＴ Ｉｓ　）に対すル２．Ｈ々のラッチとマルチプレクサの状態を示している。

また、第２０図において、ｑ！ｒＭＴＩクロック期間は記号の中間で開始する。

これは既に述べたように、デマルチプレクサ１８が中間記号値において動作する のを確実にするという目的で、クロック回復回路において行なわれる。受信した 記号Ｑ１〜Ａｌ−１は、回路１４２によ多発生された期間２　ＭＴＩの逆相スイ ッチング波形によりラッチ１４０　、１４１に交互に送られる。

ラッチ入力は適当なスイッチング波形の立上り縁でラッチにセットされる。従っ て、図示するように、ラッテ１４０は記号Ｑｓ＋Ａｔ−意ｒＡｍ−１＋ＱＢ　を 連続的に保持し、一方ラツチ１４１は記号Ａ１−１＋　Ｑｌ　＋　Ａ２−２　＊ Ａ３−１を連続的に保持する。

先ず、サンプル信号のＭＳＢの発生について考えると、ラッテ１４１と同様に、 回路１４２の上方出力によシクロツクされるマルチプレクサ１４３は、ＭＴＩ２ 　で開始する連続したＭＴＩにおいて、記号Ｑ　＋　Ａｔ−１＋　Ａｌ−２＋Ｑ ２・ＡトドＡｎ、・Ｑｌ　のビット６・７ケ通す０力２１マルチプレクサ１４３ 　、１４４　、１４９は、これらの制御波形が高い場合、これらの上方入力の信 号を通し、かつ制御波形が低い場合、これらの下方入力の信号を通す。マルチプ レクサ１４３により出力された信号は、回路１４８の制御のもとてランチ１４３ にセットされる。この回路１４８はサンフルクロックを２分割する。第２０図に 示すように、Ｑ記号のビット６と７だけがラッチ１４６に入る。従って、連続す るサンプルクロック期間においてマルチプレクサ１４９はＱｌのビット７、Ｑｌ のビット６、Ｑｌのビット７、Ｑｌのビット６を出力する。これらビットは、連 続するサンプル信号のＭＳＢとしてテマルテプレクサ装置の出力に送られる。

ラッチ１４７へのアナログ記号の供給は、６分割回路１４５の出力の制御のもと てマルチプレクサ１４４により行なわれる。図示するように、マルチプレクサ１ ４４はｄ己号Ａ＊−ｔ　ｒ　Ａ＋−ｚ　＋　Ａ２−１　ｒ　ＡＨ−２＋　Ａ３− １　を１瞑次出力する。続いて、こｔら記号は、サンプルクロックによってラッ テ１４７にクロックされ、かつ１サンプル期間に亘ってラッチにそれぞれ保持さ れる。

ラッテ１４７の内容に、デマルチプレクサ１８１により発生すれた９−ビットサ ンプル１言号の８　ＬＳＢとして出力される。ぼた、第２０図に示すように、Ａ ｌ−１記号の８−ビットは、Ｑ１記号のビット７と同時に出力され、Ａ−１−１ 記号の８ピツ）　’ｒ　Ｑ　ｓ記号のビット６と同時に出力される。

むろん、サンフールクロッジ位相と同様に、回路１４２　、１４５　、１４８か ら出力された信号の位相をデマルチプレクサ１８が正しく操作することは、第２ ０図に示すようにデマルチプレクサ１８に送られる一連の記号におけるＱ記号の 位置に関連している。８彊な整相は、各２−ラインサイクル期間の開始時に発生 される２ｈパルスを使用することにより確実にされ、回路１４２　、１４５を、 ＭＴＩｔ　において條示される出力を与える状態にセットする（２−ラインサイ クル期間の開始時にデマルチプレクサに与えられる記号はＱ記号である）。ラッ チ１４７と回路１４８に送られたサンプルクロックの位相は、位相リセット回路 １４９に送られる２ｈパルスによって、各サイクル期間の開始時にリセットされ る。

デマルチプレクサ１８から出力された９−ビットサンプル信号は、９−ビットデ ィジタル／アナログコンバータ１５０に送られ、元のアナログサンプル波形を再 構成する。フィルタ１５１を通過した後、コンバータ１５０の出力は、水平同期 パルス挿入回路１５２の入力に送られ、ここで水平同期パルスは再構成された信 号波形に加えられる。これら同期パルスは水平同期発生器１５３により発生され 、この発生器１５３は、サンプルクロックパルスを計数しかつ１８２０サンプル クロツクパルスごとに同期パルスを出力するカウンタにより基本的に構成されて いる。同期パルス発生器１５３のカウンタは、回路１２０からの２ｈパルスによ り、２−ラインサイクル期間ごとの開始時にリセットされ、これにより、コンバ ータ１５０から出力された再構成波形に関して正しい時間に水平同期パルスを発 生するのを確実にする。

同期パルス挿入回路１５２の出力は、受信機のベースバンド出力を構成し、この 出力は一般的な方法でさらに処理される。

第７−２０図の他の実施例 第７〜２０図に関して述べたエンコード−デコード装置は、様々に改変し得るが 、以下、２つの改変例について説明する。

最初の改変例によれば、その各記号の値をエンコードする位相変調は、記号自身 が位相設定信号を有効に構成し、かつその連続値が確立された基準（この基準は 発振器４０の非変調出力によジエンコード装置に確立されかつフェーズ−ロック ド発振器７４の非シフト出力によりデコード装置に再確立される）に関する絶対 的位相変調として搬送波に印加されていた第７〜２０図の実施例で使用されたも のとは異なっている。しかし、第１の改変例では、各ＭＴＩにおける搬送波の位 相を、その前のＭＩＴにおける搬送波位相に対して現在の記号値によってセット された債だけシフトするという所謂微分エンコーデング技術を使用する。このエ ンコード技術は、マルチブレフサ装置１３の出力と変調器１Ａの入力との間に８ −ビット加算記憶装置（第７回の点線で示した装置１９９）を設けることにより 簡単に英胞し得る。彦２、この装置１９９は、搬送波に存在す、る現在の位相を り１］御する位相設定信号を形成する８−ビットワードを保持するのに使用さｎ ｌかつ新しい谷８−ピッ）４己号ワードは、記憶されたワードに加えられる。デ コーダに訃いては６．現在の記号値は、前のＭＴＩ＆てンいてその値から、受信 された搬送波の現在の位相値を減算することにより回復される。な２、搬送波の 位相の絶対値はＭ要ではない。この減算はデマルチプレクサ１８の入力に、記は 減算回路（第１３図の点線で示した装置２００）を使用することにより行ムわれ る。発振器７４の周改数が、受信した搬送波の周波数とほぼ等しいならば、時間 一定位相基準を設ける必要はもはや々いので、この発振器のフェーズ・ロックド 制御は省略できる。連続する２つの各サンプル間の発振器１４の位相に（罠とえ 、絶対的児地から、それが搬送波の％足の位相変調に関してドリフトしていると しても）、はぼ一定と見力せる。

第２の改変例において、谷Ｑ記号に、３つの１−ピッ）　ＢＬＳ偏号を檄示する のに使用され、かつ記号を表示するのに使用される８−ビットワードの３つのＭ ＳＢにより決定されるよう力８つの可能値″と肩している。この例では、ラッテ ２７とでルチプレクプ関連Ａ記号に続く１つのＢＬＳ関遵Ｑ記号により各３組を 表示するように配置されている。デコード装置においては、各記号の３つのＭＳ Ｂは、Ａ／Ｄコンバータ７７．７８により出力されたＭＳＢピットとｊａｎ−” ＲＯＭ　８１から出力され７’（ＭＳＢから得られる。これら３つのＭＳＢは、 Ｑ記号の場合、デマルチプレクサ１８により再構成される３サンプルのそれぞれ の１−ピッ）　ＢＬＳ信号を決定する（その形態は、現在４つの記号は３つのサ ンプルを生ずるように処理されなければ力らないので、当然第１９図に示したも のとは異なる）。発振器γ４を含むループのフェーズロックの確立に関しては、 各Ｑ記号の全値に関係なくＲＯＭ　８１から同じ値をフィートノくツクするには 、単にフィードバック信号として５つのＬＳＢを使用すればよい。むろん、これ は、８つの状態のいずれにおいても、７エーズロツクを行なうことができること を意味し、従って、第１６図の回路９０と加算器８５との部分から成る補正回路 が、基準シーケンスの識別子部分を検出する８つの比較器と、各記号の３つのＭ ＳＢに補正ビットを加える３−ビット形式の加算器８５とを含むように拡大され なければならない。

一般的に、各ＢＬＳ信号がユビットのノくイナリ信号で、かつ各Ｑ記号が（通常 ｍＭｓＢ）’イナリワードにより表示される）２ｍの可能値を有しているなら： ２′、５でさる。このｎ及びｍはそれぞれく４（４に等しいか又はこｎより小さ い）で、望ましくは１互たは２の正の釜数である。この場合、各ｎ−ｍ個の、サ ンプルは、ｎ　個のＱ記号及びｎ”ｍ個のＡ記号により表示できる。さらに、（ 第７〜２０図においてｔａｎ−”ＲＯＭ　８１とゲート８３．８４により構成さ れた）デコーダのｊａｎ　反転装置により出力されたＬＳＢバイナリ信号が同じ 値で発生されるようにＱ記号の２ｍ可能値のそれぞれを調整することにより、こ れらＬＳＢは、発振器７４を含むループのフェーズロックを行なうのに使用する ことができる。このことは、Ｑ記号の２ｍｍ可能イボ３６０°範囲内で等間隔で 離間した２ｍ搬送波変調位相に変換するようにエンコーダを設計しくａ）、ｊａ ｎ−１反転装置により出力されたバイナリ信号の値の全範囲を使用して、搬送波 位相変調の全３６０°範囲を表示するようにデコーダを設計する（ｂ）ことによ り、簡単に行なうことができる。後者の場合、Ｑ記号が存在すると、反転装置に より出力されたバイナリ信号は、ｍＭｓＢビットによりこの記号の値を表示し、 信号の残りのビットは、フェーズ−ロックド会ループにフィードバックされる。

可能な２ｍ個の状態のいずれにおいてフェーズ・ロックを行なうかという識別は 　２ｍ個の比敦器を使用して２４シーケンスの識別子部分を捜ずことにより行な われる。

輝度及び色度の時分割多１ 両知のように、一般に、力之−テレビジョンビデオ信号に、白黒受信機を駆動す るのに適した輝度信号と、輝度信号と組合せてカラー受信機においてデコードさ れ、８俵な３色チャネル信号を生ずる２つの色度成分信号とから形成されている 。輝度及び色度信号は、放送用に組合せられ、合成ビデオ信号を形成し、またＰ ＡＬ及び：ｉ　Ｔ　Ｓ　Ｃシステムでは、２つの色度成分信号は組合せられて、 輝度信号とともにビデオスペクトルの高周匝部分を占める変調された色度信号に なる。第２１図は合成ビデオ信号の代表的な周波数スペクトルを示し、曲線１６ ０は輝度信号を懺わし、曲線１６１は色度信号を嚢わし、曲線１６２は加えられ た音声信号を示している。第７〜２０図に関して述べた不実施例では、エンコー ド−デコード装置により処理される信号は第２１図の形式の合成ビデオ信号でお る。

輝度及び色度信号が占める周数数帯域は、デコーディングプロセスにおけるこれ ら信号の不完全な分離につながっている。また、色度成分信号の相互の不完全な 分離とともに、この問題は、再生されるテレビジョン画Ｑ全認識する上での様々 な望ましくない影響に与えていた。輝度及び色度信号の占める周波数帯域から肯 だ前述の間１点は輝度及び色度信号の時分割多重ＣＴＤＭ）により大幅に捻服し 得る。このことは、本発明に関しては、元の形悪の信号と七もに、エンコード装 置のサンプリング回路に送られる合成信号を発生することにより、また°は信号 を別々にサンプリングし、その結果生じたサンプルを組合せて、サンプルプロセ シング段に送られるサンプル流を作ることにより行なわれる。

時分割多重とは、各ライン期間の最初の部分を色度信号用に使用し、また後の部 分を輝度信号に使用するものである（２０μＳを色度信号用に使用し、４０μｓ を時間圧縮輝度信号用に使用する各６４μ８ライン期間を有する提案されている ＭＡＣ〜マルチブレツクスト・アナログ・コンポーネント−システムにおいて） 。その結果生じたＴＤＭ信号は、前述したデコーダの入力に直接的に送ることが ちる（必要でないならば　同期除去装置２１を省略する）。

提案した別のＴＤＭでは、輝度と色度サンプルを、さらにたびたび、たとえば２ つの色度サンプルと５つの輝度サンプルから成る７つのサンプルごとに交替する 。さらに、２つの色度成分信号の分離を良好に打力うには、２つの成分信号間で 色度サンプルごとに交替するのではなく、１つの色度成分信号ｔ−１つのテレビ ジョンライン期間においてサンプルし、かつ他の成分信号を次のライン期間に２ いてサンプルすればよい（８ＥＣＡＭシステムト同様）。

輝度及び色度信号を別々にサンプルする上記ＴＤＭ技術は、第７〜２０図の実施 例において４度及び色度成分信号と共に別個に供給されたマルチプレクサの出力 ″５−９−ビットアナログ／ディジタルコンバータ１０，１１（第７図）の入力 として供給することによって達成される。音声チャネルは同様にマルチプレクサ に与えられるがこのチャネルは輝度または色度チャネルよりはサンプル回数が少 ない。むろん多重シーケンスは、デコード装置を動作させ輝度または色度、また は音声サンプルのようなサンプル群を認識するため、２ｈパルスでマークされた サイクル開始点に対して所定の関係にある必要がある。

輝度及び色度信号の別々のサンプリングが第７〜２０図の実施例に対してどのよ うに行なわれるかを詳細に説明するためではなく、不発明の応用を示すため、こ の技術の適用についである形式のエンコーディング−デコーディング装置（第２ ２図）について説明する。この装置において、ＢＬＳ聚示第１変調とＤＳ表示第 ２変調は、同じＭＴＩにおいて搬送波に対して行なわれる位相変調でおる。

第２２図の上半分に示されたエンコーダは、輝度信号りを受入する４度エンコー ディング回路１６３と、２つの色度成分信号Ｃ１＋Ｃ２が送られるマルチプレク サ１６５の出力からの信号Ｃを受信する色度エンコーディング回路１６４とから 成っている。質ルテプレクサ１６５は、装置のクロック回ＩＭＸ１５からのライ ンパルス″ｈ”により制御され、かつ１つのラスクラインにおいて、色度信号Ｃ が１つの色度成分信号Ｃ１により湧成されｒ：り次のラインにおいて、信号Ｃが 他の色度成分信号Ｃ２によす幇成され、その後は父互に続くように配はさγして いる。

各エンニーディング回ＲＩＴ３３．１６４はサンプルクロックレートでそれに送 られる信号をサンプルし、かつ４−ビットバイナリＢＬＳ信号とｐＡＭ（パルス 振幅変調）ＤＳ信号とに各サンプルを分解する。第２３図に、ＢＬＳ信号の１６ 個の可能値に相当する１６個の可能量子化レベルを示している。波形Ｗの図示し たサンプルＳ４に関し、ＢＬＳ（ｉ？号は１０００　”のバイナリ値を夷し、一 方ＤＳ信号は、“１０００″の量子化レベルと実際の波形レベルとの間の差に相 当する大きさのパルスでるる。

輝度及び色度信号り、Ｃを繰返しサンプリングすることにより発生した４−ビッ トＢＬＳ信号は、エン；−ディング回路１６３．１６４からディジタルマルチフ レフサ１６６へ送られ、一方、対応するアナログＤＳ信号は、エンコーディング 回路１６３　、１６４からアナログマルチプレクサ１５７に送られる。さらに、 ディジタルマルチプレクサ１６６へは、ディジタル音声テヤオ・ル信号とディジ タルデータチャ坏ル信号とが送られる。ディジタルマルチフレフサＩ　ＧＩ３に おいて、輝度及び色度信号サンプルの選択されたサンプルに相当する４−ピッ） 　ＢＬＳ信号は、音声及びデータチャネル信号と時分割多重され、一連の３ビツ トの。

記号を形成する。１０個のこのような記号は３０ビツトの記号フレームを構成し ている。第２４図は１つのフレームを示しており、１０個の構成Ｑ記号はＱ１〜 ＱＩＯとして示されている（なお、フレームを構ｇしている３０ビツトは一列に 配置されているが、単に連続的に発生された記号で、各記号のビットは直列では なく並列に出力されている）。マルチプレクサ１６６は、各フレームの３０の構 成ビットが５つノ４−ヒツ）ＢＬＳ輝度−サンプル信号と、２つの４−ピッ）　 ＢＬＳ色度−サンプル信号と、１つの音声−チャネルビットと１つのデーターチ ャネルビットから得られるように配置されている。第２４図に示したビット１ｉ １１＃：において、２つのＢＬＳ色度−サンプル信号は、５つのＢＬＳ輝度−サ ンプル信号１７１と音声−チャネルビット１７２とデーターチャネルビット１７ ３間で４つのビット対１７０に分割され、３０ビツトフレームを形成している。

１フレームにおける１０個の各Ｑ記号は、対応するＭＴＩにおいてマルチプレク サ１６６から並列形式で出力される。なお、１フレームに対して１０個のＭＴＩ がある。

各ワードフレームの継続時間が、たとえば５００ｎｓであるならば、全ビットレ ートは１秒当り６０Ｍビットである。従って、音声チャイルは１秒当り２Ｍビッ トのビットレートを有し、これは３つのステレオチャ坏ルに対して十分である。

ディジタルマルチプレクサの入力がどのように第２４図のフォーマットに構成さ れるかについての詳細な説明は、適当なマルチプレクサの構造が当業者の周知事 項であるので、ここでは省略する。従って、マルチプレクサは、必要とされるＢ ＬＳ信号を保持するラッチを含んでいる。サンプルクロックはマルチプレクサに 供給され、これらラッチのクロッキングの時を定める。さらに、ＭＴエクロック はマルチプレクサに送られ、一連の３−ピッ）Ｑ記号の出力を制御する。

各１０−ＭＴｌフレームにおいて、アナログマルチプレクサ１６７は、ディジタ ルマルチプレクサにより選択されたのと同じ７サンプルから生じたＤＳ信号を時 分割多重するように配置されている。選択された７つのＤＳ信号は、各人記号を 構成し、かつフレームの各ＭＴＩにかいてアナログマルチプレクサ１６７から出 力される。各フレームの残りの３つのＭＴ　Ｉにおいてゼロ出力が発生される。

不実施例では、選択された５つの輝度サンプルのＤＳ関連Ａ記号は、各フレーム の第１．第３．第５．第７．第９ＭＴｌのそれぞれにおいて出力される。一方、 ２つの色度サンプルのＡ記号は第２及び第６ＭＴｌにおいて出方する。

マルチプレクサ１６７の出力は第４．第８　＋　）”４１０ＭＴｌにおいてゼロ である。

ディジタルマルチプレクサ１６６から連涜的に出力された３−ピッ）Ｑ記号及び アナログマルチプレクサ１６７から出力されｆｃＡ記号は、位相変調器１ｆｉ３ の第１及び第２人力にそれぞれ送られ、これらＱ及びＡ記号は、変調器１６８を 制御するのに使用される複合変調出力を構成している。各ＭＴＩにおいて、位相 変調器１６８は、マルチプレクサ１６６により現在出力されたＱ記号の値により 設定された量子化第１変調と、マルチプレクサ１６７により現在出力したＡ記号 の値によシ設定されたアナログ第２変調との合成値に依存して、搬送波波形を変 調するように配置される（あるＭＴＩにおいてな、既に述べたように、上記入記 号の値はゼロである）。

各Ｑ記号の長さは３ビツトであるので、第１変調は８つの可能値をとり得、かつ 変調器ＩＥｉ３は、これら値が搬送波波形の８つの等しく離間した位相（第２５ 図の点線）に相当するように設定されている。

Ｑ記号により発生した８−レベル位相変調に重ねられるのは、ＤＳ関連Ａ記号の 値により決定される低レベル変調（第２５図の矢印）である。第２変調の範囲は 、Ｑ記号により決まる８つの位相夏調レベルのうちの隣接レベル間の範囲より狭 い。この制限に、不明瞭さケなくしている。実際、第２変胸の範囲（π、±π／ １６ラジアンに１ｉＩｉＩ限され、第１変調の伝送における誤差の原因となるノ イメの危険を減少し又いる。

第２２図の下半分にはデコーダのブロック図が示されている。このデコーダ（１ 佼１　；ｉｈ仮調器１８０〃・ら成シ、この入力はサテライトテレビジョン受信 機のＩ。

１回路から得ている。ｔ１凶器１８０は、８つの可能基本位相レベル（すなわち 、位相変駒器１６８の第１変調により設定さ寸シたレベル）のうちのいずれが、 入力信号のレベルに最も近いがを決定づ−る２、うに配置されていＢ。このレベ ルが一旦ｉｋ別さｎると、対応する３−ビットデータワードはデ・ｒジタルデマ ルチ−Ｊレクサ１８１に送られ、−万、五ズ別され７ｍ基本レベルと信号の実際 の位相との間の差はアナログデマルチプレクサ１８２に送らγしるアナーグ出力 に決定する。

ディジタルデマルチプレクサ１８１は、輝度及び色度データビットを分頴し、力 １つエンコーダのマルチプレクラ−１６６に送られる４−ピットＢＬＳ信号を再 構成丁Ｓ。淋度ＢＬＳ信号は、ティジｆル／アナロクコンバータ１８３に送らオ Ｌ１一方色ＨＵ　ＲＬ３１３号はディジタル／アナログコンバータ１８４に送ら れる。各フレームの音声チャネルビットとデータチャイルビットはう／［７１８ ５、１８６にそれぞれ出力される。

コンバータ１８３　、１８４の呂力は、各７ｊＩ１１′；４回路１８７゜１ａＥ ｌに送られ、これら回路はアナログデマルテプレフサ１３２からの輝度及び色度 ｐｓ倍信号受信する。

加算回路１８７は、１秒当り１０Ｍサンプルのレートで、再構成された輝度サン プルを出力し、かつこれらは、フィルタ１８９ｉＣおいて、４．７ＭＨｚの帯域 にフィルタされる。加算回路１８８は４Ｍ／秒のレートで、再構成色度サンプル を出力し、かつこれらサンプルはフィルタ１９０により、１．９ＭＨｚの帯域に Ｐ波される。音声チャネルとデータチャネルの両方とも、２Ｍビット／秒のビッ トレートを有している。

位相復調器１８０用の初期位相基準は、第２テレビジヨンラスクラインごとの開 始時に、エンコーダのディジタルマルチプレクサ１６６によシ挿入される短い同 期信号により与えられる。アナログマルチプレクサ１６７の出力はこの同期信号 の間、ゼロに保持されている。同期信号のタイミングは、クロック回路１５から 出力された２−ライン期間ノくルス”２ｈ”の制御下にある。同期信号間で、位 相トラッキングは、第２変調がゼロ値を有していると分っている各フレームの３ ＭＴｌにおいて、受信信号の位相ｔ−調べることにぶり行なわれる。明らかに、 どの位相トラッキング誤差もこれらＭＴＩにおいて容易に識別しかつ補正するの に使用し得る。フレーム及びデータワードタイミングは、同期信号により第２ラ インごとの開始時に与えられ、この同期情報は、同期回復回路２０により、かつ デコード装置のクロック回復回路１７によりそれぞれ引き出され、かつデマルチ プレクサに送られて、これらを動作させ、連続するＭＴＩにおいて受信された信 号を分類しかつ識別する。

前述した実施例では、輝度及び色度チャネル間のクロストークの危険は、色度及 び輝度情報の伝送の連続特性によシ、最小化される（しかし、クロストークの１ つの可能性のある原因としては、全振幅及び位相周波数レスポンスが装置仕様の 範囲外にある場合、隣接記号間の干渉がある。従って、この予防策として、各記 号フレーム内の情報の配分を再構成し、これにより輝度及び色度信号を良好に分 離する。

たとえば輝度に関係したＡ記号を、各フレームに関連した最初の５つのＭＴＩに おいて伝送し、かつ色度Ａ記号を第８及び９ＭＴｌにおいて伝送するようにする こともできる。

以上のように、本発明の放送−テレビジョンエンコード−デコード方法及び装置 は、各サンプルを粗量子化ＢＬＳ信号と高解度ＤＳ信号とに分割することにより 、ディジタル及びアナログ伝送の利点を組合わせている。

ディジタル伝送により生じる利点には、ノイズによる悪影響が制限されることと 、時分割多重の直送、及び加入者形式のサービスに必要なエンクリプションの可 能性とがある。アナログ成分の伝送は、帯域１＠効率を保証し、かつ伝送信号対 ノイズ比が増加してもす調信号対ノイズ比が改番するのを保証する。

装置の信号対ノイズ比に関し、伝送誤差がないと仮定すると、テレビジョン信号 のＢＬＩＳ成分は、ノイズなしで正確に再生される。微副情報を生ずるＤＳ成分 に関し、これら成分がノイズなしで受信されなくても、このノイズの影響は低レ ベルに制限される０このように、ＢＬＳ成分とｎｓ鎖成分加えられる時、最大の ノイズ電圧はデコーダに再構成された全最大信号の一部にすぎない。

さらに、輝度及び色度信号が別々にサンプルされる場合、復調された輝度及び色 度チャネルは、等しい信号対ノイズ比を有しかつ損なわれた伝送状態において等 しい低下金示す。輝度及び色度信号の別々のサンプリング及び連続伝送はこれら の間のクロスドータを最小にしている。

むろん、ハイブリッド粗量子化ＢＬＳ　／高屏度ＤＳの組合せにより信号を表示 する一般的原理（ζ、カラーテレビジョン放送以外の、一般の通１］システム（ ラジオ放送を含む）や一般の磁気レコーディング（ビデオテープレコーディング を含む）等の、用途に使用できる。

第７〜２０図の実施例の変調及びａ調装謹は、高速データ伝送リンクばかいても Ｍ効に使用することができる。各記号は、望フしくに、（４２入Ｃビット／秒の ビットレートを与える）２データビットｆｆ１−わす４レベルのＱ記号である。

しかし、４！ｒＱ記号は（６３Ｍビット／秒のビットレートを与える）３データ ピツトヲ聚わす８レベルを有しているも”のでもよい。

各Ｑ記号が２バイナリピツトを茨ねし、かつ伝送されるデータビットが２倍のＭ ＴＩクロック周波数で、連続的にエンコーダに供給される場合、これらビットを 対に構成して、ある回路により変調器１４へ送る。この回路は入力データビット を受信するように接続されかつ４つの１−ピット出力ラインを有する入力デマル チプレクサと、デマルチプレクサの各出力ラインに接続した４つの１−ビットラ ッチと、各対のラッチにそれぞれ接続した２つの２−ビット幅入力と２−ビット 幅出力を有する出力マルチプレクサから成っている。

デマルチプレクサを適当にクロックしかつ２倍のＭＴＩクロックレートでラッチ することにより、入力ビットは、４つのラッチに周期的に入力され、各ビットは ２つのＭＴＩ間、保持されている。出力マルチプレクサは、スイッチング波形に より、ＭＴＩクロックレートの半分のレートで制御され、１つのＭＴＩにわたっ て一対のラッチの内容を出力し、次のＭＴＩにおいて地対のラッチの内容を出力 し、その後は交互に読く。出力マルチプレクサのスイッチングは、デマルチプレ クサのクロッキングに関して整相されかつラッチするので、マルチプレクサ出力 を生じるうツチ対の内容は関連するＭＴＩにおいて不変である。

第７図の変調器１４を直接的に使用するには、マルチプレクサの２−ビット出力 を、第１２図のマルチプレクサ５０の入力において示したよう々回路網により８ −ビット出力に変換しなければ力らない。

この場合、むろん、たった４つの異なる変調位相しか必要としないので、変調器 は第７図に示したものとは異なる構成となる。

一連のデータ表示Ｑ記号のデコーディングは、デマルチプレクサ装置１８を、２ −ビット加算器８５の出力からだけのデータビットを受信する簡単なデマルチプ レクサ装置に取り替ることによって改変された第１３図のデコーダを用いて行な うことができる。なお、回路１５０〜１５３は不必要である。連続ビット対（第 １３図のビット１６″及び“７”）を直列形式に変換するには、デマルチプレク サ装置は、加算器８５の出力を受信する２つの２−ビット２ツテの形態をとる。

それぞれは、４つの１−ビット入力と１つの１−ビット出力を有するマルチプレ クサの各入力に接続した２つの出力（それぞれラッチに保持されている）を有す る。ラッチを逆位相でＭＴＩクロックレートの手分で同期をとることによシ、連 続対のビット″６”、７″は交互に２つのラッチに送られ、ここで、これらは２ ＭＴｌの間保持される。２倍のＭＴＩクロックレートで入力間でマルチプレクサ をスイッチングすることにより、ラッチにより出力された４つのセルの内容は周 期的に使用され、デマルチプレクサの出力を形成する。ラッチのり・ロッキング に関するマルチプレクサのスイッチングの整相は、現在使用されているセルの内 容が、関連する早発のＭＴ　Ｉにおいて一定であるように行なわれる。

基準シーケンス識別回路９０により識別され１ζ基準シーケンスは、伝送された データがこのようなシーケンス金倉まないようにすることにより（たとえば、５ つのデータ記号の後、既知のシーケンスブレーク記号を伝送することにより）、 前述と同様に保持される。しかし、基準シーケンスを更に適当なものに変えるこ とが望ましい。このように、伝送されるデータがマンチェスターＢエンコーディ ング（データビットごとにその補数が続く）を受けた場合、識別される基準シー ケンスは、単なる一連のバイナリ”１”である。なお、シーケンスは、データビ ットと共には生じ碌い。回路９０の比較器に送られる固定ワードは、むろん適当 に改変されなければならなＲＯＭ　８１の出力がデコーダ出力にもはや使用され なくても、この出力に含まれている細かい位相角情報は、発振器γ４を制御する フェーズ・ロックド・ループの安定したロッキングを保証するのになお必要であ る。さらに、受信される各記号はＱ記号であるので、回路８６（第１８図）　ｃ ７）　−ｙ　ッチ１３０　ｈＭＴｘクロックから直接的にクロックされる。

第７〜２０図の装置に関して述べた改変例は、Ｑ記号伝送だけに関して改変した 場合、この装置に適用することができる。さらに、データビットを上述したよう に直列形式で入力かつ出力するのではなく、並列形式で装置に及び装置から供給 されるワードに構成することもできる。

Ｉ０１ （Ａ）　（Ｂ）　（Ｃ） ＦＩＧ　６ １１４ ４／１４ ５／１４ ＦＩＧ　１０ ＦＩＧ　１１ ５４ ＦＩＧ　２．！。

補正書の写しく馴訳文）提出書（特許法１８４条の７第１項）特許庁長官　殿 １、特許出願の表示 、ＰＣＴ／ＧＢ　８３１００２７８ ２、発明の名称 ３、特許出願人 住所　イギリス国コーンウ芽−ル・ルー・ハンナフォア・ポーチュアン　ロード ・ロングストーン・（番地なし）氏　名　トムリンソン、マーチン　（はが１名 ）国　籍　イギリス国 ６、添付書類の目録 （１）補正書の写しく遡訳文）　１通 ７、前記以外の特許出願人 住　所　イギリス国デボン・エクセター・カランティ　ボール・（番地なし） 名　称　デボン・カランティ・カランシル代表者バーカー、ロハート・ジョージ 国　籍　イギリス国 補正請求の範囲 ２５、　サンプル（Ｓ）の粗レベル量子化を表わすペース−レベル信号ＢＬＳと 、実際にサンプルされた信号レベル（Ｗ）とＢＬＳ信号により表示された量子化 レベルとの間の差の高解度測定値を表わす差信号ＤＳ　とを組合せることによ勺 情報信号の連続サンプルを表示する過程と；上記ＢＬＳ信号を表わす粗量子化第 １変調と、上記ＤＳ信号を表わす高解度第２変調とで搬送波信号をそれぞれ変調 する過程とから成り、可能状態の数が少ないことの結果として、第１変調は、第 ２変調よシ高い雑音余裕度を有し、従ってＢＬＳ信号はＤＳ信号よりもノイズの 影響を受けにくいことを特徴とする、ノイズの結果として情報内容に生じ得るひ ずみを減少するための、情報信号のエンコーディング方法。

手続補正書Ｃ方ね １ 、発明の名称 信号エンコーディング−デコーディング装置３、補正をする者 事件との関係　特　許　出願人 名称（氏名）　トムリンソン、マーチン（ほか１名）５・−４島者の日付　昭和 ５９　年　９　月　１１　日−５こ　・− ６、補正の対象 補正書の写しく翻訳文）

Claims (1)

1. 【特許請求の範囲】 １．　伝送前に情報信号をエンコードするエンコーダと、受信した伝送信号をデ コードするデコーダとから成る、通信システムにおけるエンコーディング−デコ ーディング装置であって；上記エンコーダは、順次、情報信号をサンプルし、か つサンプル（Ｓ）の粗レベル量子化を表わす基本レベル信号ＢＬＳと、実際のサ ンプル信号レベル（Ｗ）とＢＬＳ信号により表わされた量子化レベルとの差の高 解度測定値を示す差信号ＤＳとの組合せにより各サンプル（Ｓ）を表わすように 構成した信号処理装置（１０，１１）と；上記ＢＬＳ及びＤＳ信号を受信し、か つこれらＢＬＳおよびＤＢ信号群から、一連の変調時間インターバルＭＴＩに分 割されており、少なくともこれら多数のＭＴＩを見る時には粗に量子化されたＢ ＬＳ関連成分（以下Ｑ記号）と高解度Ｄｓ関連成分（以下Ａ記号）の両者を含む 複合変調出力を構成すると共に、上記ＱおよびＡ記号のそれぞれは単一の値を有 し且つ１つのＭＴＩを占有した信号を形成するエンコーダ信号形成装置（１３） と；搬送波信号を発生する搬送波信号発振器（４０）と；上記複合復調出方のＱ 及びＡ記号に応答しかつ上記ＢＬＳ信号を衣わす粗量子化第１変調と、上記ＤＳ 信号を表わす高解度第２変調とで上記搬送波信号を変調する変調器（１４）とか ら成り；かっ上記デコーダは、上記変調された搬送波信号を受信しかつ上記第１ 及び第２変調を復調してエンコーダの複合変調出力の対応する記号を表わすＱ記 号及びＡ記号成分を有する複合復調出方を発生する復調器（１６）と；上記複合 復調出方を受信しかつエンコーダのＢＬＳ及びＤａ信号に対応する信号を発生す るように接続したデコーダ信号形成装置（１８）と；上記デコーダ信号形成装置 （１８）により発生された上記信号を受信しかつ組合せて元のシーケンスで情報 信号サンプルを再生する信号耳組合せ装置（１９）とから成ることを特徴とする エンコーディング−デコーディング装置。 ２、　請求の範囲１に記載の装置において、エンコーダの信号処理装置（１０， １１）は、マルチピットバイナリ信号として各サンプルを表わすように配置され かつこのバイナリ信号の最上位ｎビットは、ＢＬＳ信号を構成し、とのｎは値１ ．２．３．４のいずれかの値であり、残りの最下位ピット群はＤＳ信号を構成す ることを特徴とする、二ンコーディングーデコーディング装置。 ３、　請求の範囲１に記載の装置において、各サンプルは９−ビットバイナリ信 号により表わされ、かつｎ＝１であることを特徴とする二ンコーディングーデコ ーディング装置。 ４、　請求の範囲１に記載の装置において、エンコ−ダ信号形成装置（１３）は 、サンプル（Ｓ）のＤＳ信号す各Ａ記号により表わしかつ対応するＢＬＳ信号を １つまたは複数のＱ記号の一部または全部により表わすもので、また複合変調出 力は上記Ｑ記号及び上記Ａ記号の両方により各ＭＴＩにおいて構成されることを 特徴とするエンコーディングーデコーデイング装置。 ５、　請求の範囲１に記載の装置において、エンコーダ信号形成装置（１３）は 、サンプル（Ｓ）のＤＳ信号を各人記号により表゛わしかつ対応するＢＬＳ信号 を１つまたは複数のＱ記号の、２一部または全部により衣わす〉ので、またＱ− 及びＡ記号は複合変調出力において異なるＭＴＩｔｌ−’占めていることを特徴 とするエンコーディング−デコーディング装置。 ６、請求の範囲５に記載の装置において、各サンプルのＢＬＳ信号はｎ−ピット ノ（イナリ信号でおシ、このｎは値１．２．３．４のいずれか１つでラシ、かつ 各Ｑ記号は２ｍ個の可能値を有し、このｍは値１，２，３．４のいずれか１つで おり、さらに各Ｑ記号はｍ　／　ｎ個のＢＬＳ信号を表わし、これによシ各ｍ　 ”ｎ個のサンプルはｎ２個のＱ記号及びｍ’ｎ個のＡ記号により表わされること を特徴とすゐエンコーディング−デコーディング装置。 ７、　請求の範囲６に記載の装置に２いて、ｎ＝１及びｍ＝２でらり、エンコー ダ信号形成装置（１３）は、連続したサンプル対（５）のＢＬＳ及びＤＳ信号を １つのＱ記号と２つのＡ記号とに形成するものであり、デコーダ信号形成装置（ １３）は、１つのＱ記号とそれに関連した２つのＡ記号にニリ購成された記号の 各トリオのＱ記号から２つの１−ピッ）　ＢＬＳ信号を形成し、該ＢＩ、Ｓ信号 のそれぞれは対応するＡ記号により表わされるＤＳ信号と関連していることを特 徴とするエンコーディング−デコーディング装置。 ８、　請求の範囲６に記載の装置において、ｎ＝１及びｍ　＝　３であり、エン コーダ信号形成装置（１３）は、連続したサンプルのトリオのＢＬＳ及びＤＳ信 号を１つのＱ記号と３つのＡ記号に形成し、かつデコーダ信号形成装置ｔ（１Ｂ ）は、１つのＱ記号とそｔに関連した３つのＡ記号により構成された各４組の記 号のＱ記号から３つの１−ピッ）　ＢＬＳ信号を形成するように構成され、該Ｂ ＬＳ信号のそ九ぞれは対応するＡ記号により表わされたＤＳ信号に関連している ことを特徴とするエンコーディングーデコーディング装置。 ９、　請求の範囲５に記載の装置において、エンコーダの変調器（１４）は位相 変調でうり、かつ第１及び第２変調は、両方とも位相変調でちり、変調器（１４ ）は、現在の記号の値に依存して上記記号のＱ／Ａ衣示に関系方く搬送波信号を 位相変調し、６ かつエンコーダの記号形成装ｆｆ（１３）はＱ及びＡ記号のいずれが所定の１晒 序で発生するかに関係して、独特の方法で識別可能な基準シーケンスを、所定の インターバルで、それにより出力されたサンプル夛示記号に挿入するように配置 され、デコーダの復調器（１６）は、対応するＭＴＩにおいて、受信した搬送波 信号の位相変調により決定される値を有する連続記号を出力するように配置され 、デコーダは、受信した記号をＱまたはＡ記号として適当に処理するように、上 記基準シーケンスを識別しかつデコーダの信号形成装置（１８）を同期化するよ うに構成した基準シーケンス識別回路（９０）を含んでいることを特徴とするエ ンコーディングーデコーディング装置。 １０、請求の範囲９に記載の装置において、変調器（１４）は、ゼロ値記号が存 在する場合、搬送波信号の位相に相当する絶対エンコーダ位相基準に対して搬送 波位相におけるシフトとして搬送波信号に各記号の値を印加するよう記号され、 各記号の値は、搬送波の位相変調の値を直接的に決定する位相設定信号を溝成し 、かつ復調器（１６）は、受信した搬送波の現在の位相を、それから確立されか つ特定の搬送波変調に相当する基準位相と比較するよう配置され、それにより、 現在の位相変調の値を聚わしかつ復調器（１６）の上記復調された出力を構成す る角度信号を発生することを特徴とするエンコーディング−デコーディング装置 。 １１、請求の範囲９に記載の装置において、変調器（１４）は、各記号の値を、 前のＭＴＩにおいて、その位相に関係して、搬送波位相におけるシフトとして搬 送波に印加するものであり、変調器（４０）は、エン＝−−ダ信号形成装置（１ ８）からの記号を受信しかつ搬送波の位相を直接的に決定する位相設定信号を形 成するよう配置された差動エンコーディング装置（１９９）を含み、位相設定信 号の値は前のＭＴＩにおける値と、現在の記号の値との合計であり、復調器（１ ６）は受信した搬送波の位相と復調器に確立された基準位相とを比較するよう配 置され、それによシ、それらの間の位相差により決まる角度信号を発生し、かつ 復調器（１６）は、上記角度信号を受信しかつ連続するＭＴＩ間の搬送波位相に おける差を決定するよう配置され差動デコーディング装＠（２００）を含み、こ の位相差は復調器（１６）の復調された出力として出力されることを特徴とする エンコーディング−デコーディング装置。 １２、請求の範囲１０または１１に記載の装置において、位相設定信号はディジ タル的にエンコードされ；かつエンコーダの位相変調器は、上記位相設定信号を 受信し、がつφが上記位相設定信号の値により表示される角度である、ディジタ ルｓｉｎφ及びｃｏＢφ信号をそれぞれ出力するよう配置され７’ｃｓｉｎφコ ンバータ（３０）　及ヒｃｏｇφコア　／＜　−タ（３１）と；ディジタルａｉ ｎφ及びｅ０８φ信号をアナログ形式に変換するディジタル／アナログコンバー タ（３２，３３）と；アナログｅ０８φ信号を受信しかつこれを搬送波信号と組 合せるよう配置された第１乗算器（３６）と；アナログｓｉｎφ信号を受信しか つこれを“／２　だけ位相シフトされた搬送波信号と組合せるよう配置された第 ２乗算器（３７）と；上記第１及び第２乗算器（３６，３７）からの出力を受信 しかつこれを加算するように接続した加算装置Ｉ　（４２）とから成り、加算装 ！　（４２）の出力はφだけ位相変調された搬送波信号を構成していることを特 徴とするエンコーディング−デコーディング装置。 １３、′請求の範囲９に記載の装置において、各Ｑ記号は、ｍが数値１．２．３ ．４のうちの１つで′ある２ｍ可能値を有し、これら値は、搬送波信号の対応す る２ｍ可能位相変調が、４つの角度象限のまわりで互いに等角度で離間されてい るような値であることを特徴とするエンコーディング−デコーディング装置。 １４、請求の範囲１０乃至１３の何れかに記載の装置と同じ周波数の出力を有し かつその出力の位相が復調器の基準位相を構成している発振器（７４）と；上記 受信搬送波信号を受信しかつこれと発振器（７４）の出力とを組合せるように配 置された第１乗算器（７２）と；上記受信した搬送波信号を受信しかつこ牡と　 π／２だけ位相シフトした発振器（７４）の出力とを組合せるように配置された 第２乗算器（７３）と；第１及び第２乗算器（７３，７４）の出力にそれぞれ接 続し、かつ搬送波信号の周波数以上の信号成分をフィルタするように配置され、 さらにφは位相設定信号により生じた搬送波位相でありかつθはゼロ変調を搬送 してきたときの受信搬送波に対する発振器出力の遅れ位相角度５ｉｎ（θ＋φ） 及びｃ０３（θ＋φ）を表わす信号を出力する第１及び第２０−パスフイルタ（ ７５，７６）と；フィルタの出力をディジタル信号に変換するアナログ／ディジ タルコンバータ（７７，７８）と：アナログ／ディジタルコンバータ（７７，７ ８）の出力を受信しかつ変調角度φの値を衣わ・しかつ角度信号を構成するバイ ナリ信号を発生するよう構成した変換装置（３１，８３，８４）そから成ること を特徴とするエンコーディング−デコーディング装置。 １５、請求の範囲１３に係る請求の範囲１４に記載の装置に２いて、復調器の変 換装置（８１，８３，８４）は、バイナリ角度信号の値の全範囲が量φの全０ ３６０°範囲に相当するようなものであり、デコーダの信号形成装Ｒ（１８）は 、上記バイナリ角度信号のｍ個の最上位ビットを使用して各Ｑ記号の値を決定す るように配置されていることを特徴とするエンコーディング−デコーディング装 置。 １６、請求の範囲１５に記載の装置において、各アナログ／ディジタルコンバー タ（７７，７８）から出力されたディジタル信号は、符号ビットとして働く１ビ ツトを含み、かつ変換装置は、現在の位相変調φの象限とバイナリ角度信号の２ つの最上位ビットを決定するのに上記符号ビットを使用するよう配置された論理 回路（８３，８４）と、検索表（８１）を備えたコンバータ回路とを含み；コン ノ（−夕回路は、符号のついていないディジタルｓｉｎ　（φ十〇）及び００８ （φ十〇）信号を受信するよう接続しカッ変調φの象限値のマルチ−ビットノ（ イナリ表示を生ずるように配置され；上記）（イナリ表示はバイナリ角度信号の 最下位ビットを形成していることを特徴とする二ンコーディングーデコーディン グ装置。 １７、請求の範囲１５に記載の装置において、復調器（１６）の発振器（７４） は、発振器出力の位相が、受信した搬送波信号の特定変調に相当するようフェー ズ−ロックド・ループ（７２〜７４，８１．８６〜８９）により制御され；ｍ個 の最上位ビットから取り除かれたバイナリ角度信号は、上記フェーズ０ロツクド ・ループ（７２〜７４，８１．８６〜８９）により使用されてフェーズ・ロック を行ない；除去された角症信号の値は各Ｑ記号の値と同じであり；力１つデコー ディング装置は、４つの角度象限内の２ｍ可能状態のいずれにおいてフェーズ・ ロックが行なわれるかを検出しかつロック〃二行なわれた状態のアイデンティテ ィを考慮して上記角度信号のｍ個の最上位ビットの値を調節するロック状態検出 装置（ｓｏ、ａｓ）から成ることを特欲とするエンコーディング−デコーディン グ装置。 １８、請求の範囲１７に記載の装置において、エンコーダ信号形成装＠　（１３ ）により一連のサンプル表示記号に挿入された基準シーケンスは、Ｐが正の整数 であるＰ個の記号列から成り、これら記号は、バイナリ角度信号のビットのうち の少なくとも任意のビットに、情＠信号のエンコーディングからは得られない値 の一連の組合せを生じるような値を有し、基準シーケンス識別回路（９０）は、 角度信号ビットの上記少なくとも任意ビットの最終前のＰ個のＭＴＩにおいて生 じた値を記憶する記憶装［（１００，１０１）　、！−、フェーズ・ロックド・ ループが２ｍ状態の各状態でロックして上記Ｐ記号列にヨリ発生さｎるビットパ ターンにそれぞれ対応する２ｍ基準ビットパターンと上記記漱戟Ｉに深持された ビットパターンとを比較する比較装置（１０３〜１０６）とを含み、上記比較装 置（１０３〜１０６）は、記憶されたビットパターンと基準ビットパターンの１ つとの間の同一性を検出するに際して出力に発生し、基準シーケンスの存在を表 示するように配置され、かつロック状態検出回路（９０，８５）は上記識別回路 （９Ｇ）により一部形成され、上記識別回路の比較器！（１０３〜１０６）は　 ２ｍ状態のいずれでループ（７２〜７４，８１．８６〜８３）が位相ロックした かを表示するように’Ｇ＋Ｈしたことを特徴とする二ンコーディングーデコーデ イング装置。 １９、請求の範囲１８に記載の装置において、エンコーダは、情報信号の周波数 範囲を制限する入力フィルタ（２０）を含み、基準シーケンスの記号列は上記範 囲外の周波数の信号を表示することを＃徴とするエンコーディング−デコーディ ング装置。 ２０、請求の範囲１４に記載の装置において、エンコーダの信号形成装ｆ　（１ ３）は、クロック同期記号が存在する各ＭＴＩ間でほぼπラジアンだけ搬送波の 位相が変化するような値を有する一連のクロック同期記号を、一連のサンプル表 示記号に断続的に挿入するよう構成され；かつデコーダは、直流側で一緒に接続 しかつ第１及び第２フイルタ（７５゜７６）の出力がそれぞれ送られる２つの全 波奎流器ブリッジ（９１，９２）と、電圧制御クロック（９５）と、＠調器（１ ６）によりクロック同期記号を受信する際、上記整流器ブリッジ（９１，９２） の直流側に存在する変動に対してクロック（９５）をロックアツプするように構 成したフェーズ・ロックド・ループ（９３、９４）とから成るクロック回復回路 （１７）を含み；ループは上記直流電圧変動と、クロック入力からの信号との位 相差に応じてクロック（９５）に対する制御電圧を発生するよう構成した位相比 較器（９３）を含むことを特徴とするエンコーディング−デコーディング装置。 ２１、サテライトによるテレビジョンの直接放送用の通信システムにおける請求 の範囲１記載の装置において、情報信号は、合成ビデオ信号の形態で供給される カラーテレビジョン信号であることを特徴とするエンコーディング−デコーディ ング装置。 ２２、サテライトによるテレビジョンの直接放送用の通信システムにおける請求 の範囲１に記載の装置において、情報信号は別々の輝度及び色度信号の形態で供 給されたカラーテレビジョン信号であり、二ンコーディング装置の信号処理装置 （１６３、１６４゜１６５）は、輝度及び色度信号をサンプルする前またはサン プルした後にこれら信号を時分割多重するように構成したことを特徴とするエン コーディング−デコーディング装置。 ２３、サテライトによるテレビジョンの直接放送用の通信システムにおける請求 の範囲１に記載の装置において、情報信号は、連続ディジタルワードの形態で供 給されたカラーテレビジョン信号であベニンコーディング装置の信号処理段（１ ｏ、１１）は信号サンプルとして各ディジタルワードを処理しかつＢＬＳ信号と して上記ワードの少なくとも１つの最上位ビットを、かつＤＳ信号として残りの ビットを使用するように構成されていることを特徴とするエンコーディング−デ コーディング装置。 ２４、入力位相変調搬送波の位相と復調器（１６）において確立された基準位相 とを比較し、各変調時間インターバル（ＭＴＩ）において搬送波上に位相変調さ れかつ情報信号を弄わす一連の記号（Ｑ、Ａ）を條わすバイナリ記号信号を発生 するよう構成した位相徨調器（１６）と；上記一連の記号ＣＱ、Ａ）に所定の基 地シーケンスが発生する際、上記記号信号をモニタしかつ同期信号（２ｈ）を発 生するよう構成した同期回路（２０）と；上記記号信号と同期信号（２ｈ）とを 受信するように接続し、かつ（ｎ・ｍ＋ｎ２）個の記号のグループのｎ２個の選 択された記号（Ｑ）において記号信号の最上位ｍビットにより供給されるｎ　組 のｍビットを使用することにより、上記連続記号に生じる上記（ｎ−ｍ十ｎ２） 記号の各連続グループに対してｍ、ｎ個のｎ−ピットバイナリ基六レベル信号（ ＢＬｓ）ｉ発生する信号−形成装置（１８）とから成シ；この結果性じた谷ヘー スーレヘル信号（ｎＬｓ）は、上記グループの記号の各所定の記号を表わす時、 記号信号により構成された各バイナリ差信号（ＤＳ）とともに、信号形成装置（ １Ｂ）により出方され、ペース−レベル信号（ＢＬＳ）と差信号（ＤＳ）のビッ トは上記情報信号のサンプルを表わすバイナリワードの最上位及び最下位ビット を形成し、かつ上記一連の記号内の上記選択された所定の記号（Ｑ、Ａ）の位置 は、信号形成装置（１８）によって、同期信号（２ｈ）により表示されるような 上記連続的な基準シーケンスの発生に関連しており、またｎ及びｍはそれぞれ値 １．２，３．４のいずれかを有する正の整数であることを特徴とするＤＢＳ受信 装置の工。Ｆ除去に使用するデコーダ。