JPS60500193A - 分散時分割多重バス - Google Patents

分散時分割多重バス

Info

Publication number
JPS60500193A
JPS60500193A JP59500074A JP50007484A JPS60500193A JP S60500193 A JPS60500193 A JP S60500193A JP 59500074 A JP59500074 A JP 59500074A JP 50007484 A JP50007484 A JP 50007484A JP S60500193 A JPS60500193 A JP S60500193A
Authority
JP
Japan
Prior art keywords
bus
signal
data
transceiver
boat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59500074A
Other languages
English (en)
Inventor
ジエームス,デニス ブリアン
モフイツト,ブリアン スコツト
スミス,ダグラス チヤールズ
Original Assignee
ウエスタ−ン エレクトリツク カムパニ−,インコポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウエスタ−ン エレクトリツク カムパニ−,インコポレ−テツド filed Critical ウエスタ−ン エレクトリツク カムパニ−,インコポレ−テツド
Publication of JPS60500193A publication Critical patent/JPS60500193A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 分散時分割多重バス 本発明は時分割バス、より詳細には多ポイント双方向機能を持ち1つの長いバス 上の複数のポイントに物理的に位置する回路パネルを収容するバスに関する。
高密度時分割バスは多くの問題を持つが、この1つはインピーダンスの不連続が バスに沿って信号反射を起こすことである。これら反射はバスの修正時間及び雑 音余裕に影響与え、受信パネルにて有効信号が受信される時間”ウィンドウ”を 減少させる。
インピーダンス不連続は多くの要因によって起こされるが、あるものは制御か可 能でありあるものは不可能である。制御が不可能な不連続の1つはバスに沿って の特定の物理位置からの回路パネルの除去(あるいは無設置)によって起こる。
この問題はバスに沿って2方向にデータが流れる双方向バスではより重大となり このような状況においては、ウィンドウがさらに狭化される。典型的には、この 問題は回路パネルを相互接続する2つのバス、つまり全てのとによって解決され る。共通制御回路が基準クロックに従って全ての信号の受信及び送信を行なう。
バスの信号伝播遅延に加えて、各々の伝送応答時間遅延を考慮に入れる必要かあ る。動作において、任意のパネルは該パネルのバッファ内に現在格納されている データを送信させることを告げるクロック信号を受信する。
この信号は最初に処理され、その後に、そのデータをそのバスに送出するために 必要なバスドライバに向けられる。従って、バス上に有効信号が置かれる前に伝 送遅延と呼ばれるある期間が経過する。乙の問題はパネル間のクロック遅延が考 慮された場合、より重大となり、これら遅延は有効データに対するウィンドウを さらに減少する。
従って、長距離間を延び、しかも全ての条件下において両極端に位置するパネル 間の双方向の伝送のすこめに十分に広い伝送ウィンドウを持つ双方向バス構造が 必要となる。
これら及び他の問題は、バス上にデータ信号を送出するための従来の電圧ドライ バを使用する代わりに、各ドライバ及び受信機が伝送ラインの一部を構成する電 流ドライバを使用して双方向多ボート動作を可能とするバス構造によって解決さ れる。電流ドライバはオン及びオフの両方のにおいて高インピーダンスに設計さ れており、これにより伝送に起因するインピーダンス不連続が削減される。ドラ イバのオン状態出力インピーダンスが電流トライバの特性によって減少されるた めバスの修正゛時間か反射の減少と同様に減少される。
これに加えて、ドライバの出力キャパシタンスか結合されてバスの特性インピー ダンスの一部となる。これはドライバの電流源特性と一緒になってパネルか存在 しないことによって生成される反射が雑音余裕を悪化させないように機能する。
ハストライバはハス成端抵抗体と一緒に動作し、典型的なT T L’5 V域 でなく、1−1.5V域の電圧を確立するように設計される。ドライバはバスの 電流源として動作するため、パネルの欠如による信号反射はドライバから再反射 することなく、受信機の雑音余裕の劣化に最小限の影響を与え、また実際の構成 においては急速に消失される。これに加えて、無線周波放射を最小限に抑えるた めドライバは制限された速度にてオンされるように設計される。
これに加えて、ドライバはこれらがバスに挿入された後しばらくオフ状態に保た れ、これによってバス上の信号に干渉を起こすことなく”ホット”パネル挿入及 びパネルの初期化かなされるよう設計される。
との成端伝送バスは、伝送応答に対する時間を増加し、またクロック分配要件を 簡単にするような方法にて同一クロックエツジ上の単一のクロックからの受信あ るいは該クロックへの送信を行なうように設計される。
図面において、 第1図はバスの近接端上のボート(クロック源に最も近い所に位置)からの伝送 6延を持つ伝送バスを示す簡略図であり: 第2図は第1図に関連する相対時間及び信号退廷を示す図であり; 第3図及び第4図はバスの遠方端上のボートからの伝送に関する類似の情報を示 し; 第5図及び第6図は近接端及び遠方端伝送の複合した状況に関する情報を示し: 第7図及び第8図は近接端及び遠方端の複合した類似の状況に対する情報を示し ; 第9図はバス構造及びバックブレーンキャリアのレイアウトを示し; 第10図は伝送バスの簡略集中モデルを示し:第11図は各回路パネルに対する トライバのレイアウトを示し:そして 第12図は実際のバスドライバを示す。
実際の回路の説明を行なう前に、信号反射がない表板定した場合のタイミング拘 束について述べる。if図はクロック101の位置するバスの端の所のボートA を示す。これは近接端と呼ばれる。第2のボートBはバスの遠方端に位置する。
クロック101の出力からのクロック信号CK Aはこのバスに〆σって伝復し 、この信号は、TC量の遅延の後にボートB (CKB)に到達する。ノ\スの 長さか15フイートある場合、TCは60nsに相当する。データ信号DAはボ ートAからバス上に送出され、これらはTC量の遅延の後にボートBの所(DB )に到達する。伝送遅延TTはボートAが信号CKAの適切な減退エツジに応答 してデータ信号を送出するのに費やされる遅延時間である。
第2図は任意に与えられたタイムスロットの間にデータかボー)AからボートB に伝送される時に起こるタイミングを示す。ここでは信号CKAは基準クロック として使用され、タイムスロットは減退エツジ間、つまりクロック信号CKAの エツジ20からエツジ21の間として定義される。このタイムスロット内にある 伝送遅延TTをもって伝送されるデータDAはポイント22とポイント23の間 で示めされる期間は有効である。ボー)Bl向って伝搬するデータはさらに伝搬 遅延TDだけ遅れ、ボートBにおいてはポイント22′からポイント23′の間 において有効である。クロック信号CKBは時間TCだけ遅延し、これはポイン ト20′と21’との間の期間によって示めされる。この例においては、受信デ ータビットは次の減退エツジまで標本することかできない。
を効データの受信要件はそのデータが受信クロックエツジの前後のある与えられ た期間において有効であることである。この前後2つの期間は、受信のための設 定時間TSと保持時間TI(を定義する。このシステムにおいては、第2図に示 す2つの式かこの伝送条件での設定時間及び保持時間に対する要件である。
第1図及び第2図は近接端伝送と呼ばれる極端な例である。第3図及び第4図は ボー)Bがデータを送信し、ボー)Aかそれを受信する類似の状況を示す。この 条件においては、受信局の設定時間及び保持時間は異なるセットの要件によって 与えられ、この場合、より厳酷な設定時間TSとなる。ボートBからのデータビ ットは、CKAの減退エツジ40からTCだけ遅延したCKHの減退エツジ40 ′から時間TTが経過した後において有効となる。クロックCKAはクロックC KBより早く起こるため、ポイント41にて示される受信クロックエツジか早く 起こる。この場合、ボートBからのデータに追加の遅延、つまりクロックCKB の遅延TCが加わることとなり、このシステムに追加の負担が掛かる。
第4図にCKHの全タイミングを示すが、該タイミングは、CKAから前述した 遅延を持つ。このタイムスロットはクロックBの減退エツジがら次の減退エツジ の間、っまり40’から41’までの期間である。ボートBから伝送されるデー タビットはさらにTTたけ遅延し、このデータビットはボートAに向ってのバス 上を伝搬する間にさらに遅延し、この結果、このデータビットか有効な期間はポ イント42°とボイ7)43’との間となる。ここてこのデータビットはCKA のポイント41の所で局Aにクロック人力される。従って、設定時間はポイン) 42’から41の期間、一方、保持時間はポイント41からボイ:ノト43′ま での期間として定義される。第4図に示すこれらの式は第2図に示す同様の式七 異なる。しかし、いずれかの伝送様式において、近接端伝送の保持時間T I( あるいは遠方端伝送の設定時間TSが最も厳酷な要件上なる。
第5図は第1図及び第3図のものと同一の/\スを示すが、ことては隣接するタ イムスロットの伝送間の干渉が考慮されている。ここで、近接端ボート、つまり ボートAか、最初に(任意のタイムスロットNにおいて)伝送を行ない、遠方端 ボート、つまりボートBかこれに続くタイムスロットN十″1において伝送を行 なう。ボートAからの伝送はこのバスに沿っての任意のポイントにおいて正常に 受信されるように意図され、一方、クロック信号の次の減退エツジにおいて受信 されるべく意図されたボー)Bからの伝送はボートAからのデータの受信と干渉 しない。
第6図はこのバスに沿っての3つのポイントでのタイミングを示す。これらポイ ントは上記に述べたボートA及びボートB1並びにポイント〜1、つまりこのバ ス上の遅延か1/27Cに等しい中間点である。このポイントにおいては、デー タ遅延は1/2TDとなる。それぞれの場合において、ボートAからのデータは 第2図に与えられる正常の受信のための保持時間要件をボー)Aの所の信号に対 してはポイント60、ポイン)Mの所の信号に対してはポイン)60’ 、そし てボートBの所の信号に対していポイント60″にて示めされる減退クロックエ ツジの点て満す。
また各々の場合において、ボートBからのポイント62から開始されるデータビ ットの伝送は、これがボートAからのデータが有効でなくなる(ポイント61” )までバス上に出現しないためこの受信との干渉を起すことはない。最悪の場合 でも、ボートBからのバス」−のタイミングは、ボートAからのデータAが消失 するポイン)61”とちょうど同じポイント62においてボートBからのデータ Bが有効となることを示す。この場合、これらは干渉を起こさず、ボートAから のデータがらボー)Bからのデータへの遷移は円滑に行なわれる。
第7図は第5図と殆んど類似する状況を示すが、この場合、ボートBはタイムス ロットNにて伝送し、ボート′Aか続いてタイムスロットN+1にて伝送を行な う。ここでも、第8図に示すごとく、バスに沿っての3つのポイントにてタイミ ングの評価を行なう。バス上のポイントAにおいてはボー)Bから伝送されたデ ータはボートAからのデータビットか有効となるポイントを越えて相当な期間残 存する。これはボートBからの伝送かクロック遅延及びこのバスに沿う伝奇にお けるデータ遅延の両方によってさらに遅延するために生ずる。この期間、ボート Aが送信を行なう一方バスがボー)Hによって駆動されることとなる。たたし、 これはボートBによって伝送されたデータの正常な受信には影響を与えないこと に注意する必要かある。ボー)Aによって伝送されるデークビソ)は遅延時間T Tか経過するまでバス上に起動しない。しかし、両方の局がこのハスに伝送を行 なってぃる期間はボートAによって伝送されるデータの修正時間に影響を与える 。ボートBからのデータビットがボートAからのデータビットと反対の場合、ボ ートAからの伝送はボートBからのデータビットが消失するまでを効とならない 。従って、ボートAの伝送時間は最初に意図した時間TTよりさらに遅延する。
この問題に加えて、このポイントでの2重の伝送はボートBから伝送されるデー タの反射の原因となり、またこのデータバスによって生成される混信の増大及び バス修正時間の増大をきたすこととなる。
これら問題はバスバッファの電流源ドライビング特性によって解決される。ボー トAからのデータはTT期間内はを効として伝送され、ボートBからの伝送は単 に標準バス成端に終端する。バスの中間点でのタイミングは、干渉の期間が短か いことを除いて、基本的にはこれと同一である。データビットはCKM80’の 減退エツジの付近でまだ有効であり、正常に受信される。バス上のボー)Hにお いては、2個のデータ伝送は干渉せず、従って、ここでも局Bからのデータはボ ートB、 80°′のクロックにて正常に受信される。
バスを上記の様に動作することによって3つの重要な長所が得られる。第1にバ スタイミングに1つのクロックのみが必要であり、さらにこのクロックの1つの エツジのみが重要である。これはシステムにクロック分配公差変動に対する抵抗 力を与える。これは分配及びバッフ7リングによって変動する複数クロック間の 衝撃係数あるいは公差に依存しない。第2に、これは全クロックサイクルを伝送 時間に当てることを可能とする。反対のエツジを送受信に使用するシステムでは 、クロックサイクルの半分のみが伝送に使用され、他の半サイクルは保持時間に 使用される。あるシステムでは2相開節クロックを使用し、保持時間を減少する ことによってより多くを伝送時間に当てている。従って、このバスのクロックサ イクル時間は伝搬退廷による拘束が少なく、結果として、クロックサイクル時間 は伝奇遅延の2倍にドライバ及び受信1m H置の遅延を加えたものに等しい。
第3に、重大な遅延差異が複数の同時バス駆動を起こすことがあるが、この設計 はバスに限流ドライバを使用し、各クロックにそれ自体のローカルタロツクのみ を持たせることによって各ボートをこれら遅延差異から隔離する。
第8図にこの発明のバス構造を示す。このバスは複数の経路LO−LNを持ち、 各経路はアースへの抵抗器に終端する。複数のキャリア900−9ONは各々0 、− Mにて命名されるパネル位置を持つ。このパネルは各経路に対して1つの 全てN+1個のバス接続を持つ。各経路は同軸ケーブル90を介して次のキャリ ア内の対応する経路に接続される。ここでは1つの経路に対する同軸ケーブルの みが示めされているが、バスの各経路は同様にして次のキャリアの同一の経路に 相互接続される。ここでは同軸ケーブルが示めされているが、必要なのは要する に適当なインピーダンスの制御特性インピーダンスケーブルを使用することであ る。同軸ケーブルは無線周波放射及びアースの点においてこのようなケーブルに 最も適しているが、他の種類のケーブルを使用することも可能である。
典型的なバスとの比較におけるこの構造の1つの長所は、これが全てのキャリア 間を前後に延び、従って、経済的であることである。従来のバス構造においては 、数個のパネルが接続された各キャリア上に複数の短かいバスが見られ、これら 各々の短かいバスがあるバッファリングによって中央加算バスに相互接続される 。従って、各キャリアはそれ自体のローカルバスからある中央ポイントに緩衝及 び送信を行なうためのインタフェースパネルを持つこととなる。これらインタフ ェースパネルは高価であるが、この構造では長さか問題でないためこれを削除す ることができる。
もう1つの長所を第10図に見ることができるが、これば第9図の電気的等価を 示す。バックプレーンの各ユニット長は1つのパネルロード(ドライバ及び受信 懺)並びにパネル位置間のバックプレーン経路の自己インダクタンス及びキャパ シタンスから措成される。(よ(見かけるように)パネル間の転機時間が波形の 立上がり時間に対して小さい時は、この等価回路はこのバスの伝送ライン特性を 正確に反映する。
伝送ライン理論によると、バスの特性インピーダンス浄書(内容(こ変更なし) はZoは次式によって与えられる。
z a = f[7F(1) ここで、L及びCはそれぞれ伝送ラインのインダクター′ス及びキャパシタンス である。この実施態様においては、パネルロードは殆んど容量性であり、従って 、特性・rノビ−ダンスは次式の様になる。
zo=西刀7賀乙肩富ロ (2) ここで、L、C及びCBは第10図に示されるインダクタンス、キャパシタンス 及びパネルローFである。
上の式のり、C及びCBの適切な選択及び電流モードドライバの組み合わせによ ってパネルへの接続を持たないハスの領域からの反射による全てのバスパネル位 置にて受信さる信号の雑音余裕の低下を全ポピュレーティッドバスと比較して少 なくすることが可能である。このバスの伝送時間に対する立上がり時間の長ご及 びドティ/・・のわずかな行過ぎはこれらが一諸になって信号の低下をさらに減 少する。この特徴は先行技術と比較し高速度を達成でさ、またパネルの位置決め 制約少なくする。
第11図はキャリア900 (位置l)のへヌ/ζツ2アがバス経路とインタフ ェースする回路パネル102を示す。ハスハラ2ア1100−11ONはそれぞ れ4つのデータ入力及び4つの出力を持ち、各入力はパネルの機能を実現する論 理に接続されており、また各出力はギヤリア上の1つの経路に接続されている。
各パネルは入力データ(0−19)、及び出力(LO−Li9)tt備えるこの ような5つのバッファを持つ。
第12図はパスバッファ1100の詳細を示す。このパスバッファ1100は4 つのリード上のデータを処理する4つの区分を持つように示めされているか、こ のバッファはこれ以外の数の経路を処理するように構成するととも可能である。
動作には2つの方向があるか、1つはデータかパネルからキャリアのパス経路に 流かれる方向であり、もう1つはデータか/\ス経路を介して他の遠隔位置から 受信される動作である。
パスバッファ論理回路1105は3つの入力、−EO1E1本、及びTE零を持 つ。このネは起動低値人力信号を示す。TE本が低値である場合、パスバッファ はギヤリアバックプレーンへの伝送を行ない、またTE本か高論理値である場合 は、パスバッファはキャリアバックブンー/からの受信を行なう。リー)El  *は保守入力である。これか低値である場合、TE*はデータ流の方向を制御す る。これか高値である場合、このバッファ装置は送信も受信も行なわず、不能状 態にされ、パネル論理か保守のためキャリアバックプレーンから隔離される。
EOはオーバライディング制御であり、バッファを受信専用モードにさせる。E Oが高値の場合、リードTE本はデータ流の方向を制御する。EOは論理入力で なく、むしろ高インピーダンス比較器形式の入力であり、通常、コンデンサを介 してアースに、また高値抵抗体を介して5Vの電源に接続される。従って、パネ ルがキャリア内に挿入されると、これはEO上の電圧がEOが高値として認識さ れるポイントまで蓄積されるまで待つ。
この遅延によってこの回路バック上の論理回路が伝送が行なわれる前に正常な動 作をし、パネルが最初に挿入された時にキャリア上のデータが退廃するのか防が れる。
論理1105の内部においては、リードEOがら正の電圧源に向うダイオードが 存在する。このダイオードはパネルがキャリアから一時的に抜かれ再度挿入され た場合、コンデンサアースに素早やく放電する機能を持つ。
FOR出力は信号EOのTTLコンパティプル様式であり、パネル上の他の回路 にそのハスバッファが伝送できる状態にあることを知らせる。
電流制御器1106へのIPROGリートは高インピーダンス人力である。この リード−Lの電圧はドライバが各種ハス経路に送出するドライブ電流の量を決定 する。
受信部は1.5vの信号にて機能するように設計されており、バックプレーンの インピーダンスはパネルの間隔によって変動するため、異なるパネル間隔に対し て1゜5vの信号を生成するために異なる量のトライバ電流が必要である。
設計上、回路バック上にパスバッファ11ooを配置する場合、寄生及びキャパ シタンスを最小限にするためにこれをパネルの縁に置(ことが必要である。パス バッファのピンの配列方法はバス経路を一緒にして本バッファ装置の一端に位置 し、データリートを一緒にして本装置の他端に位置するようにする。パワーリー ドは短かくして、パワー及びアースリートのインダクタンスが最低になるほうに 向ける。これは電流信号の立−]二かり時間か非常に短かく(典型的には10n sec、)、そして信号の規模が大きい(典型的には75ma、)ことから非常 に重要である。
各トライバ゛Do−D3はトライバ電流用の人力データ0のようなTTLフンパ ティプル入力を持つ。このトライバはバス経路に論理1を送信している間、L( 1−L3に定電流出力を行なう。前述のごとく、電流の量はり−F I P R OG上の信号レベルによって決定される。トライバDOはこれが電流を流してい るか否かに関係なくほぼ同一の出力インピーダンスを持つ。このインピーダンス は主に本装置のキャパシタンスによって支配される。
受信機(RO−R3)は3状態制御のT T Lコンパティプル出力を持つ。こ れらの人力はL O−L 3 /\スに接続されており、1.5V信号を受信す るように設計された高インピーダンスを持つ。各受信機は回路の雑音に対する抵 抗力を向」二するため数百ミリボルトのヒステリシスをl−1iつ。1及び0に 必要な入力レベルは、この受信機か1.5V信号て通常のTTLか5V信号て達 成するのと同一の着1 i’7余裕か達成できるよう電圧基準器によって正確に 決定される。
正ツ;(の動作中、送信パネル−にのトライバは任意の論理1に対しては定電流 を出力し、任意の論理0に対しては28 a ヲ出力しない。この結果、バック プレーンII N O) 特性インピーダンス及び成端抵抗体のため電圧レベル がそれぞれ1.5VあるいはO■となる。他の全てのパネルもそれらの電圧基準 器1107にてこれら電圧レベルをチェックして受信する。
FIG、 / FIG 、r FIG、 4 s ち〈Tr、に−’Cr、 r、(itの(斧ツTH< T、+T、+ TD FIG、 9 FIG、 10 FIG、 l/ 手続補正書(放) 昭和59年11月3o日 特許庁長官 志 賀 学 殿 1、事件の表示 PCT/US83101870 分散時分割多重/ヘス 3、補正をする者 事件との関係 特許出願人 名 称 ウエスクーン エレクトリック ヵムパニー。
住所 〒100 5、補正命令の日付 昭和59年11月22日発送S:昭和59年11月27日 6、補正の対象 (1)別紙の通り国際出願日を正確に記載した特計法第184条の5項第1項の 規定による書面を1通提出致します。
(2)別紙の通りタイプ印出によりfIl書した明細書(12頁)の翻訳文を1 通提出致します。
Eiil際調i 報告PCT/L″S、93/f)il170第1頁の続き 0発 明 者 スミス、ダグラス 、チャールズ アメリカ合衆国ロード 7

Claims (1)

    【特許請求の範囲】
  1. 1.各経路が各終端において定インピーダンス(ROOlRON)によって終端 する、会話型トランシーバ間で双方向情報伝送を行なうための多経路信号法バス (第9図から12図)において1、該バスがその長さに沿って複数の位置(10 1,102,10M)を持ちまた該バスが該位置と該トランシーバのキャパシタ ンス(CB)を相互接続jるケーブルの直列インダクタンス(L)と分岐キャパ シタンス(C)のから構成される集中回路伝送ラインとして配置され 該バスがトランシーバか接続されている入/出力位置の経路の間で第1の特性イ ンピーダンス(LlC,CB)を示し、 該バスがトランシーバが接続されてない位置の経路の間で第2の特性インピーダ ンス(L、C)を示し、各トランシーバ内の高出力インピーダンスを持つニレベ ル電流信号ドライバ(Do)が該バスの各経路の任意の位置に情報を伝送し、 該バスの各経路の任意の位置上に出現する信号のレベルを検出するだめの電圧検 出器(RO)が受信信号の向き決定するための内部いき値電位を持つ比較器を含 み、全ての任意の位置に該トランシーバが存在すると、全ての送信トランシーバ の所で該ドライバによって全ての受信トランシーバの所で同一の電圧レベルにて 受信される信号が生成され、そしで ある位置に該トランシーバが不在であるき、不定の電圧レベルに不十分な反射低 下の信号が受信されこれによって接続されてないトランシーバの数に無関係にエ ラーが生成されることを特徴とする多経路信号法バス。 2、請求の範囲第1項に記載の多経路信号法バスにおいて、 共通発生器が該バスに沿っての全ての位置に複数のタイムスロットを確立するた めの開始及び減退エツジを持つクロック信号を提供し、 該バスに沿う全ての位置の送信トランシーバが該クロック信号の連続同方向エツ ジによって境界されるタイムスロットによって起動され、そして 受信トランシーバが該クロック信号の第2の自方向エツジによって開始されるタ イムスロットによって起動されることをさらに特徴とする多経路信号法バス。
JP59500074A 1982-12-10 1983-11-29 分散時分割多重バス Pending JPS60500193A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US448835 1982-12-10
US06/448,835 US4475191A (en) 1982-12-10 1982-12-10 Distributed time division multiplexing bus

Publications (1)

Publication Number Publication Date
JPS60500193A true JPS60500193A (ja) 1985-02-07

Family

ID=23781864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59500074A Pending JPS60500193A (ja) 1982-12-10 1983-11-29 分散時分割多重バス

Country Status (10)

Country Link
US (1) US4475191A (ja)
EP (1) EP0128172A4 (ja)
JP (1) JPS60500193A (ja)
AU (1) AU547608B2 (ja)
CA (1) CA1248602A (ja)
ES (1) ES8407271A1 (ja)
GB (1) GB2131658B (ja)
IE (1) IE54982B1 (ja)
IT (1) IT1168984B (ja)
WO (1) WO1984002438A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595923A (en) * 1981-10-21 1986-06-17 Elxsi Improved terminator for high speed data bus
US4535448A (en) * 1982-12-10 1985-08-13 At&T Bell Laboratories Dual bus communication system
US4829244A (en) * 1985-07-05 1989-05-09 Data Switch Corporation Bus and tag cable monitoring tap
US4727370A (en) * 1985-12-17 1988-02-23 Ampex Corporation Method and system for synchronous handshake generation
US4744076A (en) * 1986-08-06 1988-05-10 E. I. Du Pont De Nemours And Company Bus structure having constant electrical characteristics
DE3751608T2 (de) * 1986-09-01 1996-06-27 Nippon Electric Co Serielles Busschnittstellensystem zur Datenübertragung mit einer Zweidrahtleitung als Taktbus und Datenbus.
US4847832A (en) * 1986-10-21 1989-07-11 Amp Incorporated Time multiplexed data transmission system
US4841520A (en) * 1986-10-21 1989-06-20 Amp Incorporated Data transmission system with bus failure detection system
JPH0786855B2 (ja) * 1987-04-15 1995-09-20 日本電気株式会社 シリアルデ−タ処理装置
GB2213027B (en) * 1987-12-01 1992-03-04 Texas Instruments Ltd A digital electronic system
US4858231A (en) * 1988-05-26 1989-08-15 Northern Telecom Limited Bus interface loading assembly
FR2635933B1 (fr) * 1988-08-31 1990-10-12 Bull Sa Procede de transmission d'information sur une liaison bidirectionnelle et dispositif de mise en oeuvre de ce procede
US4955020A (en) * 1989-06-29 1990-09-04 Infotron Systems Corporation Bus architecture for digital communications
US5586271A (en) * 1994-09-27 1996-12-17 Macrolink Inc. In-line SCSI bus circuit for providing isolation and bi-directional communication between two portions of a SCSI bus
KR100385231B1 (ko) * 2001-04-17 2003-05-27 삼성전자주식회사 버스 시스템
JP2003204340A (ja) * 2001-10-31 2003-07-18 Yazaki Corp 車載用多重通信装置
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US20030201802A1 (en) * 2002-04-26 2003-10-30 Young Brian D. Driver and amplifier circuitry
FR2860316B1 (fr) * 2003-09-26 2006-05-19 Cit Alcatel Systeme de connexion de type bus, notamment pour fond de panier
JP4486422B2 (ja) * 2004-06-25 2010-06-23 矢崎総業株式会社 集中分岐型ネットワークシステム及びジョイントコネクタ
US7536666B1 (en) * 2004-11-19 2009-05-19 Xilinx, Inc. Integrated circuit and method of routing a clock signal in an integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3835252A (en) * 1968-11-12 1974-09-10 Burroughs Corp Signal transmission system over bidirectional transmission line
GB1256674A (ja) * 1970-07-10 1971-12-15
GB1424525A (en) * 1972-05-11 1976-02-11 Elliott Brothers London Ltd Data transmission system
US3751591A (en) * 1972-06-20 1973-08-07 Ibm Zero skew clock distribution system
US4225752A (en) * 1978-03-03 1980-09-30 Burroughs Corporation High speed, low noise digital data communication system
JPS5676654A (en) * 1979-11-29 1981-06-24 Fujitsu Ltd Bus transmission system
US4319338A (en) * 1979-12-12 1982-03-09 Allen-Bradley Company Industrial communications network with mastership determined by need
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
GB2083311B (en) * 1980-09-08 1984-04-11 Bicc Ltd Telecommunication systems

Also Published As

Publication number Publication date
GB8332604D0 (en) 1984-01-11
GB2131658A (en) 1984-06-20
IT8324095A0 (it) 1983-12-09
GB2131658B (en) 1986-06-11
CA1248602A (en) 1989-01-10
WO1984002438A1 (en) 1984-06-21
ES527919A0 (es) 1984-08-16
AU547608B2 (en) 1985-10-24
AU2342584A (en) 1984-07-05
ES8407271A1 (es) 1984-08-16
IT1168984B (it) 1987-05-20
US4475191A (en) 1984-10-02
IE832895L (en) 1984-06-10
EP0128172A4 (en) 1987-09-21
IE54982B1 (en) 1990-04-11
EP0128172A1 (en) 1984-12-19

Similar Documents

Publication Publication Date Title
JPS60500193A (ja) 分散時分割多重バス
EP1141847B1 (en) Echo reduction on bit-serial, multi-drop bus
US6768346B2 (en) Signal transmission system
US6654270B2 (en) Directional coupling memory module
EP0347557A2 (en) Dual clocked data bus
US5758073A (en) Serial interface between DSP and analog front-end device
US3516065A (en) Digital transmission system
EP3336710B1 (en) I²c bridge device
US4725836A (en) Series port connection of a plurality of terminals to a master processor
US5235685A (en) Interface bus with independent data, command and direct control sections for parallel transfer of information between host and intelligent storage
EP0195045B1 (en) Bidirectional repeater apparatus
EP0369365A2 (en) Monolithic skew reduction scheme for separately clocked data transfers
US5608883A (en) Adapter for interconnecting single-ended and differential SCSI buses to prevent `busy` or `wired-or` glitches from being passed from one bus to the other
US6249142B1 (en) Dynamically terminated bus
US4468737A (en) Circuit for extending a multiplexed address and data bus to distant peripheral devices
EP1410589B1 (en) Transmitter with active differential termination
CA1125406A (en) Ripple register for transmission of data
US6108758A (en) Multiple masters in a memory control system
US20030112030A1 (en) Transmission mode signaling
US6877054B2 (en) Method and apparatus for position dependent data scheduling
US6384622B2 (en) Device for cancelling the reflection effects between a driver and a plurality of receivers
JP2991081B2 (ja) 非同期式シリアル通信回線網
US11387941B2 (en) Signal transceiving system and method
US6744332B2 (en) Four-drop bus with matched response
SU1198529A1 (ru) Устройство дл сопр жени ЭВМ с каналом св зи