JPS60502183A - 高速バイポ−ラ論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高速バイポーラ論理回路 発明の背景 この発明はディジタル回路に関するもので、より特定的には、バイポーラディジ タル回路装置におけるビルディングブロックとして有用な論理ゲートに関するも のである。

ディジタルゲートは電気信号にプール機能（ｂｏｏｌｅａｎｆＬＩｎｃｔｉＯｎ ）を実行するために使用される基本的な回路である。そして、特殊な論理機能を 行なう多数゛の素子を備えた複雑な装置に頻繁に使用される。論理ゲートにおけ る制限的な要素の１つはその動作速度である。どのような回路でも含む複雑な論 理機能は最小の時間でかつ最小の電力で実行されるのが理想的である。電力と速 度との間には常に相反がある。要望されるものは与えられた電力消費で最大の速 度を上げる回路である。

２、従来技術の説明 システムビルディングブロックとして役立つ基本的な論理ゲ「トには多くの形式 があり、一般にそれらは回路の特徴によって分類分けされている。たとえば、・ トランジスタ・トランジスタ・ロジック（ＴＴＬ）は一般にバイポーラ技術でシ リーズに形成された少なくとも２個のトランジスタを含み、信号を処理してＮＡ ＮＤやＮ　ＯＲ，機能のごとき基本的な論理機能を実行する。エミッタ・カブル ド・ロジック（ＥＣＬ）はエミッタ同士が結合されかつスイッチン詩表昭ＧＯ− ５０２１８３（２） グ速度を上げるため飽和が禁止された複数のトランジスタを有する。これまで論 理ゲートの速度を高める多くの提案がなされてきた。しかしながら、単一のトラ ンジスタを中心にして形成された論理ゲートの提案のことき極めてシンプルで簡 単なものは温度によるベース・エミッタ間電圧変動のため広い温度範囲にわたり 迅速に動作することができないという固有の問題にしば］ノば遭遇する。

第１図には、インバーテイングＯＲ機能で使用される基本的な論理ゲートの従来 例が示される。この論理ゲートは、通常、ダイレクト・カブルド・トランジスタ ・トランジスタ・ロジック・ゲー１−　＜ＤＣＴＴＬ）と呼ばれるｃＤＣＴＴＬ についての記載は、ｒ　Ｉ　Ｅ　Ｅ　Ｅ　、Ｊ　ｏｕｒｎａｌ　ｏｆ　Ｓ　ｏｌ ｉｄＳｔａｔｅ　Ｃ１ｒｃｕｉｔｓ　Ｊ　Ｖｏｌ、　５Ｃ−１０（１９７５年４ 月発行）の第１１０頁におけるり、Ｅ、フルケルソンによるｒ　Ｄ　１ｒｅＣｔ 　−Ｃ０ＵＩｐｌｅｄ　Ｔ　ｒａｎｓ＋５ｔｏｒ　Ｔ　ｒａｎｓ＋５ｔｏｒ　Ｌ 　０ＱｉＣ：Ａ　Ｎｅｗ　Ｐｅｒｆｏｒｍａｎｃｅ　ＬＳＩ　Ｇａｔｅ　Ｆａｍ ｉｌｙ　Ｊという記事に見られる。ＤＣＴＴＬ論理ゲート１０は第１５、第２接 続点間に結合された第１トランジスタＱＡおよび第２トランジスタＱ８と、前記 第１接続点と電源との間に結合された負荷抵抗Ｒ１と、前記第２接続点とアース 基準点に結合された小さなファンアウト抵抗Ｒ３とから構成されろ。

トランジスタＱＡ、、Ｑ［１の各ベース電極とコレクタ電極（接続点１）との間 に結合されたショットキータイオードＤＡ、ＤＢのようなりランプダイオードは 、このゲートの迅速な動作に重大である。接続点１を通して出力が接続される。

クランプダイオードＤ、、、Ｄｓのために回路は非常にゆっくり動作する。これ らのクランプダイオードはトランジスタＱＡ、ＱＢが十分飽和するのを阻止して 単一トランジスタのスイッチング作用を可能にするために用いられる。小さなフ ァンアウト抵抗Ｒ８は接続点１でのファンアウト機能を高めることに加えて、広 い温度範囲にわたり誤動作を抑えるのに有効である。この機能は電流変動抑制と 呼ばれる。

第２図には、一般に電流モード論理ゲート１２と称される他の従来技術が示され る。ＣＭＬについての記載は川ＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　３ｏ１ｉｄ　３ ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ　Ｊ　ｖ０＋、５Ｃ−１４Ｎｏ、５　＜１９７９年 １０月発行）の第８１８頁におけるアール・ジエイ・ブルームベルクとニス・。

ブレネル（ＤｒＡ　１５００　Ｇａｔｅ、Ｒａｎｄｏｍ　ＬｏａｉｃＬ　ａｒｇ ｅ　３ｃａｌ’ｅ　Ｉｎｔｅｇｒａｔｅｄ　（Ｌ　Ｓ　Ｉ　）　Ｍａｓｔｅｒｓ ｌｉｃｅＪという記事に見られる。第１接続点１と第２接続点２の間に第１トラ ンジスタＱＡと第２トランジスタＱＩＩが結合される。第１接続点１はゲート１ ２の出力端子として働き、この第１接続点１と電源接続端子Ｖ・、との間に負荷 抵抗ＲＬが結合される。抵抗または適当にバイアスされたトランジスタなどによ って構成された電流源Ｃ８が第２接続点２とアース基準との間に結合される。Ｎ 流源Ｃ８Ｇよ第２接続点２に結合された電圧基準トランジスタＱＲと協働してゲ ート１２が転じるしきい値を確立するｅ基準トランジスタＱＲは第２接続虚と電 源接続端子との間に結合される。この電流型論理はエミッタ結合論理と同種であ り、不飽和績で動作する論理の１つである。

前記各従来回路には利点があるが、改良の余地もある。

ＤＣＴＴＬゲート１０は大きいベース電流を流すが、このことは複雑な回路のベ ーシックなビルディング・ブロックを形成するようにゲートを用いた場合にはつ きりした短所となる。ＣＭＬ論理ゲート１２は基準１−ランラスタＱＲのために 外部電圧基準を必要とし、かつしばしば電流源Ｃ８のためにも外部電圧基準を要 する。而して、余分な線が必要となり、付随的な欠点を伴う。また高い温度で入 力装置が飽和するという危険を冒Ｊことにもなる。

発明の概要 この発明によれば、信号出力接続点として働く第１接続点にコレクタ電極、すべ てのエミッタが結合される第２接続点にエミッタ電極、そして２進論理信号入力 を受けるベース電極を具備する少なくとも１個のトランジスタを有するとともに 、第１接続点と電圧供給接続点との間に負荷抵抗を有する論理ゲートにおいて、 入力トランジスタの飽和を阻止し論理ゲートのスイッチングスピードを高めるた めに第１接続点の電圧に応答して第２接続点のエミッタ電極を制御する手段を設 けたことを特徴とする。前記エミッタ電流制御手段は第２接続点とアース基準と の間に結合された電流規制トランジスタがらなり、この電流視測トランジスタは ベース電極が第３接続点を通して、一端力Ｖ第１接続点に結合されたバイアス手 段に結合される。電流規制トランジスタはショットキトランジスタ、すなわちベ ース電極とコレクタＮ極間に結合されたショットキダイオードを有づ゛るトラン ジスタでよい。バイアス手段は第１接続点と第３接続点の間に結合されたフィー ドバック抵抗でよい。フィードバック抵抗に生じる電圧は電圧降下を制限するよ うにクランプされる。

この発明は添付図面に関連して以下に詳細に述べられる記述から一層よく理解で きようつ 図面の簡単な説明 第１図は先に記述した従来技術の基本的な論理グー１−の回路図である。

第２図は先に記述した第２の従来技術の基本的論理ゲートの回路図である。

第３図はこの発明による基本的論理ゲートの回路図である。

最良の形態の説明 第３図にこの発明によるバイポーラ基本論理ゲート回路１４が示される。従来と 同様、Ｎ　ＰＮ型素子が使用される。

ゲート回路１４は第１人カトランラスタＱ（と、第２人力トランジスタＱ６と、 負荷抵抗Ｒ１−と、エミッタ電流制御手段１６とから構成される。従来例の記載 で採用されたと同様な指示記号が一貫して図面を通して採用されている。

エミッタ電流制御手段１６は電流型論理ゲートまたは王ミッタ結合論理ゲートに おける固定電流源によって通常占められる位置において第２接続点２とアース基 準との間に結合された電流源トランジスタＱＳから構成されるっしかしながら、 そのような他の論理ゲートと違って、電流源のバイアスはフィードバック制御さ れる。この回路は３つの接続点を有する。第１接続点１には入力１ヘランジスタ ＱＡ。

ＱＢのコレクタと負荷抵抗Ｒｌ−が接続されており、第２接続点２には入力トラ ンジスタＱ＝　、ＱＢのエミッタと電流源トランジスタＱ、のコレクタが接続さ れ、そして第３接続点３には電流源トランジスタＱ、のベースが結合される。

エミッタ電流制御手段１６にさらに第１接続点１と第３接続Ｑ３との間に結合さ れた帰還抵抗Ｒ「を有する５この帰還抵抗は電流源トランジスタＱ、のコレクタ 側の第１接続点１から、そのベースにフィードバック信号を与える。電流源トラ ンジスタＱ、はショットキ・トランジスタでよく、またはもっと特定的に、電流 源１−ランラスタＱ、を横切ってベース電極とコレクタ電極（接続点３と接続点 ２）との間に結合された第２のショットキダイオードＤ、を具備するトランジス タでもよい。第２のショットキダイオードＤ２は接続点１と接続点３の間の余剰 な電圧降下を阻止するために帰還抵抗ＲＦを横切ってクランプとして働く。

入力トランジスタＱ、、、ＱＢは入力信号が高くなったときに動作し、接続点１ を通して出力に見られる正ＮＯＲ作用を実用する。コレクタの荷抵抗ＲＬは入力 が高くなって入力トランジスタＱＡまたはＱ８が導通し始めるときに出力接続点 （接続点１）を低くする。電流源トランジスタＱＳは抵抗Ｒ１，ＲＦによって常 に導通状態に維持される。

第１シヨツトキダイオードＤ１はベース電流を分類することによって電流源１〜 ランジスタＱ、の飽和をいわゆるソフトな飽和に制限する。この第１シヨツトキ ダイオードＤ。

は入力トランジスタＱＰ、Ｑａが完全にオフで・きるように接続点２ＯＮ圧を十 分高いレベルに保持することも行なう。

この発明は、発明の動作を分析することによって＝囮良く理解できようつ人力信 号、すなわち電圧△とＢが通常的０．７ボルトの電圧レベル＼／［！［と、室温 て最高的１．２Ｖの電圧［ｌＥ　’Ｊ　４．２０［有］間を動くとしよう。添字 ＳＢＤは導通状態にお（プるシ３ツ１ヘキ陣壁タイオート電圧降下を表わづ−も のとする。第２シヨツトキダイオードＤ　２のクランプ動作を無視した簡単な計 算によれば、高ステージでの接続点１の出力レベルは電源電圧Ｖ、、：、、から トランジスタＱ、のベース・エミッタ間電圧を引いたものに帰還抵抗Ｒ「をこの 帰還抵抗ＲＦ　と負荷抵抗ＲＬの値の和で割ったものを掛けた値と］レクタ源１ ヘランジスタＱＳのベース・エミッタ間電圧を０日え合わせた値に等しくなるっ この値は次のように表現される。

出力が高く、ＱＡとＱａがオフのときにＱ、を流れる全電流はり荷抵抗Ｒ５と帰 還抵抗ＲＦを通して流れてくるので、この関係は維持される。

入力信号がＱ、とＱＢのどちらかをΔ−ンさせるだけ高くなると、Ｑ、のコレク タ電流は接続点１の出力を接続点１の出力電圧がＱ、のベース・エミッタ電圧降 下になるまてＱＢまたはＱａを通して引き下げる。もしトランジスタ電流の原因 が過度に低くなれば、このＩＩＩにおいて抵抗Ｒ７間の電圧降下は教示の目的と してはｗ、視してもよい。重要なことは、このゲートの高低の出力レベルが非常 に明確でかつ○、とＱＢがオンまたはオフしている限り安定であるということで ある。このゲートのスイッチングレベルは他の形式の基本的ゲートにおけるスイ ッチングに対して有害な影響を与えるであろう供給電圧の変動というものにＪ、 って影響を全く受けない。人力電圧が低いレベルがらＶ昇ブるとき、Ｑｌは入力 電圧レベルが約０．８５ボルト（室温での最小値ＶＢミロ−５ｒＢ＋＼／・ト、 ここでＶ・１・（よ入力素子の導通しきい値であって約Ｑ、６ボルト）に至るま で導通し始めず、それによって安定性を高く保つとともに回路に好ましいノイズ 境界を与えるっショットキダイオードＤ１はこの変化の間、接続点２に電圧を安 定レベルに維持する。そして接続点２の回路出力は入力レベルにおける小さなス パイクや変位によって乱されない。

第１シヨツトキダイードＤ１またはＱｓがひどく飽和しないようにＱ、のベース を抑える。これは接続点１の電圧がハイレベルからローレベルへ変換したときに 接続点１にリンギングが生じるのを禁止する効果がある。このように、ショット キダイオードＤ１の使用によって整除されるソフトな飽和は動作速度を速め、不 所望な発振を制限する。

第２ダイオードＤ２は接続点１に結合されている素子の不所望な飽和を阻止する のに使用される。たとえば、もしゲート１４がもう１つのゲート１４と直列に接 続された場合、入力トランジスタＱ、と、Ｑ［Ｉは接続点２の電圧かベース・エ ミッタ間電圧の２倍以上になったとき飽和の危険を冒す。このような電圧は、こ の形式の回路におけるハイレベル論理状態の設計値以上である。それゆえに、ハ イ電圧レベルはベース・エミッタ間降下（エミッタ電流１〜ランジスタＱ８を通 して）とダイオード降下（ショツ］−キダイオードを通して）の和に制限される 。入力電圧のかかる高レベルは回路動作の速度を低下させるので、回避されなけ ればならない。

基本論理ゲートのＤＣ電力消費もまた、この発明を理解するのに重要である。こ の発明による論理ゲート１４の電力消費は簡単に計算でき、実際に入力のファン インまたは出力のファンアウトとは無関係である。消費量は次の式にしい。約２ ボルトの供給電圧で動作１．　ｌことき前記消費量の動作遅れは温度によって大 きく変わらない。移動するｖ８ミが変化する抵抗値によって補償されるからであ る。

素子の出力インピーダンスは負荷抵抗Ｒ５、帰還抵抗Ｒ「および第２シヨツトキ ダイオードＤ２のインピーダンスに並列抵抗に等しい。もし入力ゲートが通常オ フであれば入力インピーダンスは高い。しかしながら、いずれかの入力ゲートが オンするときベース電流は入力に必要である。

もちろん、飽和は入力ゲートを前述したようにＶＢＥ→−ＶＳＢＤのレベルまで クランプする（前の出力ゲートで）ことによって制限される。

この発明に従って構成されたディバイスの測定結果は他の基本的ゲート回路と好 適に比較できる。この発明によるゲート回路は従来のＴＴＬやＥＣＬ基本論理ゲ ー１〜に比しはるかに浸れた電力・遅延積を有する。この発明はまた、波及的遅 延が最小になるように各ステージで単一の素子だけがスイッチングするという点 においてＴ王し論理より有利である。この回路はまた他の公知の単一ゲート回路 に比較して温度に対する安定性もよい。

この発明を特別な実施例について述べてきたが、当業者にとって他の実施例も明 確であろう。たとえば、実施例としてＰＮＰ）−ランラスタが使用されていると ころにＰＮＰトランジスタを適当な電源供給を付けて使用できる。単一もしくは マルチ並列入力のトランジスタもまた利用できる。

それゆえに、この発明が添付の請求の範囲によって示唆されている以外は制限的 に介されるものではないっ国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　出力信号接続点である第１接続点にコレクタ電極、第２接続点にエミッタ Ｎ極、そ【ノて２進論理信号入力を受けるベース電極を具備する少なくとも１つ の入力トランジスタ手段を有するとともに、前記第１接続点と供給電圧結合点と の間負荷抵抗を備える論理ゲートにおいて、前記第２接続点に結合されるととも に前記第１接続点の電圧に応答して前記入力トランシ・スタ手段の飽和を阻止す るために前記入力トランジスタ手段のエミッタ電流を前記第２接続点を通してコ ントロールする手段を備え、かつ前記論理グー１〜の入力電圧が論理ゲートのス イッチング速度を高めるために制限されるようになっている、論理グー１〜。 ２、　前記エミッタ電流制御手段は、前記第２接続点に結合されたコレクタ電極 と、アース基準結合点に接合されたエミッタ電極と、第３接続点を通してバイア ス手段に結合されたベース電極とを備える電流用制御・ランラスタ手段からなり 、前記バイアス手段は前記第１接続点に結合される、請求の範囲第１項に記載の 論理ゲート。 ３、　前記電流制御手段はさらに、カソード電極が前記第２接続点に結合されア ノード電極が前記第３接続点に結合された第１のショツｌ−キダイオードを具備 し、前記トランジスタ手段はＮＰＮＩ−ランラスタである、請求の範囲第２項に 記載の論理ゲー［へ。 ４、　前記バイアス手段は帰還抵抗を備え、該帰還抵抗は前記第１接続点の電圧 レベル変゛化が電圧レベルにおいて制御された変化を生じ、前記第３接続点の電 流が前記電流規制トランジスタのベース電流を規制するように前記第１接続点と 前記第３接続点に結合される、請求の範囲第３項に記載の論理ゲート。 ５、　前記バイアス手段はさらに、前記帰還抵抗を横切って結合されたクランプ 手段を備え、このクランプ手段は前記第１接続点からの信号で駆動される他のゲ ー１−の入力素子の飽和を禁止するために前記帰還抵抗を横切る電圧降下を特徴 する請求の範囲第４項に記載の論理ゲートっ６、　前記クランプ手段はアノード 電極が前記第１接続点に結合されカソード電極か前記第３接続点に結合された第 ２のショッ１−キダイオードである、請求の範囲第５項に記載の論理ゲート。 ７８　前記論理信号入力はほぼＶＢ２からほぼＶＢ、Ｅ＋Ｖ、らＤの範囲に制限 される、請求の範囲第１項に記載の論理ゲート。