JPH01218211A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH01218211A JPH01218211A JP63042115A JP4211588A JPH01218211A JP H01218211 A JPH01218211 A JP H01218211A JP 63042115 A JP63042115 A JP 63042115A JP 4211588 A JP4211588 A JP 4211588A JP H01218211 A JPH01218211 A JP H01218211A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- group
- reference voltage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、エミッタ・カップルド・ロジック回路に用いて
好適な基準電圧発生回路に関し、電源電圧を分圧する為
のトランジスタに於けるドレイン電流特性にばらつきが
存在しても、基準電圧の変動が少なくて済むようにする
ことを目的とし、 直列接続したトランジスタが示す電流対電圧特性と同じ
く直列接続したトランジスタが示す電流対電圧特性とが
電流非飽和領域で交差するようにそれぞれトランジスタ
の数が選択されて正側電源線と負側電源線との間に介挿
された第一のトランジスタ・グループ及び第二のトラン
ジスタ・グループと、前記正側電源線及び負側電源線間
の電圧を分割して基準電圧を取り出す為の前記第一のト
ランジスタ・グループ及び第二のトランジスタ・グルー
プの接続点とを備えるよう構成する。
好適な基準電圧発生回路に関し、電源電圧を分圧する為
のトランジスタに於けるドレイン電流特性にばらつきが
存在しても、基準電圧の変動が少なくて済むようにする
ことを目的とし、 直列接続したトランジスタが示す電流対電圧特性と同じ
く直列接続したトランジスタが示す電流対電圧特性とが
電流非飽和領域で交差するようにそれぞれトランジスタ
の数が選択されて正側電源線と負側電源線との間に介挿
された第一のトランジスタ・グループ及び第二のトラン
ジスタ・グループと、前記正側電源線及び負側電源線間
の電圧を分割して基準電圧を取り出す為の前記第一のト
ランジスタ・グループ及び第二のトランジスタ・グルー
プの接続点とを備えるよう構成する。
本発明は、例えば、エミッタ・カップルド・ロジック（
ｅｍｉｔｔｅｒ ｃｏｕｐｌｅｄ ｌ。
ｅｍｉｔｔｅｒ ｃｏｕｐｌｅｄ ｌ。
ｇｉｃ：ＥＣＬ）回路に用いて好適な基準電圧発生回路
に関する。
に関する。
一般に、ＭＥＳＦＥＴ（ｍｅｔａｌ ｓｅｍｉｃｏｎ
ｄｕｃｔＯｒ ｆｉｅｌｄ ｅｆｆｅｃｔｔｒａｎ
ｓｉｓｔｏｒ）や高電子移動度トランジスタ（ｈｉｇｈ
ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａ
ｎｓｉｓｔｏｒ：ＨＥＭＴ）などで構成されたＧａＡｓ
系集積回路装置はシリコン系バイポーラ集積回路装置と
組み合わせて使用されることが多い。
ｄｕｃｔＯｒ ｆｉｅｌｄ ｅｆｆｅｃｔｔｒａｎ
ｓｉｓｔｏｒ）や高電子移動度トランジスタ（ｈｉｇｈ
ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａ
ｎｓｉｓｔｏｒ：ＨＥＭＴ）などで構成されたＧａＡｓ
系集積回路装置はシリコン系バイポーラ集積回路装置と
組み合わせて使用されることが多い。
従って、入出力レベ）５をＥＣＬレベルに合わせる必要
があり、その目的で用いられるレベル変換付き人カバソ
ファ回路として、差動（ｓ ｏ ｕ ｒ ｃｅ ｃｏ
ｕｐｌｅｄ ＦＥＴ １ｏｇｉｃ：５ＣＦＬ）型の
ものが知られ、素子特性のばらつきに対する耐性が大き
いとされている。
があり、その目的で用いられるレベル変換付き人カバソ
ファ回路として、差動（ｓ ｏ ｕ ｒ ｃｅ ｃｏ
ｕｐｌｅｄ ＦＥＴ １ｏｇｉｃ：５ＣＦＬ）型の
ものが知られ、素子特性のばらつきに対する耐性が大き
いとされている。
ところで、この５ＣＦＬ型の回路に対しては、基準電圧
Ｖ□Ｆ （例えば、−１，３（Ｖ））を供給する必要が
あり、前記集積回路装置を確実に動作させるには、その
基準電圧ＶｌｌＫＦの安定性が重要であることは勿論で
ある。
Ｖ□Ｆ （例えば、−１，３（Ｖ））を供給する必要が
あり、前記集積回路装置を確実に動作させるには、その
基準電圧ＶｌｌＫＦの安定性が重要であることは勿論で
ある。
第４図は従来例を説明する為の要部回路図を表している
。
。
図に於いて、Ｒ１及びＲ２は抵抗、ＶＳＳは負側電源電
圧、Ｖ ＩＩＩＦは出力される基準電圧をそれぞれ示し
ている。
圧、Ｖ ＩＩＩＦは出力される基準電圧をそれぞれ示し
ている。
この従来例は、抵抗分割型の基準電圧発生回路であッテ
、−１，３（Ｖ） （７）基準電圧Ｖ ＩＩＩＦを得る
のに適合した値に選定されている抵抗Ｒ１及びＲ２で電
源電圧を分割し、その分割された電圧をそれら抵抗の接
続点から出力として取り出すようにしている。
、−１，３（Ｖ） （７）基準電圧Ｖ ＩＩＩＦを得る
のに適合した値に選定されている抵抗Ｒ１及びＲ２で電
源電圧を分割し、その分割された電圧をそれら抵抗の接
続点から出力として取り出すようにしている。
第５図は他の従来例を説明する為の要部回路図を表し、
第４図に於いて用いた記号と同記号は同部分を示すか或
いは同じ意味を持つものとする。
第４図に於いて用いた記号と同記号は同部分を示すか或
いは同じ意味を持つものとする。
図に於いて、Ｔ１及びＴ２はデプレション型電界効果ト
ランジスタを示している。
ランジスタを示している。
この従来例では、トランジスタＴ１及びＴ２に於けるソ
ース並びにゲートが短絡され、所謂、ダイオード接続に
なっていて、それ等ダイオードの内部抵抗を第４図に見
られる抵抗Ｒ１及びＲ２と同様に使用するものである。
ース並びにゲートが短絡され、所謂、ダイオード接続に
なっていて、それ等ダイオードの内部抵抗を第４図に見
られる抵抗Ｒ１及びＲ２と同様に使用するものである。
第４図に見られる従来例に於いては、半導体チップ上に
抵抗Ｒ１及びＲ２を高い精度で形成しなければならない
が、これは集積回路装置の製造プロセス上からすると困
難が多い。それを解消しようとして第５図に見られる従
来例が現れたのであるが、その改良された基準電圧発生
回路にも未だ欠点が存在している。
抵抗Ｒ１及びＲ２を高い精度で形成しなければならない
が、これは集積回路装置の製造プロセス上からすると困
難が多い。それを解消しようとして第５図に見られる従
来例が現れたのであるが、その改良された基準電圧発生
回路にも未だ欠点が存在している。
第６図は第５図に見られる従来例に於けるドレイン電圧
対ドレイン電流特性□を表す線図であり、横軸にドレイ
ン電圧を、縦軸にドレイン電流をそれぞれ採っである。
対ドレイン電流特性□を表す線図であり、横軸にドレイ
ン電圧を、縦軸にドレイン電流をそれぞれ採っである。
尚、第５図に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
か或いは同じ意味を持つものとする。
図に於いて、ｔｌはトランジスタＴ１のＩ （電流）−
Ｖ（電圧）特性線、ｔ２は□トランジスタＴ２のＩ−Ｖ
特性線、ｔ”’１１はトランジスタＴ１を別のトランジ
スタに代替した場合のＩ−Ｖ特性線をそれぞれ示してい
る。
Ｖ（電圧）特性線、ｔ２は□トランジスタＴ２のＩ−Ｖ
特性線、ｔ”’１１はトランジスタＴ１を別のトランジ
スタに代替した場合のＩ−Ｖ特性線をそれぞれ示してい
る。
図から判るように、この基準電圧発生回路ではトランジ
スタＴ１及びＴ２の電流が飽和して特性線ｔ１及びｔ２
の傾斜が少ない領域を用いるようになっていて、特性線
ｔ１とｔ２とが交わった点辷対応する電圧が基準電圧ｖ
ｌＩ！ｒとして取り出されるものである。
スタＴ１及びＴ２の電流が飽和して特性線ｔ１及びｔ２
の傾斜が少ない領域を用いるようになっていて、特性線
ｔ１とｔ２とが交わった点辷対応する電圧が基準電圧ｖ
ｌＩ！ｒとして取り出されるものである。
このようなことから、例えば、トランジスタＴ１を他の
トランジスタに代替して゛、そのトランジスタのドレイ
ン電流特性がトランジスタＴ１のそれと僅かに相違し、
例えば、記号ｔ’ｌｌで指示しである特性であるとした
場合、基準電圧Ｖ ＩＩ！、は大きく変動することにな
る。また、これは、トランジスタＴ１についてのみでな
く、トランジスタＴ２に関しても起こり得るのは勿論で
ある。
トランジスタに代替して゛、そのトランジスタのドレイ
ン電流特性がトランジスタＴ１のそれと僅かに相違し、
例えば、記号ｔ’ｌｌで指示しである特性であるとした
場合、基準電圧Ｖ ＩＩ！、は大きく変動することにな
る。また、これは、トランジスタＴ１についてのみでな
く、トランジスタＴ２に関しても起こり得るのは勿論で
ある。
本発明は、電源電圧を分圧する為のトランジスタに於け
るドレイン電流特性にばらつきが存在しても、基準電圧
の変動が少なくモ済む構成をもつ基準電圧発生回路を提
供しようとする。
るドレイン電流特性にばらつきが存在しても、基準電圧
の変動が少なくモ済む構成をもつ基準電圧発生回路を提
供しようとする。
第１図は本発明の詳細な説明する為の基準電圧発生回路
を表す要部回路図であり、第５図及び第６図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。。
を表す要部回路図であり、第５図及び第６図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。。
図に於いて、Ｑｌｌ、Ｑ１２・・・・は正側電源線側の
トランジスタ、Ｑ２１．Ｑ２２・・・・は負側電源線側
のトランジスタ、ＡはトランジスタＱ１１．Ｑ１２・・
・・からなるグループ（第一のトランジスタ・グループ
）、ＢはトランジスタＱ２１．Ｑ２２からなるグループ
（第二のトランジスタ・グループ）、ＮはグループＡと
グループＢとの接続点をそれぞれ示している。
トランジスタ、Ｑ２１．Ｑ２２・・・・は負側電源線側
のトランジスタ、ＡはトランジスタＱ１１．Ｑ１２・・
・・からなるグループ（第一のトランジスタ・グループ
）、ＢはトランジスタＱ２１．Ｑ２２からなるグループ
（第二のトランジスタ・グループ）、ＮはグループＡと
グループＢとの接続点をそれぞれ示している。
図から明らかなように、接続点Ｎからは基準電圧Ｖ Ｉ
ＩＮＥＦが出力されるものであり、そして、グループＡ
に含まれるトランジスタＱｌ１等の数及びグループＢに
含まれるトランジスタＱ２１等の数は、グループＡのＩ
−Ｖ特性線とグループＢの■−Ｖ特性線とが非飽和領域
で交差することができるように選択される。
ＩＮＥＦが出力されるものであり、そして、グループＡ
に含まれるトランジスタＱｌ１等の数及びグループＢに
含まれるトランジスタＱ２１等の数は、グループＡのＩ
−Ｖ特性線とグループＢの■−Ｖ特性線とが非飽和領域
で交差することができるように選択される。
第２図は第１図に見られる基準電圧発生回路に於けるド
レイン電圧対ドレイン電流特性を表す線図であり、横軸
にドレイン電圧を、縦軸にドレイン電流をそれぞれ採っ
である。尚、第１図及び第６図に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとする
。
レイン電圧対ドレイン電流特性を表す線図であり、横軸
にドレイン電圧を、縦軸にドレイン電流をそれぞれ採っ
である。尚、第１図及び第６図に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとする
。
図に於いて、ａはグループＡの１−Ｖ特性線、ｂはグル
ープＢのＩ−Ｖ特性線をそれぞれ示している。
ープＢのＩ−Ｖ特性線をそれぞれ示している。
図から判るように、この基準電圧発生回路ではグループ
Ａ及びグループＢの電流が非飽和であって特性線ａ及び
ｂの傾斜が大きい領域を用いるようにしてあり、従来と
同様、特性ｖＡａとｂとが交わった点に対応する電圧が
基準電圧Ｖ ＩＩＮＥＦとして取り出されるものである
。
Ａ及びグループＢの電流が非飽和であって特性線ａ及び
ｂの傾斜が大きい領域を用いるようにしてあり、従来と
同様、特性ｖＡａとｂとが交わった点に対応する電圧が
基準電圧Ｖ ＩＩＮＥＦとして取り出されるものである
。
前記したところから、トランジスタＱ１１．Ｑ１２・・
・・或いはＱ２１．Ｑ２２・・・・などのドレイン電流
特性にばらつきが存在しても、基準電圧ｖ■ｖの値が大
きくは変動しないことが理解されよう。
・・或いはＱ２１．Ｑ２２・・・・などのドレイン電流
特性にばらつきが存在しても、基準電圧ｖ■ｖの値が大
きくは変動しないことが理解されよう。
このようなことから、本発明の基準電圧発生回路に於い
ては、直列接続したトランジスタ（例えばトランジスタ
Ｑ１１．Ｑ１２・・・・）が示す電流対電圧特性（例え
ばＩ−Ｖ特性１％ｉａ）と同じ（直列接続したトランジ
スタ（例えばトランジスタＱ２１．Ｑ２２・・・・）が
示す電流対電圧特性（例えばＩ−Ｖ特性線ｂ）とが電流
非飽和領域で交差するようにそれぞれトランジスタの数
が選択されて正側電源線と負側電源線との間に介挿され
た第一のトランジスタ・グループ（例えばグループＡ）
及び第二のトランジスタ・グループ（例えばグループＢ
）と、前記正側電源線及び負側電源線間の電圧を分割し
て基準電圧（例えば基準電圧ＶＩＥＦ）を取り出す為の
前記第一のトランジスタ・グループ及び第二のトランジ
スタ・グループの接続点（例えば接続点Ｎ）とを備える
よう構成する。
ては、直列接続したトランジスタ（例えばトランジスタ
Ｑ１１．Ｑ１２・・・・）が示す電流対電圧特性（例え
ばＩ−Ｖ特性１％ｉａ）と同じ（直列接続したトランジ
スタ（例えばトランジスタＱ２１．Ｑ２２・・・・）が
示す電流対電圧特性（例えばＩ−Ｖ特性線ｂ）とが電流
非飽和領域で交差するようにそれぞれトランジスタの数
が選択されて正側電源線と負側電源線との間に介挿され
た第一のトランジスタ・グループ（例えばグループＡ）
及び第二のトランジスタ・グループ（例えばグループＢ
）と、前記正側電源線及び負側電源線間の電圧を分割し
て基準電圧（例えば基準電圧ＶＩＥＦ）を取り出す為の
前記第一のトランジスタ・グループ及び第二のトランジ
スタ・グループの接続点（例えば接続点Ｎ）とを備える
よう構成する。
前記手段を採ることに依り、基準電圧発生回路を構成す
るトランジスタの特性、特に、ドレイン電流特性にばら
つきが存在しても、それに起因する基準電圧の変動を無
視できるほどに小さくすることができ、系を異にする集
積回路装置間のレベル変換を行う場合などに用いて好適
である。
るトランジスタの特性、特に、ドレイン電流特性にばら
つきが存在しても、それに起因する基準電圧の変動を無
視できるほどに小さくすることができ、系を異にする集
積回路装置間のレベル変換を行う場合などに用いて好適
である。
第３図は本発明一実施例の要部回路図を表し、第１図及
び第２図に於いて用いた記号と同記号は同部分を示すか
或いは同じ意味を持つものとする。
び第２図に於いて用いた記号と同記号は同部分を示すか
或いは同じ意味を持つものとする。
図に於いて％Ｖ？？はシリコン系ＥＣＬ回路に於ける終
端用電源の電圧を示している。
端用電源の電圧を示している。
図示例では、グループＡはトランジスタＱｌｌ乃至Ｑ１
６の６個を直列接続したものから構成され、また、グル
ープＢはトランジスタＱ２１乃至Ｑ２３の３個を直列接
続したものから構成されていて、グループＡに属するト
ランジスタＱｌ１等１個のトランジスタで分圧される電
圧は０．２２〔Ｖ〕、そして、グループＢに属するトラ
ンジスタＱ２１等に依るそれは０．２３ （Ｖ）であっ
て、Ｖｙｔ＝ ２．０ （Ｖ） であるとき、接続点
Ｎから−１，３（Ｖ）の基準電圧Ｖ ＩＩＮＥＦが得ら
れる。因に、グループＢに属するトランジスタＱ２１等
に於いて分圧される電圧がグループＡに属するトランジ
スタＱｌ１等のそれと比較して０．０１ （Ｖ）高い
が、その為には、トランジスタＱ２１等のゲート幅を僅
かに小さくすることで実現される。
６の６個を直列接続したものから構成され、また、グル
ープＢはトランジスタＱ２１乃至Ｑ２３の３個を直列接
続したものから構成されていて、グループＡに属するト
ランジスタＱｌ１等１個のトランジスタで分圧される電
圧は０．２２〔Ｖ〕、そして、グループＢに属するトラ
ンジスタＱ２１等に依るそれは０．２３ （Ｖ）であっ
て、Ｖｙｔ＝ ２．０ （Ｖ） であるとき、接続点
Ｎから−１，３（Ｖ）の基準電圧Ｖ ＩＩＮＥＦが得ら
れる。因に、グループＢに属するトランジスタＱ２１等
に於いて分圧される電圧がグループＡに属するトランジ
スタＱｌ１等のそれと比較して０．０１ （Ｖ）高い
が、その為には、トランジスタＱ２１等のゲート幅を僅
かに小さくすることで実現される。
本実施例に於ける各トランジスタＱｌｌ・・・・及びＱ
２１・・・・が通常の閾値電圧、即ち、−〇、５〜−１
．０ （Ｖ）をもつものであれば、そのＩ−Ｖ特性は第
２図に見られるような３極管領域で交差することになる
。また、トランジスタＱ１１．Ｑ１２・・・・、Ｑ２１
．Ｑ２２・・・・に印加されるドレイン電圧が殆ど等し
いことから、閾値電圧が設計値からずれてもＶ ＲｌＦ
の変化は殆ど無い。
２１・・・・が通常の閾値電圧、即ち、−〇、５〜−１
．０ （Ｖ）をもつものであれば、そのＩ−Ｖ特性は第
２図に見られるような３極管領域で交差することになる
。また、トランジスタＱ１１．Ｑ１２・・・・、Ｑ２１
．Ｑ２２・・・・に印加されるドレイン電圧が殆ど等し
いことから、閾値電圧が設計値からずれてもＶ ＲｌＦ
の変化は殆ど無い。
本発明に依る基準電圧発生回路に於いては、直列接続し
たトランジスタからなる第一のトランジスタ・グループ
及び直列接続したトランジスタからなる第二のトランジ
スタ・グループを正側電源線と負側電源線との間に直列
接続して介挿し、その第一のトランジスタ・グループが
示す電流対電圧特性と第二のトランジスタ・グループが
示す電流対電圧特性とは電流非飽和領域で交差するよう
にそれぞれトランジスタの数を選択しである。
たトランジスタからなる第一のトランジスタ・グループ
及び直列接続したトランジスタからなる第二のトランジ
スタ・グループを正側電源線と負側電源線との間に直列
接続して介挿し、その第一のトランジスタ・グループが
示す電流対電圧特性と第二のトランジスタ・グループが
示す電流対電圧特性とは電流非飽和領域で交差するよう
にそれぞれトランジスタの数を選択しである。
前記構成を採ることに依り、基準電圧発生回路を構成す
るトランジスタの特性、特に、ドレイン電流特性にばら
つきが存在しても、それに起菌する基準電圧の変動を無
視できるほどに小さくすることができ、系を異にする集
積回路装置間のレベル変換を行う場合などに用いて好適
である。
るトランジスタの特性、特に、ドレイン電流特性にばら
つきが存在しても、それに起菌する基準電圧の変動を無
視できるほどに小さくすることができ、系を異にする集
積回路装置間のレベル変換を行う場合などに用いて好適
である。
第１図は本発明の詳細な説明する為の基準電圧発生回路
の要部回路図、第２図は第１図に見られる基準電圧発生
回路の電圧対電流特性を説明する為の線図、第３図は本
発明一実施例の要部回路図、第４図及び第５図は従来例
の要部回路図、第６図は第５図に見られる従来例の電圧
対電流特性を説明する為の線図をそれぞれ表している。 図に於いて、ＶＳＳは負側電源電圧、Ｖ １ｌｔＦは基
準電圧、Ｑｌｌ、Ｑ１２・・・・はトランジスタ、Ｑ２
１．Ｑ２２・・・・はトランジスタ、Ａはトランジスタ
Ｑ１１．Ｑ１２・・・・からなるグループ、Ｂはトラン
ジスタＱ２１．Ｑ２２からなるグループ、Ｎはグループ
ＡとグループＢとの接続点、Ｖｔｔはシリコン系ＥＣＬ
回路に於ける終端用電源の電圧を示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 従来例の要部回路図 従来例の要部回路図 第５図
の要部回路図、第２図は第１図に見られる基準電圧発生
回路の電圧対電流特性を説明する為の線図、第３図は本
発明一実施例の要部回路図、第４図及び第５図は従来例
の要部回路図、第６図は第５図に見られる従来例の電圧
対電流特性を説明する為の線図をそれぞれ表している。 図に於いて、ＶＳＳは負側電源電圧、Ｖ １ｌｔＦは基
準電圧、Ｑｌｌ、Ｑ１２・・・・はトランジスタ、Ｑ２
１．Ｑ２２・・・・はトランジスタ、Ａはトランジスタ
Ｑ１１．Ｑ１２・・・・からなるグループ、Ｂはトラン
ジスタＱ２１．Ｑ２２からなるグループ、Ｎはグループ
ＡとグループＢとの接続点、Ｖｔｔはシリコン系ＥＣＬ
回路に於ける終端用電源の電圧を示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 従来例の要部回路図 従来例の要部回路図 第５図
Claims (1)
- 【特許請求の範囲】 直列接続したトランジスタが示す電流対電圧特性と同
じく直列接続したトランジスタが示す電流対電圧特性と
が電流非飽和領域で交差するようにそれぞれトランジス
タの数が選択されて正側電源線と負側電源線との間に介
挿された第一のトランジスタ・グループ及び第二のトラ
ンジスタ・グループと、 前記正側電源線及び負側電源線間の電圧を分割して基準
電圧を取り出す為の前記第一のトランジスタ・グループ
及び第二のトランジスタ・グループの接続点と を備えてなることを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042115A JP2579517B2 (ja) | 1988-02-26 | 1988-02-26 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042115A JP2579517B2 (ja) | 1988-02-26 | 1988-02-26 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218211A true JPH01218211A (ja) | 1989-08-31 |
| JP2579517B2 JP2579517B2 (ja) | 1997-02-05 |
Family
ID=12626952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63042115A Expired - Lifetime JP2579517B2 (ja) | 1988-02-26 | 1988-02-26 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579517B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109711A (ja) * | 1990-08-29 | 1992-04-10 | Nec Ic Microcomput Syst Ltd | 入力バッファ回路 |
| US6229379B1 (en) | 1997-11-17 | 2001-05-08 | Nec Corporation | Generation of negative voltage using reference voltage |
| JP2010152911A (ja) * | 1997-12-12 | 2010-07-08 | Hynix Semiconductor Inc | 内部電圧発生回路 |
| EP2710595A4 (en) * | 2011-05-20 | 2015-06-03 | Univ Michigan | LOW-POWER REFERENCE CURRENT GENERATOR WITH TUNABLE TEMPERATURE SENSITIVITY |
-
1988
- 1988-02-26 JP JP63042115A patent/JP2579517B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109711A (ja) * | 1990-08-29 | 1992-04-10 | Nec Ic Microcomput Syst Ltd | 入力バッファ回路 |
| US6229379B1 (en) | 1997-11-17 | 2001-05-08 | Nec Corporation | Generation of negative voltage using reference voltage |
| JP2010152911A (ja) * | 1997-12-12 | 2010-07-08 | Hynix Semiconductor Inc | 内部電圧発生回路 |
| EP2710595A4 (en) * | 2011-05-20 | 2015-06-03 | Univ Michigan | LOW-POWER REFERENCE CURRENT GENERATOR WITH TUNABLE TEMPERATURE SENSITIVITY |
| US9147443B2 (en) | 2011-05-20 | 2015-09-29 | The Regents Of The University Of Michigan | Low power reference current generator with tunable temperature sensitivity |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2579517B2 (ja) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1199688A (en) | Current source circuit having reduced error | |
| US4112314A (en) | Logical current switch | |
| US2930907A (en) | Transistor bistable circuit | |
| JPH01218211A (ja) | 基準電圧発生回路 | |
| US4945263A (en) | TTL to ECL/CML translator circuit with differential output | |
| JP2990775B2 (ja) | Ｅｃｌ出力回路 | |
| JPH0573292B2 (ja) | ||
| JPS5842320A (ja) | 集積回路電源 | |
| JPS60502183A (ja) | 高速バイポ−ラ論理回路 | |
| US5287016A (en) | High-speed bipolar-field effect transistor (BI-FET) circuit | |
| KR950015208B1 (ko) | 쇼트키 전류 모우드 논리 회로 | |
| US4943743A (en) | TTL to ECL input buffer | |
| US4021686A (en) | Flip-flop with setting and sensing circuitry | |
| US5173622A (en) | Source coupled logic circuit with reduced power consumption | |
| JP3507621B2 (ja) | 半導体集積回路 | |
| JPH07101842B2 (ja) | ドライバ回路を有する集積回路 | |
| JPH01149520A (ja) | 半導体集積回路装置 | |
| CN109905120B (zh) | 一种基于cml电路产生c_phy信号的装置 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| US3671768A (en) | High speed set-reset flip-flop | |
| SU1262695A1 (ru) | Элемент троичной логики | |
| US3193703A (en) | Bistable biasing of tunnel diodes | |
| JP2590708B2 (ja) | センスアンプ回路 | |
| KR920008047B1 (ko) | 논리회로 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 |