JPS605029B2 - 多重計算機システムにおける運転管理装置 - Google Patents

多重計算機システムにおける運転管理装置

Info

Publication number
JPS605029B2
JPS605029B2 JP54071925A JP7192579A JPS605029B2 JP S605029 B2 JPS605029 B2 JP S605029B2 JP 54071925 A JP54071925 A JP 54071925A JP 7192579 A JP7192579 A JP 7192579A JP S605029 B2 JPS605029 B2 JP S605029B2
Authority
JP
Japan
Prior art keywords
computer
operation management
management device
computers
multiple computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54071925A
Other languages
English (en)
Other versions
JPS55164962A (en
Inventor
敏徳 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP54071925A priority Critical patent/JPS605029B2/ja
Publication of JPS55164962A publication Critical patent/JPS55164962A/ja
Publication of JPS605029B2 publication Critical patent/JPS605029B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 この発明は複数台の計算機による多重化した多重計算機
システムにおいて、計算機の起動、停止、運転モードの
変更などの仕様変更に対処することができ、しかも標準
化した運転管理装置に関するものである。
第1図は従来の多重計算機システムにおける運転管理装
置を示すブロック図であり、一例として2重系システム
を構成する場合を示す。
同図において、laおよびlbはそれぞれ計算機、2は
各計算機laおよびlbの役割、運転モードなどを制御
する運転管理装置、3aおよび3bはそれぞれ計算機l
aおよびlbとのインターフェース回路、4はオペレー
タパネル、5aおよび5bはそれぞれ計算機laおよび
lbからの指示あるいはオペレータパネル4からの手敷
指示によりある仕様に従って運転モードを決定するハー
ドウェア回路、6aおよび6bはこの運転モードを保持
する運転管理情報レジスタである。次に、上記構成に係
る多重計算機システムにおける運転管理装置の動作につ
いて説明する。
まず、計算機laは運転管理装置1のインターフェース
回路3a、ハードウェア回路5aを経由して自系の運転
管理情報レジスタ6aをアクセスする。これにより、運
転管理情報レジスタ6aから運転状態情報が読み出され
て、計算機la及びlbに入力する。この動作と同時に
、インターフェース回路3b、ハードウェア回路5bを
経由して池系の運転管理情報レジスタ6bをアクセスす
ることも可能である。これにより、運転管理情報レジス
タ6bから運転状態情報が読み出され計算機la及びl
bに入力する。しかしながら、従来の多重計算機システ
ムにおける運転管理装置ではインターフェース回路、ハ
ードウェア回路、および運転管理情報レジスタがリレー
、ICなどの個別のハードウェア回路で構成し、複雑な
ロジック、インターロック回路をシステム毎に設計し、
製作するため、標準化を図ることが困難であり、しかも
仕様変更に対してハードウェアの改修が困難であった。
また、リレーを用いる場合には半導体に比べてその動作
速度が遅く、電源喪失後も運転管理情報を保持するため
には機械式保持リレーを使用する必要があるなどの欠点
があった。したがって、この発明の目的はシステム毎の
仕様に対して柔軟に対処でき、しかも標準化し易く、信
頼性の高い運転管理装置を提供するものである。
このような目的を達成するため、この発明はそれぞれ計
算機に対応して設けられている複数個の入出力ボートと
、それぞれの計算機からの指示あるいはオペレータパネ
ルからの手動指示に基づいて運転モード、各計算機の役
割などを決定するマイクロプロセッサを使用したプログ
ラム劉の論理判断回路と、それぞれの計算機に対応して
設けられ、最新の運転状態を保持する半導体メモリより
なるレジスタとを備えるものであり、以下実施例を用い
て詳細に説明する。
第2図はこの発明に係る多重計算機システムにおける運
転管理装置の}実施例を示すブロック図であり、一例と
して2重系システムを構成する場合を示す。
同図において、7aおよび7bは計算機laおよびlb
とのィンタ−フェースを司どろ10ボート、8は計算機
la,lbからの指示、あるいはオベレ−タパネル4か
らの手動指示に基づいて運転モードを決定してゆくマイ
クロプロッサを使用した論理判断回路9aおよび9bは
最新の運転状態を保持する半導体メモリよりなるレジス
タである。次に、上記構成に係る多重計算機システムに
おける運転管理装置の動作について説明する。まず、計
算機laは標準化したのボート7aを経由して論理判断
回路8と情報の入出力を行なう。この場合、論理判断回
路8はマイクロプロセッサを使用しているので、このマ
イクロプロセッサは計算機la,lbおよびオペレータ
パネル4からの手動指示を基に、あらかじめプログラム
された判断基準に従ってレジスタ9aおよび9bにセッ
トする。このため、レジスタ9aおよびgbには常に最
新の運転状態情報を保持する。この場合、マイクロプロ
セッサは計算機la,lbおよび外部からの手敷指示に
於ける競合の整理、ある条件下での10ボートのマスク
、アンマスク、ある条件下での計算機laおよびlb間
のインター。ツクなど、種々の条件をあらかじめプログ
ラムにより与えることができる。なお、以上は2重系シ
ステムの運転管理装置の場合について説明したが、これ
に限定せず、シングル系の通常のオペレータズコンソー
ル、汎用端末制御装置などに使用してもよいことはもち
ろんである。
以上、詳細に説明したように、この発明に係る多重計算
機システムにおける運転管理装置によれば、■ ハード
ウェアは標準化し、プログラムを変更することにより、
システム毎の要求仕様、仕様変更に対処できる。
{B’バッテリー付加により容易に電源喪失前の状態情
報を保護し、電源復帰後も運転管理情報の連続性を保証
できる。に} 計算機とのインターフェースを単純化、
標準化することができ、計算機から運転管理装置へのア
クセスも標準化できる。■ 計算機とマイクロプロセッ
サ間では計算機とりレー回路間と比べて、同一レベルで
の問答が可能であり、高速化、単純化することができる
などの効果がある。
【図面の簡単な説明】
第1図は従来の多重計算機システムにおける運転管理装
置を示すブロック図、第2図はこの発明に係る多重計算
機システムにおける運転管理装置の一実施例を示すブロ
ック図である。 laおよびlb・・・・・・計算機、2・・・・・・運
転管理装置、3aおよび3b……インターフェース回路
、4……オペレータパネル、5aおよび5b……ハード
ウェア回路、6aおよび6b・・・・・・運転管理情報
レジスタ、7aおよび7b……10ポ−ト、8・…・・
論理判断回路、9aおよび9b・・・・・・レジスタ。 なお、図中、同一符号は同一または相当部分を示す。第
1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1 複数台の計算機に接続し、それぞれの計算機の役割
    、運転モードなどを制御する多重計算機システムにおい
    て、それぞれの計算機に対応して設けられている複数個
    の入出力ポートと、それぞれの計算機からの指示あるい
    はオペレータパネルからの手動指示に基づいて運転モー
    ド、各計算機の役割などを決定するマイクロプロセツサ
    を使用したプログラム制御の論理判断回路と、それぞれ
    の計算機に対応して設けられ、最新の運転状態を保持す
    る半導体メモリよりなるレジスタとを備えたことを特徴
    とする多重計算機システムにおける運転管理装置。
JP54071925A 1979-06-08 1979-06-08 多重計算機システムにおける運転管理装置 Expired JPS605029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54071925A JPS605029B2 (ja) 1979-06-08 1979-06-08 多重計算機システムにおける運転管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54071925A JPS605029B2 (ja) 1979-06-08 1979-06-08 多重計算機システムにおける運転管理装置

Publications (2)

Publication Number Publication Date
JPS55164962A JPS55164962A (en) 1980-12-23
JPS605029B2 true JPS605029B2 (ja) 1985-02-07

Family

ID=13474586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54071925A Expired JPS605029B2 (ja) 1979-06-08 1979-06-08 多重計算機システムにおける運転管理装置

Country Status (1)

Country Link
JP (1) JPS605029B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59128659A (ja) * 1983-01-12 1984-07-24 Hitachi Ltd 複合コンピユ−タシステム
JPS59148968A (ja) * 1983-02-14 1984-08-25 Hitachi Ltd 自動運転装置
JPS59172059A (ja) * 1983-03-22 1984-09-28 Toshiba Corp 電子計算機システム

Also Published As

Publication number Publication date
JPS55164962A (en) 1980-12-23

Similar Documents

Publication Publication Date Title
JPS605029B2 (ja) 多重計算機システムにおける運転管理装置
JPS5979370A (ja) マルチプロセツサ制御方式
JP4350283B2 (ja) 並列型コントローラシステム
US6892258B1 (en) Hardware semaphores for a multi-processor system within a shared memory architecture
JPH03219360A (ja) マルチプロセッサ制御方式
JPS5855536B2 (ja) コモンメモリ制御回路
JPH0721767B2 (ja) エミュレーション方式
KR0152225B1 (ko) 공유 메모리의 사용 권한 제어 장치
JPS5833974B2 (ja) マルチコンピユ−タシステムの立上げ装置
JPS6315625B2 (ja)
JPH0546530A (ja) コンピユーター制御回路
JPS62206661A (ja) 付加処理装置
JP2558902B2 (ja) 半導体集積回路装置
JPH01152539A (ja) 割込み処理方式
JPS63167939A (ja) 複数プロセツサ内蔵型マイクロコンピユ−タ用エミユレ−タ
JPH03111945A (ja) プログラマブル制御装置
JPH0241781B2 (ja)
JPS58121453A (ja) プロセツサモジユ−ル
JPS5827540B2 (ja) 情報処理装置
JPS6063662A (ja) マルチプロセツサシステム
JP2000105755A (ja) マルチポートコントローラ、このマルチポートコントローラを有した複合系計算機システムの自動運転制御装置、およびこの自動運転制御装置を有した複合系計算機システム
JPS62264338A (ja) 評価用シングルチツプマイクロコンピユ−タ
JPS60134376A (ja) Dma制御用lsi
JPS62191929A (ja) 有償ソフトウエアロツク方式
JPH05281290A (ja) 記憶回路を共用するicテスタのデータ転送回路