JPS6050338B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6050338B2
JPS6050338B2 JP55019432A JP1943280A JPS6050338B2 JP S6050338 B2 JPS6050338 B2 JP S6050338B2 JP 55019432 A JP55019432 A JP 55019432A JP 1943280 A JP1943280 A JP 1943280A JP S6050338 B2 JPS6050338 B2 JP S6050338B2
Authority
JP
Japan
Prior art keywords
integrated circuit
die pad
pad frame
semiconductor integrated
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55019432A
Other languages
English (en)
Other versions
JPS56115552A (en
Inventor
正晴 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP55019432A priority Critical patent/JPS6050338B2/ja
Publication of JPS56115552A publication Critical patent/JPS56115552A/ja
Publication of JPS6050338B2 publication Critical patent/JPS6050338B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 この発明は集積回路チップを設定するダイパッドフレー
ムを改善した樹脂封止形の半導体集積回路装置に関する
ものである。
第１図は樹脂封止形の半導体集積回路の一例てあるデュ
アルインライン形集積回路を示す。
同図において、１はダイパッドフレームで、これには集
積回路チップ２がソルダーまたは接着剤により固定され
ている。、３、３はリードフレームで、金属細線４、４
により上記集積回路チップ２に電気的に接続されている
。５は成形樹脂で、この成形樹脂５により上記ダイパッ
ドフレーム１、集積回路チップ２、リードフレーム３、
３、金属細線４、４が一体的に結合されている。
第２図のように、従来のダイパッドフレーム１は平板か
らなり、その両端部には工程での姿勢保持に必要なダイ
パッド支持フレーム６、６が形成されている。上記構成
において、ダイパッドフレーム１と集積回路チップ２間
には熱膨張係数の差があり、この差によるバイメタル作
用により集積回路チップ２に曲げ応力が発生する。この
ため、上記のような単なる平板状のダイパッドフレーム
１では、その長さを長くして、長の集積回路チップを設
定した場合、チップ割れやチップ歪による特性劣化を生
ずる欠点があつた。この発明は上記欠点を除去するため
になされたもので、ダイパッドフレームの長さ方向に間
欠的に切欠部を形成するとともに、この切欠部の両端部
を伸縮可能に構成することにより、ダイパッドフレーム
と集積回路チップ間のバイメタル作用に起因する曲け応
力を小さくし、長尺の集積回路チップを無理なく設定で
きるようにした半導体集積回路装置を提供することを目
的とする。
以下、この発明の実施例を図面にもとづいて説明する。
第３図において、１はダイパッドフレームで、このダイ
パッドフレーム１にはその長さ方向に間欠的に切欠部７
が形成され、各切欠部７の両端部８、８は伸縮可能なＵ
字形に構成されている。第４図において、２は長尺の集
積回路チップで、上記各切欠部７をまたがつてダイパッ
ドフレーム１に固定されている。Ｊ 上記構成において
は、ダイパッドフレーム１と集積回路チップ２間の熱膨
張係数の差により発生するバイメタル作用は、切欠部７
により分断された個々のチップ設定部９での小さな範囲
のものにとどめられる。
また、上記、バイメタル作用によダリ発生する各チップ
設定部９、９間での伸縮応力は、各切欠部７の両端部８
、８に集中して、この両端部８、８の伸縮効果により吸
収される。このような理由から、集積回路チップ２に作
用する曲げ応力はきわめて小さい。すなわち、第３図に
示された形状のダイパッドフレーム１では、長尺の集積
回路チップ２を無理なく設定することができる。なお、
上記切欠部７の両端部８，８はＵ字形としたが、■字形
、Ｗ字形などでも同等の効果がある。
以上のように、この発明によれば、ダイパッドフレーム
と集積回路チップ間のバイメタル作用に起因する曲げ応
力を小さし、長尺の集積回路チップを無理なく設定でき
る半導体集積回路装置が提供される。
【図面の簡単な説明】
第１図は半導体集積回路装置の断面図、第２図は従来の
ダイパッドフレームの斜視図、第３図はこの発明による
ダイパッドフレームの斜視図、第４図はこの発明による
ダイパッドフレームに集積回路チップを設定した状態の
斜視図である。 １・・・・・・ダイパッドフレーム、２・・・・・・集
積回路チップ、７・・・・・・切欠部、８・・・・・・
両端部。

Claims (1)

    【特許請求の範囲】
  1. １ 集積回路チップを設定するダイパッドフレームに、
    その長さ方向に間欠的に切欠部を形成するとともに、各
    切欠部の両端部を伸縮可能に構成したことを特徴とする
    半導体集積回路装置。
JP55019432A 1980-02-19 1980-02-19 半導体集積回路装置 Expired JPS6050338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55019432A JPS6050338B2 (ja) 1980-02-19 1980-02-19 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55019432A JPS6050338B2 (ja) 1980-02-19 1980-02-19 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS56115552A JPS56115552A (en) 1981-09-10
JPS6050338B2 true JPS6050338B2 (ja) 1985-11-08

Family

ID=11999116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55019432A Expired JPS6050338B2 (ja) 1980-02-19 1980-02-19 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6050338B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages

Also Published As

Publication number Publication date
JPS56115552A (en) 1981-09-10

Similar Documents

Publication Publication Date Title
JP4390317B2 (ja) 樹脂封止型半導体パッケージ
KR980006174A (ko) 버틈 리드 패키지
JPS5766655A (en) Lead frame for semiconductor device
US20020027270A1 (en) Semiconductor device having a die pad supported by a die pad supporter
JPS6050338B2 (ja) 半導体集積回路装置
JPS6333298B2 (ja)
JPS63258050A (ja) 半導体装置
JPH038113B2 (ja)
JPH04174547A (ja) 表面実装型電力用半導体装置
KR960702678A (ko) 모울드된 리드프레임 및 그 제조방법(a molded lead frame and method of making same)
JPH03104747U (ja)
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
US3679946A (en) Strip mounted semiconductor device
JPS6217381B2 (ja)
JPH0735403Y2 (ja) リードフレーム
US6621151B1 (en) Lead frame for an integrated circuit chip
JPH0419805Y2 (ja)
US5986332A (en) Integrated circuit leadframe incorporating overhanging leads
KR100321149B1 (ko) 칩사이즈 패키지
JP2870366B2 (ja) リードフレームへのフィルム貼付け装置
JPS5812452Y2 (ja) 半導体装置
JPS5931862B2 (ja) 半導体装置
JPH05235244A (ja) リードフレームおよびそれを用いた半導体装置
JPS61148849A (ja) 半導体装置
JPS60178636A (ja) 半導体装置