JPS605064B2 - サイリスタの制御装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、主信号の径路から主信号に重畳された制御
信号を分離して静電誘導形サィリスタの制御電極に印加
する径路を有するサィリスタの制御装置に関するもので
ある。

従釆のサィリスタの制御は、主電極以外の制御電極に制
御信号を印加するか、あるいは順阻止電圧以上の大きな
電圧を主電極に一時的に印加することにより行われてい
る。

前者の場合には３つの端子および制御信号として主電流
とは別の信号を必要とし制御方法が複雑になる欠点があ
り、特に遠方にあるサィリス夕を制御する場合に困難を
伴う。また後者の場合には主電流に影響を与えるという
大きな欠点を有している。この発明は上記欠点を除去し
たもので、静電誘導形サィリスタの主信号からこの主信
号に重畳された制御信号を分離し、この分離された制御
信号を静電誘導形サィリスタの制御電極に印加する手段
を設け、この手段によってサィリスタの制御を行うよう
にしたものである。

以下この発明について説明する。第１図はこの発明の一
実施例の概略を示す回路図で、サィリスターおよび制御
電極５と陽極３の間に挿入されたコンデンサ２で構成さ
れている。

直流または交流の主電流より高い周波数の交流またはパ
ルスの制御信号の重畳された電圧が、陽極３および陰極
４の間に印加されると制御信号はコンデンサ２を通って
制御電極５に印加され、サィリスターの制御が行われる
。ここで主電流の径路にコイルを挿入してもよく、その
場合には主電流と制御信号が、さらによく分離される特
徴がある。この発明の制御装置を従来のｐｎｐｎの４層
構造を有するサィリス外こ用いた場合について説明する
と、主電流に制御信号を重畳することは、例えそれが高
い周波数の交流またはパルスであっても、主電極に高い
電圧を印加することになり、それによりサィリスタはス
イッチする可能性がある。

サィリスタがスイッチしない制御信号の大きさにすると
きは、制御電極は陰極から見た電位は高くなっているが
、従来のｐｎｐｎ構造のサイリスタはキヤリヤ注入がな
ければスイッチオンをしない。すなわち、この方法は従
来のｐｎｐｎの構造を有するサィリスタに対してはあま
り利点をもたらさない。上記理由からこの発明は静電誘
導形サィリスタ（以下ＳＩＴと称す）に用いた場合に特
に利点がある。以下これについて説明する。まず、静電
誘導形サィリスタの構造と動作原理につき簡単に説明す
る。

第２図は静電誘導形サィリスタの一例を示す断面図であ
る。

陽極３はｎ形基板６にｐ形不純物を導入して形成されそ
の反対主面に櫛形または網目状に分布したｐ＋形の制御
電極５があり、さらにその上に気相成長等の方法で形成
したｎ層６１が存在し、その表面に接するところに選択
的に、または全面にｎ＋層を設けて陰極４が形成されて
いる。ＳＩＴの動作特性は第３図のように、通常のサィ
リスタと類似の陽極電流１＾−陽極・陰極間電圧Ｖ＾Ｋ
特性を示す。

しかしＳＩＴは陽極・陰極間電圧Ｖ小が順方向にかけら
れているときは通常は導適状態■であり、陰極・制御電
極間に負の電圧ＶＧが印加されることによって電流阻止
状態■となる。この電流阻止状態■を維持させるために
は負の電圧ＶＧおよび制御電流ＩＧを流しておかなけれ
ばならない。陽極電流１＾と制御電流ｌｃがお互いに同
時に流す必要がない場合にこの発明の特徴が最もよく発
揮される。陽極電流１＾を阻止状態に保つとき負の電圧
ＶＧを印加して制御電流ＩＧを流さなければならないの
は、順バイアスが陽極３と陰極４の間に印加されている
ため陽極３から正孔が、陰極４から電子が注入されてい
るので、それを制御電極５の静電ポテンシャルによりそ
の周囲に空乏層領域５１を形成することによって阻止す
るためであり、陽極から注入された正孔を制御電極５を
吸収して静電ポテンシャルの低下を防止することによっ
て、陽極・陰極間を阻止状態に保つのである。この制御
電極５に流れる制御電流ＩＧが流れなくなると、空乏層
領域５１に大量の電子と正孔が集積される結果、その電
流阻止能力を失ってしまうものと考えられる。従って、
ＳＩＴをオンさせるのは制御電流ＩＧを断ってしまえば
よい。またオン状態からオフ状態へ移行させるには、制
御電極５の間に存在する電子、正孔を制御電流ｌｃとし
て外に引き出してその密度を低下させて空乏層領域５１
を復活させなければならない。次にこの発明の動作につ
いて述べる。

第１図において主電流径路は始め導適状態とする。主電
流に車畳した負の制御信号が主電流のある時間入ってく
ると主電流径路中のインダクタンス分によって主電流径
路には大きな抵抗となり制御電極回路に進む。この際主
電流径路中にコイルを挿入すれば一層効果的である。こ
の負の制御信号により制御電極周辺の空乏層を拡大し陽
極電流を阻止する。この制御信号がなくなると再び主電
流径路はオン状態となる。この制御方式の利点は、主電
流径路内での何らかの原因によるサージ電流とか異常が
発生したとき、その電流の急激な変化には常に、高周波
成分を含んでいる結果、それによってＳＩＴを阻止状態
に保つ作用をしその結果、ＳＩＴを過電流から保護する
役目をするという点にある。

また遠方にあるサイリスタを制御する場合に配線等が非
常に容易になる利点をも有する。第４図、第５図、第６
図はこの発明の他の実施例を示すもので、第４図はコン
デンサ２を主電流径路に直列に挿入したもので、主電流
径路が制御信号径路より極めて高い周波数の場合に採用
される例であり、第５図、第６図はコイル７が制御回路
または主電流径路中に直列に挿入された場合であり、特
定の狭帯城の周波数での共振を利用することによって制
御信号と上記サージ等による誤信号との識別をするもの
である。

第７図は制御電極への信号電流の流れによって主電流が
どのように変化するかを示したもので、ａは陽極電流、
ｂは制御電極電圧、ｃは制御電流である。

主電流は制御電極が負にバイアスされたとき阻止され、
零バイアスまたは正にバイアスされたとき導適状態とな
るから、第７図ｂに示す電圧パルスによって第７図ａに
示すように主電流は断続される。このとき制御電極にも
電流が流れるが、その変化は第７図ｃのようになり、こ
の電流は通常のサイリスタまたはゲート・ターンオフサ
ィリス外こ比較して十分小さくできる利点を有している
。第８図はこの発明のさらに他の実施例を示すものであ
り、制御電極５に付加的にコンデンサ２（またはコイル
）を導入して主電流と異なる周波数の信号または瞬間的
なサージ電流が流れるとき、制御電極５に流れて主電流
を瞬時に断ち、サィリスタ１の保護を行うことができる
ものである。

その実施例において図示したような非線形素子８をコン
デンサ２と直列に接続し、ある大きさ以上の信号のみで
動作するようにしたものである。この第８図の実施例は
主サィリスタを制御する制御信号源からサィリスタ１の
制御電極５への主制御信号入力回路９および主電流径路
から分離された副制御信号の入力回路５′を併有する実
施例である。

ここに主制御信号と副制御信号との関係は両者が協同し
て所望の制御特性を実現する場合と、両者が異なる制御
動作態様に対応する場合とが考えられる。後の場合の例
として副制御信号が主電流径路に発生した異常電圧に対
応する場合がある。すなわち主制御信号による正常制御
動作中に主電流径路に異常に高い電圧パルスが加わった
とき、このパルス電圧は主電流径路より分離されて主サ
ィリスタ１の制御電極５に印加され主サィリスタ１を一
時的に阻止状態にすることにより前記回路を保護する。
この場合、副制御信号径路が一定電圧以上でのみ動作す
るように前記径路にゼナーダイオード、トランジスタ、
サイリスタのような非線形素子８を挿入しておくことが
有効である。一般に主制御信号系と副制御信号系との動
作態様が異なる場合、一方あるいは双方の径路に信号を
分離または選択する回路を挿入することが有効である。
なお、上述した実施例では制御電極５に印加される制御
信号は主回路径路より分離した信号成分のみであったが
、ころ発明はこれに限定されるものではない。

またこの発明の制御装置をサィリスタと共に集積化すれ
ば、１個の素子で前記の制御を行うことができ、非常に
小形かつ使用の簡便な素子なる利点がある。

以上詳細に説明したように、この発明は主信号径路から
制御信号を分離してサィリスタの制御電極を加え制御を
行うようにしたので、サイリスタを２端子で制御でき、
その制御信号が主電流に影響をおよぽさない小さなもの
でよい利点があり、既設の伝送路にそのま）挿入できる
利点を有し、主電流が直流、交流を問わず適用すること
ができる。

またその特性上、事故で伝送路に発生したサージから伝
送路およびそれに付随する機能を保護するという従来に
ない利点があり、非常に工業的価値の高いものである。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は静
電譲導形サィリスタの一例を示す断面図、第３図はＳＩ
Ｔの動作特性図、第４図、第５図、第６図はこの発明の
他の実施例を示す回路図、第７図ａ，ｂ，ｃは制御電極
への信号電流の流れによる主電流の変化の状態を示す波
形図、第８図はこの発明のさらに他の実施例を示す回路
図である。 図中、１はサイリス夕、２はコンデンサ、３は陽極、４
は陰極、５は制御電極、６はｎ形基板、７はコイル、８
は非線形素子、９は主制御信号入力回路である。 なお、図中の同一符号は同一または相当部分を示す。第
１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図

Claims (1)

1. 【特許請求の範囲】 １ 第１の導電型の半導体層中に埋設された第２の導電
   型の制御電極を有する静電誘導形サイリスタ、この静電
   誘導形サイリスタの主信号径路からこの主信号径路の主
   信号に重畳された制御信号を分離し、この分離された制
   御信号を前記制御電極に印加する手段を備え、この手段
   によって前記静電誘導形サイリスタを制御することを特
   徴とするサイリスタの制御装置。 ２ 制御信号は、交流の主電流にそれと周波数の異なる
   交流または直流を重畳した主信号径路中の電流中から特
   定の周波数成分の電流を分離したものである特許請求の
   範囲第１項記載のサイリスタの制御装置。 ３ 制御信号はサイリスタの制御電極の回路中に設けた
   共振回路により主信号径路中の電流から選択的に抽出し
   たものである特許請求の範囲第１項記載のサイリスタの
   制御装置。 ４ 制御信号は主信号径路に加えられる主電流とパルス
   信号を重畳したものの中からパルス信号のみをとり出し
   たものである特許請求の範囲第１項記載のサイリスタの
   制御装置。 ５ 制御信号は主信号径路中の電流から分離された後整
   流または平滑された脈流または直流である特許請求の範
   囲第１項乃至第４項のいずれかに記載のサイリスタの制
   御装置。 ６ 制御信号は主信号径路中の電流の急激な変化分をと
   り出したものである特許請求の範囲第１項記載のサイリ
   スタの制御装置。 ７ 制御信号をとり出す手段はサイリスタと共に集積化
   されたものである特許請求の範囲第１項乃至第６項のい
   ずれかに記載のサイリスタの制御装置。