JPS6051250B2 - 薄膜容量素子の製造方法 - Google Patents
薄膜容量素子の製造方法Info
- Publication number
- JPS6051250B2 JPS6051250B2 JP15650876A JP15650876A JPS6051250B2 JP S6051250 B2 JPS6051250 B2 JP S6051250B2 JP 15650876 A JP15650876 A JP 15650876A JP 15650876 A JP15650876 A JP 15650876A JP S6051250 B2 JPS6051250 B2 JP S6051250B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- capacitive element
- manufacturing
- trimming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は、異種の金属て構成する部分をレーザトリミン
グまたは放電トリミングを行なつて薄膜容量素子を製造
する方法に関するものである。
グまたは放電トリミングを行なつて薄膜容量素子を製造
する方法に関するものである。
第１図ａ−ｃは、窒化タンタル（ＴａＮ）を陽極化成し
て得られる５酸化タンタル（Ｔａ。０５）を誘電体とし
た薄膜容量素子の製造工程の一例てある。
て得られる５酸化タンタル（Ｔａ。０５）を誘電体とし
た薄膜容量素子の製造工程の一例てある。
すなわちこの工程は、（イ）第１図ａに示すクレースト
セラミック基板１を洗浄した後、その上面にタンタル膜
をスパッタリングにより形成し、ついで熱酸化して得ら
れた膜２に容量の下部導体となる窒化タンタル膜３をス
パッタリングにより形成する工程と、（口）第１図をに
示す窒化タンタル膜３の一部をフォトエッチングにより
除去した後窒化タンタル膜３の一部を陽極化成して５酸
化タンタルよりなる誘導体層４を形成する工程と、←→
第１図ｃに示す配線および誘導体層４の上部導体５を形
成するためのニクロム５ａ−金５ｂ−ニクロム５ｃを順
次蒸着した後、不要部分をフォトエッチングして除いて
容量と同時に素子トリミングパターンを形成する工程と
、さらに熱処理安定化、電極部形成工程とを経てで素子
トリミングする工程とからなつている。
セラミック基板１を洗浄した後、その上面にタンタル膜
をスパッタリングにより形成し、ついで熱酸化して得ら
れた膜２に容量の下部導体となる窒化タンタル膜３をス
パッタリングにより形成する工程と、（口）第１図をに
示す窒化タンタル膜３の一部をフォトエッチングにより
除去した後窒化タンタル膜３の一部を陽極化成して５酸
化タンタルよりなる誘導体層４を形成する工程と、←→
第１図ｃに示す配線および誘導体層４の上部導体５を形
成するためのニクロム５ａ−金５ｂ−ニクロム５ｃを順
次蒸着した後、不要部分をフォトエッチングして除いて
容量と同時に素子トリミングパターンを形成する工程と
、さらに熱処理安定化、電極部形成工程とを経てで素子
トリミングする工程とからなつている。
第２図はマスクパターンと素子トリミング部とについて
示す図で容量値は誘導体層４を覆つている上部導体７ａ
、７ｂおよび７ｃ面積に比例する。
示す図で容量値は誘導体層４を覆つている上部導体７ａ
、７ｂおよび７ｃ面積に比例する。
素子トリミング工程はレーザ光線のもつ優れた集束性に
よつて得られる高いエネルギー密度によりトリミング部
６のニクロム５ｃ−金５ｂ−ニクロム５ａに照射すると
瞬時に気化し除去することができる。すなわち上部電極
の島７ｂが生じ、７ｂの面積相当分だけ容量値が減少し
たことになる。
よつて得られる高いエネルギー密度によりトリミング部
６のニクロム５ｃ−金５ｂ−ニクロム５ａに照射すると
瞬時に気化し除去することができる。すなわち上部電極
の島７ｂが生じ、７ｂの面積相当分だけ容量値が減少し
たことになる。
従つて高精度の容量素子は上部電極の島７ｂおよび７ｃ
の面積を適当に複数個設置することにより満足てきる。
しかしレーザ光線により加工された断面は溶融温度が異
なるためニクロム層５ｃよりも金属層５をの気化速度が
早く一様でなくなる。
の面積を適当に複数個設置することにより満足てきる。
しかしレーザ光線により加工された断面は溶融温度が異
なるためニクロム層５ｃよりも金属層５をの気化速度が
早く一様でなくなる。
そのためニクロム層５ｃの剥離が生じやすくなる。この
こと・は薄膜容量素子の高安定、信頼性を損なう危険が
非常に大きく高精度の薄膜容量素子の実現が不可能とな
る。本発明の目的は、上記した従来技術の欠点を解決し
製造工数の増加および電気的特性の低下をき・たさない
薄膜容量素子の製造方法を提供するものである。
こと・は薄膜容量素子の高安定、信頼性を損なう危険が
非常に大きく高精度の薄膜容量素子の実現が不可能とな
る。本発明の目的は、上記した従来技術の欠点を解決し
製造工数の増加および電気的特性の低下をき・たさない
薄膜容量素子の製造方法を提供するものである。
上記目的を達成するため本発明は素子トリミング部分の
膜構成を単一金属膜とするものである。
膜構成を単一金属膜とするものである。
以下図面に基づいて本発明を詳しく説明する。第３図は
本発明の一実施例を説明する図で一部従来技術を流用す
る部分があるが製造工程順に記述する。まずグレーズド
セラミツク基板１の上面にタンタル膜をスパッタリング
により形成し、ついで熱酸化してタンタル熱酸化膜２を
形成し、これに容量の下部導体となる窒化タンタル膜３
をスパッタリングにより形成する。この窒化タンタル膜
３の一部をフォトエッチングにより除去した後、前記窒
化タンタル膜３の一部４を陽極化成して容量の誘電体と
して５酸化タンタルを形成する。配線および容量の上部
導体５を形成するためのニクロム５ａと金５ｂとニクロ
ム５ｃを順次蒸着した後、フォトエッチングして不要部
分を除去する。パターンを形成した後、さらに熱処理安
定化、電極形成工程を経て必要に応じてトリミング部８
にレーザ光線を照射して薄膜容量素子を得る。このトリ
ミング部は、第３図に示してあるごとく上部一導体５の
島状部７ｂ，７ｃはそれぞれ上部導体下部で窒化タンタ
ル膜３を経由して上部電極側の上部導体５に接続されて
いる。なお第３図は、トリミング部を二個設置したもの
で、トリミング部７ｂを切断した状態である。
本発明の一実施例を説明する図で一部従来技術を流用す
る部分があるが製造工程順に記述する。まずグレーズド
セラミツク基板１の上面にタンタル膜をスパッタリング
により形成し、ついで熱酸化してタンタル熱酸化膜２を
形成し、これに容量の下部導体となる窒化タンタル膜３
をスパッタリングにより形成する。この窒化タンタル膜
３の一部をフォトエッチングにより除去した後、前記窒
化タンタル膜３の一部４を陽極化成して容量の誘電体と
して５酸化タンタルを形成する。配線および容量の上部
導体５を形成するためのニクロム５ａと金５ｂとニクロ
ム５ｃを順次蒸着した後、フォトエッチングして不要部
分を除去する。パターンを形成した後、さらに熱処理安
定化、電極形成工程を経て必要に応じてトリミング部８
にレーザ光線を照射して薄膜容量素子を得る。このトリ
ミング部は、第３図に示してあるごとく上部一導体５の
島状部７ｂ，７ｃはそれぞれ上部導体下部で窒化タンタ
ル膜３を経由して上部電極側の上部導体５に接続されて
いる。なお第３図は、トリミング部を二個設置したもの
で、トリミング部７ｂを切断した状態である。
このトリミング部の窒化タンタル層の幅は、１００〜２
００ミクロン程度で長さは０．３〜１．５Ｔｍｍ程度で
容量の電気的特性には殆んど影響をおよぼさない。これ
によりレーザトリミング部には、異種金属による構成部
分をさけて他の単一金属とすれば、製造工数の増加を伴
なわないで実現できる。以上説明したことく本発明によ
れは、異種の金属構成する部分を同時に加工したときの
加工度合による膜剥離、さらに素子安定性、信頼性に対
しての影響を軽減した製造工数および電気的特性を同等
以上に保つ高精度、安定性および高信頼性の薄膜容量素
子を実現することができる。
００ミクロン程度で長さは０．３〜１．５Ｔｍｍ程度で
容量の電気的特性には殆んど影響をおよぼさない。これ
によりレーザトリミング部には、異種金属による構成部
分をさけて他の単一金属とすれば、製造工数の増加を伴
なわないで実現できる。以上説明したことく本発明によ
れは、異種の金属構成する部分を同時に加工したときの
加工度合による膜剥離、さらに素子安定性、信頼性に対
しての影響を軽減した製造工数および電気的特性を同等
以上に保つ高精度、安定性および高信頼性の薄膜容量素
子を実現することができる。
第１図は薄膜容量素子の製造工程の一例を示す図、第２
図は従来の薄膜容量素子の斜視図であり、第３図は本発
明による薄膜容量素子の斜視図である。 １：グレーズドセラミツク基板、２：タンタル熱酸化膜
、３：窒化タンタル膜、４：誘電体層、５ａ：ニクロム
膜、５ｂ：金膜、５ｃ：ニクロム膜、８：トリミング。
図は従来の薄膜容量素子の斜視図であり、第３図は本発
明による薄膜容量素子の斜視図である。 １：グレーズドセラミツク基板、２：タンタル熱酸化膜
、３：窒化タンタル膜、４：誘電体層、５ａ：ニクロム
膜、５ｂ：金膜、５ｃ：ニクロム膜、８：トリミング。
Claims (1)
- １ 薄膜集積回路の容量素子において素子トリミングを
施す部分の膜構成を単一金属膜とすることを特徴とする
薄膜容量素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15650876A JPS6051250B2 (ja) | 1976-12-27 | 1976-12-27 | 薄膜容量素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15650876A JPS6051250B2 (ja) | 1976-12-27 | 1976-12-27 | 薄膜容量素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5381940A JPS5381940A (en) | 1978-07-19 |
| JPS6051250B2 true JPS6051250B2 (ja) | 1985-11-13 |
Family
ID=15629286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15650876A Expired JPS6051250B2 (ja) | 1976-12-27 | 1976-12-27 | 薄膜容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051250B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5107541B2 (ja) * | 2006-08-22 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 絶縁膜形成方法および半導体装置の製造方法 |
-
1976
- 1976-12-27 JP JP15650876A patent/JPS6051250B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5381940A (en) | 1978-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6322711B1 (en) | Method for fabrication of thin film resistor | |
| US3996551A (en) | Chromium-silicon oxide thin film resistors | |
| US5081439A (en) | Thin film resistor and method for producing same | |
| US5329152A (en) | Ablative etch resistant coating for laser personalization of integrated circuits | |
| US3988824A (en) | Method for manufacturing thin film circuits | |
| JP4097694B2 (ja) | 受動素子を有する薄膜構造体を具える電子部品 | |
| JP2001044001A (ja) | 薄膜型抵抗器の構造及び抵抗値調整方法 | |
| JPH0531304B2 (ja) | ||
| US3778689A (en) | Thin film capacitors and method for manufacture | |
| JPS6123503B2 (ja) | ||
| JPS63246844A (ja) | 半導体ヒユ−ズ | |
| US3805210A (en) | Integrated circuit resistor and a method for the manufacture thereof | |
| JPH0510828A (ja) | 白金温度センサの製造方法 | |
| ES336790A2 (es) | Metodo de fabricacion de un circuito integrado por corro- sion selectiva de un substrato recubierto de capas multiplesde pelicula delgada, perfeccionado. | |
| JPH0322062B2 (ja) | ||
| JPS5938725B2 (ja) | 薄膜コンデンサの製造方法 | |
| JPS6313329B2 (ja) | ||
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPS63299160A (ja) | 半導体装置およびその製造方法 | |
| JPS61130061A (ja) | サ−マルヘツドの製造方法 | |
| JP2867981B2 (ja) | 半導体装置 | |
| JPH05243499A (ja) | 半導体集積回路およびその製造方法 | |
| JPS5835958A (ja) | 薄膜混成集積回路の製造方法 | |
| JPS60193367A (ja) | 混成集積回路の製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 |