JPS6051828B2 - テレビジヨン受像機 - Google Patents

Description

【発明の詳細な説明】 本発明は、一つのテレビジョン受像機の主画面上に同時
に、他チャンネルもしくは同一チャンネルより供給され
る副画面を挿入できる受像機に関するものであり、前記
副画面の画質を従来方式に比して、改善することを目的
としている。

以下従来例と対比させながら本発明の内容を詳細に説明
する。同一画面上に２つのチャンネルＩ）■の画像を吹
出する効果として第１図に示すものが考えられる。

チャンネルＩの全画面１とチャンネル■の画面２が第１
図ａＮｂのような状況の時、チャンネル■の画面２を縦
方向（以下垂直走査方向と称す）、横方向（以下水平走
査方向と称す）を各々ｌｎ画面面積にして、チャンネル
Ｉの主画面の１１９で、右下に吹出すると合成画面３が
えられる。このようなチャンネル■画面表示原理は例え
ば次のようになる。最初に、記憶回路にある一水平走査
期間に存在する絵素信号を、標本化周波数ｆｃｗで書き
込み、この水平走査期間にひきつづく、二つの水平走査
期間の絵素信号を無視し、再び前記と同様な書き込みを
行う。すなわちくり返し周期三水平走査期間（３Ｈ）で
、絵素信号を順次、記憶回路に書き込む。次にチャンネ
ル■の水平走査が合成画面３の■の部分を走引するとき
、前記記憶フ回路に書き込んだ信号を、書き込み標本化
周波数ｆｃｗの３倍の周波数ｆｃＲ■３ｆｃｗで、すべ
ての水平走査期間にわたつて（すなわち周期Ｈで）読み
出し、この読み出した信号をチャンネルＩの画像信号と
入れ替えることにより合成画面３を得る。５ 従来提案
されている上述のテレビジョン受像機では、次のような
欠点がある。

例えば、チャンネル■の画面２中に、水平走査方向に、
黒レベルの継続時間が標本化周期３Ｈに近い縞模様が存
在する場合、上記従来のものでは水平走査方向にわたり
３回に１回しか標本化しないので、記憶回路への書き込
み開始条件によつては、この縞模様は書き込みを全く無
視され、結果として縞模様の欠落した挿入画面５を映出
することになる。本発明は上記の欠点を改善し、合成画
面６中に示すような挿入画面７を提供せんとするもので
ある。

第２図ａは従来例による信号書き込み原理を通常の映出
画面２上に対応させて表現したものである。

斜線部８〜１０は第１図ｂに示したチャンネル■の縞模
様４からなる信号情報の一部を意味する。破線１１〜１
７は一水平走査方向にわたる絵素信号の書き込み状態を
示し、この破線１１〜１７からなる３水平走査期間（３
Ｈ）おきのくり返しが垂直走査線方向にわたる書き込み
を構成している。従つて、第２図ａの中では破線１１〜
１７で示した書き込み状態が縞模様４の斜線部６〜１０
からなる絵素の黒レベルと重ならず、よつて黒レベルを
全く書き込むことができない。すなわち前述のことき縞
模様の欠落した挿入画面５しか得られないことになる。
第２図ｂは本発明による書き込み原理を第２図ａと同様
にして、映出画面２上のタイミングに対応させて表現し
たものである。

斜線部１８〜２０は同じく、第１図に示したチャンネル
■の縞模様４からなる信号情報の一部を意味する。破線
２１〜２７、一点鎖線２８〜３牡二点鎖線３５〜４１は
各々一水平方向にわたる絵素信号書き込み状．態のタイ
ミングを示す。まずチャンネル■のある垂直同期期間Ｖ
１において、破線２１〜２７からなる三水平走査期間（
３ＦＩ）ごとのくり返しが垂直走査線方向にわたる書き
込みを構成しているものとする。この書き込みりよつて
斜線部１８〜２０よりなる画面情報４２は、記憶手段に
蓄積された後読み出され、チャンネルＩの垂直同期期間
Ｖ１″にわたり合成画面上に第３図ａに示すごとき挿入
画面４３を表示する。すなわち縞模様の斜線部１８〜２
０は第２図ａの場合と同様に書き込みく状態２１〜２７
より外れているので、挿入画面４３は全くの白画面とな
る。チャンネル■の次の垂直同期期間１１２においては
、一点斜線２８〜３４からなる３Ｈおきのくり返しが垂
直走査線方向にわたる書き込みを構成する。この書き込
みによつて、縞模様の斜線部１８〜２０よりなる画面情
報４２は記憶手段に蓄積された後読み出され、チャンネ
ルＩの垂直同期期間Ｖ２″にわたり、合成画面上には第
３図ｂに示すごとき挿入画面４４を表示する。すなわち
縞模様の斜線部１８〜２０は書き込み２８〜３４に重な
つているので、黒レベルを含んだ挿入画面４４となる。
チャンネル■におけるさらに次の垂直同期期間Ｖ３にお
いては、二点′鎖線３５〜４１からなる３Ｈおきのくり
返しが垂直走査線方向にわたる書き込みを構成する。こ
の書き込みによつて、縞模様の斜線部１８〜２０よりな
る画面情報４２は記憶手段に蓄積された後読み出され、
チャンネルＩの垂直同期期間Ｖ３″にわ・たり、合成画
面上には第３図ｃに示すごとき挿入画面４５を表示する
。すなわち第３図ｂの場合と同様に、縞模様の斜線部１
８〜２０は書き込み３５〜４１に重なつているので、黒
レベルを含んだ挿入画面４５となる。上記の説明から容
易にわかるように、破線２１〜２７、一点鎖線２８〜３
４、二点鎖線３５〜４１に代表される三種の異なる書き
込み状態のタイミングをチャンネル■における垂直同期
期間■１，■２，■３，■１，■２，Ｖ３・・・・・と
順次くり返せば、各々対応したチャンネルＩにおける読
み出し垂直同期期間■１″，Ｖ２″，Ｖ３″，Ｖ１″，
Ｖ２″，Ｖ３″・・に対応して挿入画面は４３，４４，
４５，４３，４４，４５・・・・・・と順次くり返して
映出される。

従つてあたかもすべての垂直同期期間に縞模様が存在す
るがごとき斜覚効果を得ることができる。このように、
従来例において例えは３Ｈ周期で固定してくり返されて
いた書き込み状態タイミング１１〜１７に対し、第２図
ｂの説明のように各垂直同期ごとに書き込むべき位置を
判定し、変調すれば、画質改善効果を実現し得ることが
明白である。なお上述の説明では、水平走査方向に対す
る書き込みを行うか否かの選択周期は３Ｈで行ない、従
つて垂直走査方向に対しては三つの書き込み状態を順次
変調したが、この数は三に限定されることなく、一般に
ｎ（整数）としては本発明の効果が得られることはもち
ろんである。第４図は、本発明のテレビジョン受像機の
一実施例を示すブロック図である。

アンテナ４６を介し、独立したチューナ、映像中間周波
増幅回路、映像検波回路、映像増幅回路より構成される
チヤンナルＩ（以下ＣｈＩと略記する）の受信システム
４７、同じくチャンネル■（Ｃｈ■）の受信システム４
８に、受信信号がそれぞれ加えられ、独立したＣｈＩの
映像信号４９、Ｃｈ■の映像信号５０がえられる。ブロ
ック５１はＣｈ■の垂直同期信号■■５３、および水平
同期信号Ｈ■５４を発生する回路、ブロック５２はＣｈ
Ｉの垂直同期信号ＶＩ５５および水平同期信号ＨＩ５６
を発生する回路である。タイミングブロック５７は上記
同期信号ＶＩＩ，Ｈ■，ＶＩ，ＨＩを入力として受け、
記憶回路素６０を駆動するタイミングパルス系５８を発
生する回路である。記憶回路系６０は映像信号５０を入
力として受け、前記のタイミングパルス系５８の情報に
従つて、書き込み、蓄積、読み出し、および本発明の原
理である第２〜第３図を用して詳述した書き込み判定変
調機能を実現する。信号合成ブロック６３は、記憶回路
系６０からの読み出し映像信号出力６１，６２とＣｈＩ
の映像信号４９を、タイミングブロック５７からの制御
信号５９によつて合成し、この合成映像信号６４がＣＲ
Ｔ６７に加えられて合成画面をえる。なお、第４図では
記憶回路系６０は２系列の記憶回路６５，６６にて構成
される場合を示し、一方の記憶回路６５が書き込み状態
のときは他方の記憶回路６６は読み出し状態にあり、一
垂直同期ごとに相互の状態は反転される。本発明の特徴
をさらに明確にするために、記憶回路系６０を構成する
記憶回路６５，６６とタイミングパルス系５８とについ
て、詳しい実施例を示して説明する。

第５図は記憶回路６５または６６の構成を示す。

ブロック６８はＮＨ（整数）ビットの水平走査方向シフ
トレジスタである。ブロック６９は水平走査方向ＮＨビ
ット、垂直走査方向Ｎｖビットよ．りなるマトリックス
状の記憶部で、一水平走査方向に配列されたＮＨビット
の記憶部中の画素情報を並列に垂直走査方向に転送する
機能を有する。ブロック７０はブロック６８と同様に、
ＮＨビットの水平走査方向シフトレジスタである。入力
信号の書き込み動作７１は、シフトレジスタ６８を、信
号標本化クロック、すなわち書き込み周波数Ｆｃぃて動
作させ、一水平走査方向の画素数であるＮＨビットを一
組として、一水平走査期間Ｈ内に完了するように、かつ
くり返し周期は訃１（第１〜３図に示した場合ではｎ＝
３に相当している）でくり返される。シフト動作７２は
前述のＨ期間内にシフトレジスタ６８に書き込まれを一
組としてのＮＨビットの画素情報を、くり返し周期ｍｌ
で、かつ前記書き込み動作の行なわれない（ｎ−１）Ｈ
期間にマトリックス状記憶部６９の第１行目に並列転送
するものである。動作７１と７２を一垂直走査期間内に
合計Ｎｖ回くり返せばマトリックス状のすべてにＮＨＸ
Ｎｖビットよりなる画素情報の書き込みを完了できる。
シフト動作７３はシフト動作７２の逆動作であり、マト
リックス状記憶部６９の第Ｎｖ行目に書き込まれている
ＮＨビットからなら一水平走査方向に対応する画素情報
を、くり返し周期Ｈで、かつ水平同期ブランキング期間
に、シフトレジスタ７０に並列転送するものである。読
み出し動作７４は、シフトレジスタ７０を読み出し周波
数Ｆ。Ｒ＝ＮｆＣＷで動作させることにより、前述のよ
うな転送動作７３によつてシフトレジスタ７０の各ＮＨ
ビットに移された画素情報を、おのおの一水平走査期間
Ｈ内に、出力信号として送出するものである。動作７３
と７４を一垂直走査期間内に合計Ｎｖ回くり返せばＮＨ
ＸＮｖビットよりなるすべての画素情報の読み出しを完
了できる。第５図に示したブロック６８〜７０および各
動作７０〜７４を有する記憶回路６５は一例として電荷
転送素子を用いて実現できる。

すなわちシフトレジスタ６８，７０はＮＨビットからな
る電荷転送遅延線で、マトリックス状記憶部６９はＮＨ
×Ｎｖ個の電荷転送素子の配列によつて容易に構成可能
なものである。次に第５図に示した記憶回路６５を電荷
転送素子を用いて構成した実施例について、それを駆動
し、第１図〜第３図に示したような画質改善効果を上げ
得る前記判定変調機能を可能とするタイミングパルス系
５８の構成を以下に説明する。

第６図は再びｎ＝３とした場合を例にとり、第２図ｂに
示した書き込み原理と対応づけたタイミングチャートで
ある。パルス系７５，７６，７７等が第５図で定義した
書き込み動作７１とシフト動作７２のタイミングを支配
する。各パルス系７５，７６，７７の内部構成は各々異
なる性質のパルス列７８，７９，８０よりなる。これら
各パルス列７８〜８０は、時間軸ｔに対してくり返し周
期が３Ｈ（この場合の水平同期期間ＨはＣｈ■のそれで
ある。）で相互に位相が回転し、かつＮｖ個のパルスか
ら構成されている。すなわちパルス系７５，７６，７７
が、第２図ｂで書き込み原理を説明する時に定義したチ
ャンネル■の垂直同期期間Ｖｌ，■２，Ｖ３にわたる書
き込みに各々対応する。第６図の例では第４図に示した
ように記憶回路系６０が二系統の記憶回路６５，６６よ
りなり、これらを一垂直同期ごとに、相互に書き込み状
態、読み出し状態と切り替える方式に対応すべく、Ｖｌ
，Ｖ２，Ｖ３からなる一連の変調された書き込みの周期
は６Ｖすなわち３フレームに設定している。従つてパル
ス系７５〜７７は記憶回路６５または６６のいづれか一
方に加えられるべきパルス系であり、他方の記憶回路に
はパルス系７５〜７７を一垂直同期期間だけ位相シフト
したパルス系が加えられている。上記のパルス系７５〜
７７とチャンネル■の垂直同期期ト■１，Ｖ２，■３と
の対応から明らからよ，うにパルス列７８における各タ
イミング８１，８２，８３・・・・・が第２図にて破線
２１，２２，２３・・・・で表現した一水平方向の書き
込み状態の開始タイミングに対応し、同じく、パルス列
７９における各タイミング８４，８５，８６・・・・・
が第２図にて一点鎖線２８，２９，３０で表現した書き
込み状態に対応し、さらにパルス列８０における各タイ
ミング８７，８８，８９・・・・・・が、第２図にて二
点鎖線３５，３６，３７で表現した書き込み状態に対応
する。

さらにタイミング８１〜８３，８４〜８６，８７〜８９
・・・・はまた第５図で定義したシフト動作７２および
それと同時に生ずるマトリックス状記憶部６９の垂直走
査方向転送動作を起動するタイミングであることも付記
する。

第７図にはパルス系７５〜７７・・・で発生されたタイ
ミング８１〜８９・・・からシフトレジスタ６８に加え
られるべき駆動パルスが構成されることを示した。

すなわちタイミング８１，８２，８４，８７より各パル
ス列９０，９１，９２，９３が構成されている。上記パ
ルス列９０〜９３は各々、くり返し周波数Ｆｃｖ，で、
くり返し回数ＮＨ個のパルスによつて構成されることが
条件である。映像信号５０とパルス列９０〜９３・・・
・・・が時間的に重なつた部分でシフトレジスタ６８に
書き込みが行なわれる。一方、第６図において、パルス
系９４〜９５等は第５図で定義した読み出し動作７４と
シフト動作７３のタイミングを支配している。

パルス系９４，９５の内部構成はパルス列９６よりなる
。このパルス列９６はくり返し周期がＨ（この場合の水
平同期周期Ｈは、読み出し時であるから、ＣｈＩのそれ
を意味する。）でＮｖ個からなるパルスから構成されて
いる。パルス列９６に存在するタイミング９７〜１０１
・・・は第５図で定義したシフト動作７３およびそれと
同時に生ずるマトリックス状記憶部６９の垂直走査方向
転送動作を起動するタイミングである。パルス系９４〜
９５より上述の条件に従つて発生されるパルス列９６の
タイミング９７〜１０１からシフトレジスタ７０に加え
るべき駆動パルスが構成できることを第８図に示す。

すなわちパルス列９６のタイミング９７，９８，９９・
・・より各々パルス列１０２，１０３，１０４・・・・
が構成される。パルス列１０２〜１０４は各々、くり返
し周波数ＦｃＲ＝ＮｆＯぃで、くり返し回数ＮＨ個のパ
ルスによつて構成されることが条件である。このように
して各パルス列１０２〜１０４によつて制御され、記憶
回路６５または６６から読み出された信号１０５〜１０
７は、ＣｈＩの映像信号４９と、前述の合成ブ七クク６
３により合成され、第８図ａに図示するような合成映像
信号６４となる。読み出しされた信号１０５〜１０７の
状態・は、読み出し垂直同期期間■１″，■２″・・・
・ごとに変化していることは、第２図ｂおよび第３図に
示した本発明の原理から明らかである。第９図に、前記
第６図に示した説明したパルス列７８〜８０を発生させ
る変調器の一実施例を異・なる書き込み状態の数として
ｎ＝３として示す。

さらにその時人力として変調器に印加されるパルス、お
よび変調器の各部で発生するパルスを第１０図に示す。
端子１２７，１２８が入力端子、端子１２９，１２８が
出力端子である。入力端子１ノ２７すなわちＪ−Ｋフリ
ップフロップ１０８のクロック端子に垂直同期Ｖのタイ
ミングパルス１５３が加えられるとＪ−Ｋフリップフロ
ップ１０８のＱ端子１１３、Ｏ端子１１４には各々パル
ス１５４，１５５が発生し、Ｊ−Ｋフリップフロップ１
０９のＱ端子１１５にはパルス１５６，Ｊ−Ｋフリップ
フロップ１１０のＱ端子１１６にはパルス１５７ＮＡＮ
Ｄ回路１４５の出力端子１１７にはパルス１５８が発生
する。すなわちＪ−Ｋフリップフロップ１０８は２分周
ロジック、Ｊ−Ｋフリップフロップ１０９，１１０とＮ
ＡＮＤ回路１４５は３分周ロジックとして動作する。パ
ルス１５４とパルス１５６をＡＮＤ回路１３１に通すと
端子１１８にパルス１５９が、パルス１５４とパルス１
５７をＡＮＤ回路１３２に通すと端子１１９にパルス１
６０が、パルス１５４とパルス１５８をＮ１回路１３３
に通すと端子１２０にパルス１６１が、パルス１５５と
パルス１５６をＡＮＤ回路１３４に通すと端子１２１に
パルス１６２が、パルス１５５とパルス１５７をＡＮＤ
回路１３５に通すと端子１２２にパルス１６３が、パル
ス１５５とパルス１５８をＡＮＤ回路１３６に通すと端
子１２３にパルス１６４が各々発生する。これら６種の
パルス１５９〜１６４はハイレベルが一垂直同期期間Ｖ
で、くり返し周期が６■となつており、相互に位相回転
したパルスである。従つて、パルス１５９〜１６１の組
が第６図に示した■１，■２，Ｖ３よりなる各垂直同期
期間を選定する論理判定として使え、パルス１６２〜１
６４の組が■１，■２，Ｖ３の各垂直同期期間を■だけ
移相した各垂直同期期間を選定する論理判定として使え
ることが明らかである。入力端子１２８すなわちＪ−Ｋ
フリップフロップ１１１および１１２のクロック端子に
水平同期Ｈのタイミングパルス１６５が加えられると、
Ｊ−Ｋフリップフロップ１１１のＱ端子１２４にパルス
１６６、Ｊ−Ｋフリップフロップ１１２のＱ端子１２５
にパルス１６７、ＮＡＮＤ回路１４６の出力端子１２６
にパルス１６８が発生する。すなわちＪ−Ｋフリップフ
ロップ１１１，１１２とＮＡＮＤ回路１４６は、水平同
期Ｈの３分周パルス発生器として動作する。第１０図に
示す各パルスのタイミング関係より、パルス１６２とパ
ルス１６６をＡＮＤ回路１３７に通せば、端子１４７に
、発生するパルスがパルス列７８を、パルス１６３とパ
ルス１６７をＡＮＤ回路１３８に通せば端子１４８に発
生するパルスがパルス列７９をパルス１６４とパルス１
６８をＡＮＤ回路１３９に通せば端子１４９に発生する
パルスがパルス列８０をそれぞれ形成するタイミングを
発生することが明らかである。よつて、端子１４７，１
４８，１４９に発生されたパルスを０Ｒ回路１４３で合
成すれば、一連のパルス系７５，７６，７７を順次連続
して発生するためのトリガ−パルス系を端子１２９に得
ることができる。同じようにして、端子１５０，１５１
，１５２に発生されるパルスを０Ｒ回路１４４で合成す
れば上記トリガ−パルスを一垂直同期位相したトリガ−
パルス系を端子１３０に得る。ここで二端子１２９と１
３０による２系統の出力を必要とすることは第４図で記
憶回路系６０を二つの記憶回路６５，６６で構成すると
したことによるものであつてことを再記しておく。上記
実施例によれば、チャンネル■のテレビジョン信号の水
平走査線数の３本ごとに１本の割合で、ＮＨ個からなる
水平方向の標本化信号として、一垂直走査期間当りＮｖ
回記憶回路に書き込むに際して、前記３本のうちのどの
１本を選んで書き込むかを各垂直走査期間ことに判定し
て可変できる変調器を備えたことにより、チャンネル■
に縞模様のような垂直方向にくり返される黒レベルの信
号等が欠落して記憶されることがないため、このチャン
ネル■の画像を一部に挿入した画像を映出したときに、
従来に比べて画質を改善することが可能となつた。

なお上記てはｎ＝３として水平走査線数の３本ごとを一
組したが、挿入画面の大きさに応じてこのｎ（整数）を
任意に変えることが可能で、その場合は第９図にした変
調器の分周ロジックを変更”する必要があることはいう
までもない。また上記では相互に位相が回転してゆくパ
ルスを形成して一垂直期間ごとに水平走査線の３本中か
ら１本を順次書き込む構成としたが、３本の水平走査線
の組から任意に選んで書き込むいわゆるランダムな・パ
ルスを用いる変調器を構成することも容易で、この場合
にも上述の実施例と同様の画質改善が可能である。以上
のように本発明は、２つのチャンネルの画像を合成して
ひとつのＣＲＴに映出するテレビジノヨン受像機におい
て、一旦記憶されるチャンネルの画線像信号の各垂直走
査期間ことに、数本の水平走査線の組から一本を選び出
すにあたり、その選び方を適度に変化させる変調器を備
えたことにより、挿入された画像の垂直方向の情報欠落
を防止し、画質を改善することの可能な非常に有用なも
のである。

【図面の簡単な説明】

第１図は２つの画面をひとつの受像面に映出するテレビ
ジョン受像機の受像面を示す正面図、第２図は従来例と
本発明の一実施例を比較説明するための副画面情報の模
式図、第３図は本実施例の副画面情報による画面の図、
第４図は本発明の一実施例を示ずブロック図、第５図は
本実施例の記憶回路の機能の模式図、第６図、第７図、
第８図は記憶回路への入出力のタイミングチャート、第
９図はタイミングパルス系を形成するための変調器の回
路図、第１０図は変調器の要部波形図である。 ４７・・・・・・チャンネルＩの受信システム、４８・
・・・・チャンネル■の受信システム、５１，５２・・
・同期パルス発生回路、５７・・・・・タイミングブロ
ック、６３・・・・・・信号合成ブロック、６５，６６
・・記憶回路。

Claims (1)

【特許請求の範囲】
1. １ 第１、第２の異なるテレビジョン信号を同時に受信
   し、第１と第２の映像信号を得る手段と、前記２つの映
   像信号からそれぞれ垂直と水平の同期信号を得る手段と
   、前記第２の映像信号を書き込む記憶手段と、前記各種
   の同期信号を入力となし前記記憶手段を駆動するパルス
   を発生する駆動手段と、前記記憶手段から前記駆動手段
   のパルスにより読み出された第２の映像信号を、前記パ
   ルスの制御により前記第１の映像信号の一部に挿入して
   合成画像を形成する合成手段と、この合成手段の出力を
   映出する映出手段とを備え、前記駆動手段に、第２のテ
   レビジョン信号の水平走査線数のｎ本を一組としてこの
   ｎ本から１本の割合で、一垂直走査期間当りＮ＿Ｖ回前
   記記憶手段に書き込むにあたり、前記水平走査線のｎ本
   一組からどの一本を選択するかを判定しさらに各垂直走
   査期間ごとにその選択する位置を変化させる変調手段を
   設け、前記変調手段の出力により選択された一水平走査
   線をＮ＿Ｈ個の標本化画素信号となして記憶することを
   特徴とするテレビジョン受像機。