JPS6051901A - 高感度コンパレ−タ - Google Patents
高感度コンパレ−タInfo
- Publication number
- JPS6051901A JPS6051901A JP15811883A JP15811883A JPS6051901A JP S6051901 A JPS6051901 A JP S6051901A JP 15811883 A JP15811883 A JP 15811883A JP 15811883 A JP15811883 A JP 15811883A JP S6051901 A JPS6051901 A JP S6051901A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- terminal
- switch
- voltage
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000035945 sensitivity Effects 0.000 title claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 238000010586 diagram Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、高性能アナログーディノタル変換器等に石い
られる高感度コンパレータに関する。
られる高感度コンパレータに関する。
一般に、アナログ−ディジタル変換器（Ａ／Ｄ変換器）
においては、加えられるアナログ入力が一定周期でサン
プルされたのち、それぞれディジタル値に変換されて得
られるようになっている。ところで、」ユ記のごとくサ
ンプルされたアナログ値は、最低の状態において非常に
小さな値を示すが。
においては、加えられるアナログ入力が一定周期でサン
プルされたのち、それぞれディジタル値に変換されて得
られるようになっている。ところで、」ユ記のごとくサ
ンプルされたアナログ値は、最低の状態において非常に
小さな値を示すが。
内蔵されているコン／やレータの入力に与えられる値と
して２通常］ ｍＶ程度以上が必要であった。しかし、
最近要望の大きい高性能Ａ／Ｄ変換器においては、コン
パレータの入力に数１０μＶの最僚値の加えられる場合
があり、ディジタル値への変換に対してこのような従来
の低感度コン・やレータテハ適合しないという問題があ
った。
して２通常］ ｍＶ程度以上が必要であった。しかし、
最近要望の大きい高性能Ａ／Ｄ変換器においては、コン
パレータの入力に数１０μＶの最僚値の加えられる場合
があり、ディジタル値への変換に対してこのような従来
の低感度コン・やレータテハ適合しないという問題があ
った。
本発明の目的は、」−記従来の問題点を解決し。
微小な入力電圧を受けるも、感度を大きく増大させるこ
とによって、高性能Ａ／Ｄ変換器等に使用することので
きる高感度コン・ぐレータを提供することにある。
とによって、高性能Ａ／Ｄ変換器等に使用することので
きる高感度コン・ぐレータを提供することにある。
本発明によれば、ｎ個（ｎ≧２の整数）のコンデンサと
、これ等ｎ個のコンデンサの全部を並列に接続するこれ
等コンデンサの両端相互の間にそれぞれ挿入された計２
（ｎ−１）個の第１のスイッチ群と、これ等ｎ個のコ
ンデンサの全部を直列に接続度えするために、これ等の
コンデンサの充電電圧がそれぞれ加えられるような同一
方向を有するこれ等相互の正負端子間に挿入された計（
ｎ−１）個の第２のスイッチ群と、前記ｎ個のコンデン
サが直列に接続される際における最下段のコンデンサの
直列接続側端子と入力端子との間に挿、入された第３の
スイッチと、前記最下段のコンデンサの他方の端子を接
地し、かつ前記ｎ個のコンデンサが直列に接続された状
態における最上段のコンデンサの他方の端子と接地間に
現われる電圧の加えられるコンパレータ増幅回路と、第
１ステツプにおいて前記ｎ個のコンデンサを並列に接続
して入力電圧によシこれ等のコンデンサを充電するため
に、前記第１のスイッチ群と前記第３のスイッチとを接
続側に切替え、予め決められた時間経過ののち、第２の
ステップにおいて前記第１のスイッチ群と前記第３のス
イッチとを断にし、前記第２のスイッチ群を接続側に切
替える制御手段とを備え、これによって、入力電圧のｎ
倍の電圧を前記コンパレータ増幅回路に与えるようにし
た高感度コン・ぐレータが得られる。
、これ等ｎ個のコンデンサの全部を並列に接続するこれ
等コンデンサの両端相互の間にそれぞれ挿入された計２
（ｎ−１）個の第１のスイッチ群と、これ等ｎ個のコ
ンデンサの全部を直列に接続度えするために、これ等の
コンデンサの充電電圧がそれぞれ加えられるような同一
方向を有するこれ等相互の正負端子間に挿入された計（
ｎ−１）個の第２のスイッチ群と、前記ｎ個のコンデン
サが直列に接続される際における最下段のコンデンサの
直列接続側端子と入力端子との間に挿、入された第３の
スイッチと、前記最下段のコンデンサの他方の端子を接
地し、かつ前記ｎ個のコンデンサが直列に接続された状
態における最上段のコンデンサの他方の端子と接地間に
現われる電圧の加えられるコンパレータ増幅回路と、第
１ステツプにおいて前記ｎ個のコンデンサを並列に接続
して入力電圧によシこれ等のコンデンサを充電するため
に、前記第１のスイッチ群と前記第３のスイッチとを接
続側に切替え、予め決められた時間経過ののち、第２の
ステップにおいて前記第１のスイッチ群と前記第３のス
イッチとを断にし、前記第２のスイッチ群を接続側に切
替える制御手段とを備え、これによって、入力電圧のｎ
倍の電圧を前記コンパレータ増幅回路に与えるようにし
た高感度コン・ぐレータが得られる。
次に９本発明による高感度コン・やレータについて実施
例を挙げ１図面を参照して説明する。
例を挙げ１図面を参照して説明する。
第１図は本発明による実施例の構成を回路図により示し
たものである。この図において、１はサンプルされたア
ナログ入力の与えられる入力端子。
たものである。この図において、１はサンプルされたア
ナログ入力の与えられる入力端子。
２は比較出力端子、３け端子１に加えられる入力信号の
サンプル周期に等しいパルス入力をうけるクロック信号
入力端子である。４〜８は入力信号により充電されるコ
ンデンサであり、この例においてはｎ ＝ ５個の場合
を示している。９は入力信号印加用のスイッチ、１０〜
１７はコンデンサ４〜Ｂの全部を並列に接続するための
スイッチ。
サンプル周期に等しいパルス入力をうけるクロック信号
入力端子である。４〜８は入力信号により充電されるコ
ンデンサであり、この例においてはｎ ＝ ５個の場合
を示している。９は入力信号印加用のスイッチ、１０〜
１７はコンデンサ４〜Ｂの全部を並列に接続するための
スイッチ。
１８〜２１はコンデンサ４〜８を直列に接続するための
スイッチである。２２は数倍にアップされた入力電圧の
加えられるコン・ぐレータ増幅回路。
スイッチである。２２は数倍にアップされた入力電圧の
加えられるコン・ぐレータ増幅回路。
２３は端子３からのクロック信号をうけて、スイッチ９
〜２１の切替えを制御する制御回路である。
〜２１の切替えを制御する制御回路である。
なお、コンデンサ４−８の直列に接続される状態におけ
る最下段のコンデンサ４の入力信号を印加する側と反対
側の端子を接地し、最上段のコンテ（５） ンサ８の直列接続される側と反対側の端子はコンパレー
タ増幅回路２２の正入力端子に接続し、負入力端子は接
地される。制御回路２３は２例えば。
る最下段のコンデンサ４の入力信号を印加する側と反対
側の端子を接地し、最上段のコンテ（５） ンサ８の直列接続される側と反対側の端子はコンパレー
タ増幅回路２２の正入力端子に接続し、負入力端子は接
地される。制御回路２３は２例えば。
フリップフロツノのごとき回路で構成される。そして、
端子３からクロック・ぐルスをうけると、その周期を第
１および第２の２つのステップ区間に分け、出力端子Ｓ
１からは２例えば第１のステップ区間に高レベル“１”
、第２のステップ区間・に低レベル°°０″を出力し、
出力端子Ｓ２からは、第１のステップ区間に低レベル“
Ｉ Ｑ ＄１．第２のステップ区間に高レベル゛′１″
が得られるようになっている。
端子３からクロック・ぐルスをうけると、その周期を第
１および第２の２つのステップ区間に分け、出力端子Ｓ
１からは２例えば第１のステップ区間に高レベル“１”
、第２のステップ区間・に低レベル°°０″を出力し、
出力端子Ｓ２からは、第１のステップ区間に低レベル“
Ｉ Ｑ ＄１．第２のステップ区間に高レベル゛′１″
が得られるようになっている。
このような回路の動作について説明すると、まず、端子
１にサンプルされた入力電圧Ｖが加えられると、これと
同期して端子３に与えられるクロック信号Ｃによ多制御
回路２３の出力Ｓ１が°゛１″（Ｓ２は′”０”）とな
って、スイッチ９〜１７の全部が接続側に切替えられる
。その結果、端子】に加えられた入力電圧Ｖにより、並
列に接続された全部のコンデンサ４〜８は充電され、コ
ンデンサ４〜８の端子電圧はＶに等しくなる。この状態
を（６） 第１のステツノとする。このステップが予め決められた
時間（この時間は充電時の回路のタイムコンスタント等
に関係して定められる）経過すると。
１にサンプルされた入力電圧Ｖが加えられると、これと
同期して端子３に与えられるクロック信号Ｃによ多制御
回路２３の出力Ｓ１が°゛１″（Ｓ２は′”０”）とな
って、スイッチ９〜１７の全部が接続側に切替えられる
。その結果、端子】に加えられた入力電圧Ｖにより、並
列に接続された全部のコンデンサ４〜８は充電され、コ
ンデンサ４〜８の端子電圧はＶに等しくなる。この状態
を（６） 第１のステツノとする。このステップが予め決められた
時間（この時間は充電時の回路のタイムコンスタント等
に関係して定められる）経過すると。
制御回路２３の出力Ｓ１は°゛０″となってスイッチ９
〜１７け断となり、並列状態から切離されたコンデンサ
４〜８のそれぞれには端子電圧Ｖが保持される。これに
引続いて、制御回路２３の出力Ｓ２が“′１″となり、
スイッチ１８〜２１は接続側に切替られる。これに」：
リコンデンザ４〜８は直列となってコンノミレータ増幅
回路２２の正端子へＶ。−５Ｖが与えられる。コンデン
サ４〜８が並列状態から切離されて直列に切替えられ、
電圧Ｖ。がコン・モレータ増幅回路２２に加えられるま
での状態を第２のステップとする。かくして、第１およ
び第２のステップからなるサンプル周期の繰返しにより
、り１１子１に与えられるサンプルされた入力電圧は、
それぞれ５倍されて順次コンパレータ２２の入力側に与
えられる。
〜１７け断となり、並列状態から切離されたコンデンサ
４〜８のそれぞれには端子電圧Ｖが保持される。これに
引続いて、制御回路２３の出力Ｓ２が“′１″となり、
スイッチ１８〜２１は接続側に切替られる。これに」：
リコンデンザ４〜８は直列となってコンノミレータ増幅
回路２２の正端子へＶ。−５Ｖが与えられる。コンデン
サ４〜８が並列状態から切離されて直列に切替えられ、
電圧Ｖ。がコン・モレータ増幅回路２２に加えられるま
での状態を第２のステップとする。かくして、第１およ
び第２のステップからなるサンプル周期の繰返しにより
、り１１子１に与えられるサンプルされた入力電圧は、
それぞれ５倍されて順次コンパレータ２２の入力側に与
えられる。
なお、」−；記の実施例においては、充電用のコンデン
サとしてｎ ＝ ５個使用の場合を例に挙げたがユこれ
に限定されることなく、あるいはコンデンサの数および
これに対応するスイッチの切替を制御することによって
、見かけ上のコンパレータの入力感度を任意に変えるこ
とができる。
サとしてｎ ＝ ５個使用の場合を例に挙げたがユこれ
に限定されることなく、あるいはコンデンサの数および
これに対応するスイッチの切替を制御することによって
、見かけ上のコンパレータの入力感度を任意に変えるこ
とができる。
また、上記実施例においては、制御回路２３の制御出力
としてＳ、およびＳ２の例を挙げたが、スイッチ９〜１
７の動作機能とスイッチ１８〜２１の動作機能とを逆に
しておけば、“１″と１１０ Ｉ＋とからなる１出力で
第１および第２のステップ制御が可能であることは言う
までもない。さらに、使用されるスイッチとしてＭＯＳ
スイッチを採用すれば、小型にして、かつ高速性が得ら
れる。
としてＳ、およびＳ２の例を挙げたが、スイッチ９〜１
７の動作機能とスイッチ１８〜２１の動作機能とを逆に
しておけば、“１″と１１０ Ｉ＋とからなる１出力で
第１および第２のステップ制御が可能であることは言う
までもない。さらに、使用されるスイッチとしてＭＯＳ
スイッチを採用すれば、小型にして、かつ高速性が得ら
れる。
以上の説明によシ明らかなように２本発明によれば、複
数のコンデンサを並列から直列に切替制御することによ
って、コンデンサの数に関係してコンパレータの入力感
度を任意に大きくすることができるから、微小な入力電
圧でも動作する高性能Ａ／Ｄ変換器等に適用してその性
能および信頼性を向上すべく得られる効果は大きい。
数のコンデンサを並列から直列に切替制御することによ
って、コンデンサの数に関係してコンパレータの入力感
度を任意に大きくすることができるから、微小な入力電
圧でも動作する高性能Ａ／Ｄ変換器等に適用してその性
能および信頼性を向上すべく得られる効果は大きい。
第１図は本発明による実施例の構成を示す回路図である
。この図において、４〜８はコンデンサ。 ９〜２１はスイッチ、２２はコンパレータ増幅回路、２
３は制御回路である。 ３
。この図において、４〜８はコンデンサ。 ９〜２１はスイッチ、２２はコンパレータ増幅回路、２
３は制御回路である。 ３
Claims (1)
- 【特許請求の範囲】 １、ｎ個（ｎ≧２の整数）のコンデンサと、これ等ｎ個
のコンデンサの全部を並列に接続するこれ等コンデンサ
の両端相互の間にそれぞれ挿入された計２ （ｎ −１
）個の第１のスイッチ群と、これ等ｎ個のコンデンサの
全部を直列に接続変えするために、これ等のコンデンサ
の充電電圧がそれぞれ加えられるような同一方向を有す
るこれ等相互の正負端子間に挿入された計（ｎ−１）個
の第２のスイッチ群と、前記ｎ個のコンデンサが直列に
接続される際における最下段のコンデンサの直列接続側
端子と入力端子との間に挿入された第３のスイッチと、
前記最下段のコンデンサの他方の端子を接地し、かつ前
記ｎ個のコンデンサが直列に接続された状態における最
上段のコンデンサの他方の端子と接地間に現われる電圧
の加えられるコンツクレータ増幅回路と、第１ステツプ
において前記ｎ個のコンデンサを並列に接続して入力電
圧によりこれ等のコンデンサを充電するために、前記第
１のスイッチ群と前記第３のスイッチとを接続側に切替
え、予め決められた時間経過ののち。 第２のステップにおいて前記第１のスイッチ群と前記第
３のスイッチとを断にし、前記第２のスイッチ群を接続
側に切替える制御手段とを備え、これによって、入力電
圧のｎ倍の電圧を前記コン・ぐレータ増幅回路に与える
ようにした高感度コン／４’レータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15811883A JPS6051901A (ja) | 1983-08-31 | 1983-08-31 | 高感度コンパレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15811883A JPS6051901A (ja) | 1983-08-31 | 1983-08-31 | 高感度コンパレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6051901A true JPS6051901A (ja) | 1985-03-23 |
Family
ID=15664689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15811883A Pending JPS6051901A (ja) | 1983-08-31 | 1983-08-31 | 高感度コンパレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051901A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221311A (ja) * | 1985-07-22 | 1987-01-29 | Nippon Telegr & Teleph Corp <Ntt> | 前置増幅回路 |
| JPS63270045A (ja) * | 1987-04-30 | 1988-11-08 | Yoshida Dental Mfg Co Ltd | 駆動モ−タを内蔵した治療器具 |
| US9054726B2 (en) | 2013-01-23 | 2015-06-09 | Renesas Electronics Corporation | Passive amplification circuit and analog-digital convertor |
| JP2019122013A (ja) * | 2018-01-11 | 2019-07-22 | 株式会社デンソー | Ａ／ｄ変換器 |
-
1983
- 1983-08-31 JP JP15811883A patent/JPS6051901A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221311A (ja) * | 1985-07-22 | 1987-01-29 | Nippon Telegr & Teleph Corp <Ntt> | 前置増幅回路 |
| JPS63270045A (ja) * | 1987-04-30 | 1988-11-08 | Yoshida Dental Mfg Co Ltd | 駆動モ−タを内蔵した治療器具 |
| US9054726B2 (en) | 2013-01-23 | 2015-06-09 | Renesas Electronics Corporation | Passive amplification circuit and analog-digital convertor |
| US9294115B2 (en) | 2013-01-23 | 2016-03-22 | Renesas Electronics Corporation | Passive amplification circuit and analog-digital convertor |
| JP2019122013A (ja) * | 2018-01-11 | 2019-07-22 | 株式会社デンソー | Ａ／ｄ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| US4066919A (en) | Sample and hold circuit | |
| JP2744021B2 (ja) | 差分形アナログ・ディジタル変換器及びアナログ・ディジタル変換方法 | |
| EP0114314B1 (en) | Digitally switched analog signal conditioner | |
| EP0508360A1 (en) | Sampled band-gap voltage reference circuit | |
| JPS6211817B2 (ja) | ||
| JPS59126319A (ja) | チヨツパ形コンパレ−タ | |
| US4746871A (en) | Differential switched capacitor integrator using a single integration capacitor | |
| US4237390A (en) | Switching comparator | |
| US4573177A (en) | Bi-directional current differencer for complementary charge coupled device (CCD) outputs | |
| US3696305A (en) | High speed high accuracy sample and hold circuit | |
| JP2944302B2 (ja) | サンプリング回路 | |
| US6489914B1 (en) | RSD analog to digital converter | |
| US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
| JPS61126823A (ja) | アナログデイジタル変換器 | |
| JPH01259628A (ja) | Ａ／ｄ変換器 | |
| JPS6011491B2 (ja) | Ａｄ変換回路 | |
| SE441713B (sv) | Laddningsoverforingsanordning | |
| CN118367935A (zh) | 模数转换电路、模数转换方法、芯片及电子设备 | |
| US4542332A (en) | Precision current-source arrangement | |
| US4695751A (en) | Sampling-data integrator with commutated capacitance utilizing a unitary-gain amplifier | |
| US5796647A (en) | Inner product calculation device | |
| SE501604C2 (sv) | Metod och anordning för sampling av elektriska signaler | |
| SU1425808A1 (ru) | Усилитель посто нного тока | |
| JP2651240B2 (ja) | Ａ／ｄ変換器 |