JPS6052111A - voltage frequency converter - Google Patents
voltage frequency converterInfo
- Publication number
- JPS6052111A JPS6052111A JP16000083A JP16000083A JPS6052111A JP S6052111 A JPS6052111 A JP S6052111A JP 16000083 A JP16000083 A JP 16000083A JP 16000083 A JP16000083 A JP 16000083A JP S6052111 A JPS6052111 A JP S6052111A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- terminal
- circuit
- frequency converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は供給される電圧を周波数に変挨する電圧周波数
変換器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voltage frequency converter for converting a supplied voltage into a frequency.
温度、圧力等の物理量を温度センサ、圧力センサによシ
ミ気的に検出して例えば流量測定装置において温度補正
信号、圧力補正信号として用いる場合、得られるアナロ
グ電気信号、すなわちアナログ電圧をデジタル信号に変
換するために電圧周波数変換器が用いら、れる場合があ
る。ところでこの電圧周波数変換器にはコンデンサを有
した積分回路が一般に用いられるが、この積分回路と協
働して鋸歯状波電圧を得るため、従来では、積分回路の
コンデンサに並列にオン・オフ素子、例えばトランジス
タを接続し、このトランジスタのオンによシコンデンサ
の両端の電位差を零にして積分電圧を初期値に設定して
いる故、初期値への設定時間がトランジスタのオン状態
での内部抵抗とコンデンサの容量とで規定され、従って
コンデンサの容量が大きくなると又はトランジスタのオ
ン状態での内部抵抗が大きいと初期値への設定時間が大
きくなシ、このように設定時間が大きくなると電圧−周
波数変換特性においてその直線性が得られなくなシ、こ
の傾向は周波数が高くなればなるほど顕著に生じる。When physical quantities such as temperature and pressure are detected by a temperature sensor or pressure sensor and used as a temperature correction signal or pressure correction signal in a flow rate measuring device, for example, the obtained analog electrical signal, that is, analog voltage, is converted into a digital signal. A voltage frequency converter may be used to convert. By the way, an integrating circuit with a capacitor is generally used in this voltage frequency converter, but in order to obtain a sawtooth wave voltage in cooperation with this integrating circuit, in the past, an on/off element was connected in parallel to the capacitor of the integrating circuit. For example, when a transistor is connected and the transistor is turned on, the potential difference across the capacitor is zero and the integrated voltage is set to the initial value. Therefore, as the capacitance of the capacitor increases or the internal resistance of the transistor in the ON state increases, the setting time to the initial value becomes longer, and as the setting time increases in this way, the voltage-frequency The linearity of the conversion characteristics cannot be obtained, and this tendency becomes more pronounced as the frequency becomes higher.
本発明は前記諸点に鑑みなされたものであシ、その目的
とするところは、積分電圧を初期値に設定するに際して
コンデンサの両端の電位差を零にするようなオン・オフ
素子を省き得、これによジオン・オフ素子の内部抵抗に
起因する影響を除き得、電圧−周波数変換特性の直線性
の向上を計り得る電圧周波数変換器を提供することにあ
る。The present invention has been made in view of the above-mentioned points, and an object thereof is to omit an on/off element that makes the potential difference between both ends of a capacitor zero when setting an integral voltage to an initial value. It is an object of the present invention to provide a voltage frequency converter that can eliminate the influence caused by the internal resistance of on/off elements and improve the linearity of voltage-frequency conversion characteristics.
本発明によれば前記目的は、供給される電圧を時間精分
すべく、コンデンサを有した積分回路と、この積分回路
から出力される積分電圧と基準電圧とを比較する比較回
路と、積分回路のコンデンサの接続を反転する反転回路
と、積分電圧が基準電圧と交差する際に比較回路から出
力される比較結果信号によシ積分回路のコンデンサの接
続を反転する指令信号を反転回路に出力する反転指令回
路とからなる電圧周波数変換回路によって達成される。According to the present invention, the object is to provide an integrating circuit having a capacitor, a comparator circuit for comparing an integrated voltage outputted from the integrating circuit with a reference voltage, and an integrating circuit for time-refining the supplied voltage. an inverting circuit that inverts the connection of the capacitor of the integrating circuit, and a command signal that inverts the connection of the capacitor of the integrating circuit according to the comparison result signal output from the comparator circuit when the integrated voltage crosses the reference voltage. This is achieved by a voltage frequency conversion circuit consisting of an inversion command circuit.
以下好ましい一具体例によシ本発明をよシ詳細に説明す
る。The present invention will be explained in detail below using one preferred example.
図において、抵抗1及び2は、圧力センサ等の抵抗で、
例えば流量計の管内に配置され、被測流体の圧力Pに応
じてその抵抗値が変化する。尚、被測流体の圧力Pの変
化で抵抗1と2との抵抗値の変化方向が異なるように、
すなわち例えば抵抗lの抵抗値が増大すると抵抗2の抵
抗値が減少するように、抵抗1及び2は配置されている
。抵抗3及び4は抵抗1及び2と共にブリッジ回路を形
成しておp、このブリッジ回路には端子5を介して電源
からの電圧v1が供給されている。抵抗1と2との接続
点に生じる電圧■2は抵抗6を介して演算増幅器7の反
転入力に供給されておシ、抵抗3と4との接続点に生じ
る電圧■3は増幅器7の非反転入力に供給されている。In the figure, resistors 1 and 2 are resistors of pressure sensors, etc.
For example, it is placed in the pipe of a flowmeter, and its resistance value changes depending on the pressure P of the fluid to be measured. In addition, so that the resistance values of resistors 1 and 2 change in different directions due to changes in the pressure P of the fluid to be measured,
That is, for example, the resistors 1 and 2 are arranged so that when the resistance value of the resistor 1 increases, the resistance value of the resistor 2 decreases. The resistors 3 and 4 form a bridge circuit together with the resistors 1 and 2, and a voltage v1 from a power supply is supplied to this bridge circuit via a terminal 5. The voltage ■2 generated at the connection point between the resistors 1 and 2 is supplied to the inverting input of the operational amplifier 7 via the resistor 6, and the voltage ■3 generated at the connection point between the resistors 3 and 4 is supplied to the non-inverting input of the amplifier 7. Supplied to the inverting input.
電圧vlを分圧する抵抗8.9.10及び11において
、抵抗8と9との接続点に生じる電圧■4は比較器12
の反転入力に供給されておシ、抵抗10と11との接続
点に生じる電圧v5は比較器13の反転入力端に供給さ
れている。尚、抵抗3と4との接続点は抵抗9と10と
の接続点にも接続されている。ここで、Vl −V4
=V4−V3 =V3 Vs =Vsとなるように各抵
抗3.4.8〜11が設定されているものとする。増幅
器7の反転入力端Wは更にアナログスイッチ14及び1
5に接続されておシ、スイッチ14及び15は夫々コン
デンサ16の夫々の一端19及び20とアナログスイッ
チ17及び18とに接続されておシ、スイッチ17及び
18は増幅器7の出力端と比較器12及び13の非反転
入力端に接続されている。スイッチ14と18とが導通
状態、すなわちオンとなり、スイッチ15と17とが非
導通状態、すなわちオフとなると、コンデンサ16の一
方の端子19が増幅器7の反転入力端に、他方の端子2
0が増幅器7の出力端に夫々接続され、スイッチ14と
18とがオフとなシ、スイッチ15と17とがオンとな
ると、前記とは逆に端子19が増幅器7の出力端に、端
子20が増幅器7の反転入力端に夫々接続される。In the resistors 8, 9, 10 and 11 that divide the voltage vl, the voltage ■4 generated at the connection point between the resistors 8 and 9 is the voltage that is generated by the comparator 12.
The voltage v5 generated at the connection point between the resistors 10 and 11 is supplied to the inverting input of the comparator 13. Note that the connection point between resistors 3 and 4 is also connected to the connection point between resistors 9 and 10. Here, Vl −V4
It is assumed that each of the resistors 3.4.8 to 11 is set so that =V4-V3 =V3 Vs =Vs. The inverting input terminal W of the amplifier 7 is further connected to analog switches 14 and 1.
5, switches 14 and 15 are connected to respective ends 19 and 20 of capacitor 16 and analog switches 17 and 18, switches 17 and 18 are connected to the output terminal of amplifier 7 and the comparator. It is connected to the non-inverting input terminals of 12 and 13. When switches 14 and 18 are conducting, ie on, and switches 15 and 17 are non-conducting, ie off, one terminal 19 of capacitor 16 is connected to the inverting input of amplifier 7 and the other terminal 2
0 are respectively connected to the output terminals of the amplifier 7, and when the switches 14 and 18 are turned off and the switches 15 and 17 are turned on, the terminal 19 is connected to the output terminal of the amplifier 7, and the terminal 20 is connected to the output terminal of the amplifier 7. are connected to the inverting input terminal of the amplifier 7, respectively.
このように抵抗6、コンデンサ16及び増幅器7により
積分回路が構成され、スイッチ14.15.17及び1
8によシ反転回路が構成されている。比較器12及び1
3の出力はエクスクルシブノアゲート21に供給されテ
オリ、ゲート21の出力は再トリガ可能のワンショット
マルチバイブレータ22のトリが端子に供給されている
。マルチパイプレーク22はゲート21からの信号の立
上シでトリガされると抵抗23とコンデンサ24との値
で決定される時間巾T、を有するパルス25をQ端子か
ら出力する。尚、マルチバイブレータ22は再トリガ可
能であるため、パルス25を発生している間にゲート2
1からの信号において再び立上シが生じると、その立上
シの時点から時間TIまでパルス25を発生する。(J
lに/Qルス25をマルチバイブレータ22から受信す
るDタイプフリップフロップ26は)Qシス25の立上
シでD端子に供給されている論理状態をQ端子に出力す
る。フリップフロップ26のD端子とq端子とが接続さ
れているので7リツプフロツプ26はパルス25に対し
て2進カウンタとして機能する。フリップフロップ26
のQ端子はスイッチ15及び17のオン・オフ制御端子
に接続されておシ、7リツプフロツプ26のQ端子はス
イッチ14及び1Bのオン・オフ制御端子に接続されて
いる。スイッチ14.15.17及び18はフリップフ
ロップ26から指令信号としての論理l(D/Qルスが
オン・オフ制御端子に供給される場合にはオンとなる一
方、逆に指令信号としての論理0のパルスがフリップ7
0ツブ26からオン・オフ制御端子に供給される場合に
はオフとなる。このようにゲート21、マルチバイブレ
ーク22及びフリップフロップ26は反転指令回路を構
成している。端子27には電圧■2が、よシ詳しくいえ
ば電圧ΔV (= l Va Vs I )に比例した
周波数をもったパルス信号35が7リツプフロツプ26
のQ端子から供給される。端子28にはデー)21等の
論理回路に対する電源電圧と同じ電圧が供給されている
。In this way, the resistor 6, capacitor 16 and amplifier 7 constitute an integrating circuit, and the switches 14, 15, 17 and 1
8 constitutes an inverting circuit. Comparators 12 and 1
The output of No. 3 is supplied to an exclusive NOR gate 21, and the output of the gate 21 is supplied to a terminal of a one-shot multivibrator 22 which can be retriggered. When triggered by the rising edge of the signal from the gate 21, the multipipe rake 22 outputs a pulse 25 having a time width T determined by the values of the resistor 23 and capacitor 24 from the Q terminal. Note that since the multivibrator 22 can be retriggered, the gate 2 is activated while the pulse 25 is being generated.
When a rising edge occurs again in the signal from 1, a pulse 25 is generated from the time of the rising edge to time TI. (J
The D-type flip-flop 26, which receives the signal 25 from the multivibrator 22, outputs the logic state supplied to the D terminal to the Q terminal at the rising edge of the Q signal 25. Since the D and Q terminals of the flip-flop 26 are connected, the 7 flip-flop 26 functions as a binary counter for the pulse 25. flip flop 26
The Q terminal of the 7 lip-flop 26 is connected to the on/off control terminals of the switches 15 and 17, and the Q terminal of the 7 lip-flop 26 is connected to the on/off control terminals of the switches 14 and 1B. Switches 14, 15, 17 and 18 receive a logic 1 as a command signal from the flip-flop 26 (on when the D/Q pulse is supplied to the on/off control terminal, while on the other hand, a logic 0 as a command signal). The pulse of flips 7
When it is supplied from the 0 knob 26 to the on/off control terminal, it is turned off. In this way, the gate 21, multi-by-break 22, and flip-flop 26 constitute an inversion command circuit. A voltage 2 is applied to the terminal 27, more specifically, a pulse signal 35 having a frequency proportional to the voltage ΔV (= l Va Vs I) is connected to the 7 lip-flop 26.
is supplied from the Q terminal of Terminal 28 is supplied with the same voltage as the power supply voltage for logic circuits such as data 21.
このように構成された電圧周波数変換器30では、被測
流体の圧力Pによシ抵抗1及び2がそれに相当した値と
なると抵抗lと2との接続点には電圧V2が生じ、電1
圧△V (= Va Va、以下特にことわらない場合
には△V〈0とする)が抵抗6を介して増幅器7の反転
及び非反転入力端間に供給される。フリップフロップ2
6のQ端子が論理0.6端子が論理1の信号を出力し、
スイッチ14及び18がオン、スイッチ15及び17が
オフに夫々設定されていると、端子19は増幅器7の反
転入力端、端子20は増幅器7の出力端に夫々接続され
ており、従ってコンデンサ16、抵抗6及びJ曽幅器7
からなる積分回路は電圧△Vを時間積分して増幅器7の
出力端にランプ電圧信号31を出力する。時間の経過と
共に信号31の電圧が増大して電圧■4を越えると、す
なわち信号31の電圧が電圧v4と交差すると、比較器
12は論理1の信号32を出力する。信号31の電圧は
電圧■5よシも常に大であるため、比較器13の出力は
論理1である結果、比較器12の出力端がら論理1の信
号32が出力されると、デー)210出刃端には論理O
から論理1に変化する信号33が生じ、(i号33でも
ってマルチバイブレータ22は/ξルス25盆フリップ
フロップ26に供給する。パルス25を受信するとフリ
ップ70ツブ26はQ出力端を論理1に6出力端を論理
0に設定する結果、スイッチ15及び17がオン、スイ
ッチ14及び18がオフに夫々なるため、前記と逆に端
子19は増゛幅器7の出力端に端子2oは増幅器7の反
転入力端に夫々接続される。このようにコンデンサ16
が逆に接続されると、増幅器7の出力端ではコンデンサ
16に印加されていた電圧分だけ電圧が降下して、増幅
器7の出力端の積分電圧は初期値、すなわちはに電圧v
l、に近い値に設定される。In the voltage frequency converter 30 configured in this way, when the resistances 1 and 2 have a value corresponding to the pressure P of the fluid to be measured, a voltage V2 is generated at the connection point between the resistances 1 and 2, and the voltage 1 is generated at the connection point between the resistances 1 and 2.
A voltage ΔV (=Va Va, hereinafter referred to as ΔV<0 unless otherwise specified) is supplied between the inverting and non-inverting input terminals of the amplifier 7 via the resistor 6. flip flop 2
The Q terminal of 6 outputs a logic 0.6 terminal outputs a logic 1 signal,
When the switches 14 and 18 are on and the switches 15 and 17 are off, the terminal 19 is connected to the inverting input terminal of the amplifier 7, and the terminal 20 is connected to the output terminal of the amplifier 7. Therefore, the capacitor 16, Resistor 6 and J width device 7
The integrating circuit consisting of the following integrates the voltage ΔV over time and outputs a ramp voltage signal 31 to the output terminal of the amplifier 7. When the voltage of the signal 31 increases over time and exceeds the voltage v4, that is, when the voltage of the signal 31 crosses the voltage v4, the comparator 12 outputs a signal 32 of logic 1. Since the voltage of signal 31 is always higher than voltage 5, the output of comparator 13 is logic 1. As a result, when signal 32 of logic 1 is output from the output terminal of comparator 12, data) 210 Logic O at the edge of the blade
The multivibrator 22 supplies the /ξ pulse 25 to the flip-flop 26. Upon receiving the pulse 25, the flip 70 turns the Q output to a logic 1. As a result of setting the output terminal 6 to logic 0, the switches 15 and 17 are turned on and the switches 14 and 18 are turned off, so that, contrary to the above, the terminal 19 is the output terminal of the amplifier 7, and the terminal 2o is the output terminal of the amplifier 7. are connected to the inverting input terminals of the capacitors 16 and 16, respectively.
When connected in reverse, the voltage at the output terminal of the amplifier 7 drops by the voltage applied to the capacitor 16, and the integrated voltage at the output terminal of the amplifier 7 becomes the initial value, that is, the voltage v
It is set to a value close to l.
以後再び積分回路は電圧△Vを時間積分して増幅器7の
出力端にランプ信号34を出方し、以上の動!
作が繰シ返され、増幅器7の出力には鋸歯状波信号36
が発生し、端子27には電圧△Vに比例した周波数のパ
ルス信号35が得られる。すなわち。Thereafter, the integrating circuit again integrates the voltage △V over time and outputs the ramp signal 34 to the output terminal of the amplifier 7, and the above operation is completed! The operation is repeated, and the output of the amplifier 7 receives a sawtooth wave signal 36.
is generated, and a pulse signal 35 having a frequency proportional to the voltage ΔV is obtained at the terminal 27. Namely.
圧力Pが大となると電圧Δ■の絶対値が大きくなるよう
にしておくと、ランプ信号31及び34の傾斜は被測流
体の圧力Pの大きさに比例して大きくな虱従って鋸歯状
波信号36の周波数1/T。If the absolute value of the voltage Δ■ is set to increase as the pressure P increases, the slopes of the ramp signals 31 and 34 will increase in proportion to the magnitude of the pressure P of the fluid to be measured. 36 frequencies 1/T.
は圧力Pの大きさに比1&+1する結果、信号35の周
波数は圧力Pに比例することとなる。尚、前記では′1
11圧△Vが負の場合について説明したが11−5圧△
Vが正の場合には、比較器12から常に論理Oの信号が
出力され、増幅器7からは負の傾斜をもったランプ信号
が出力され、増幅器7からの負の傾斜のランプ信号の電
圧が電圧■5よりも低くなった時開に比較器13の出力
がh「理1から論理0に変化する信号を出力し、この時
マルチバイブレータ22がノ(ルス25を出力する。結
果、前記と同様にコンデンサ16の接続が逆転され積分
電圧が初期値す圧力Pが大となるとこれに比例して電圧
ΔVの絶対値が大きくなるようにしておくと、を圧△V
が負の場合にも、端子27には被測流体の圧力Pの大き
さを示す周波数を有する信号35が得られることになる
。is in proportion to the magnitude of the pressure P by 1 &+1, so that the frequency of the signal 35 is proportional to the pressure P. In addition, in the above, '1
Although we have explained the case where 11 pressure △V is negative, 11-5 pressure △
When V is positive, the comparator 12 always outputs a logic O signal, the amplifier 7 outputs a ramp signal with a negative slope, and the voltage of the negative slope ramp signal from the amplifier 7 is When the voltage becomes lower than 5, the output of the comparator 13 outputs a signal that changes from logic 1 to logic 0, and at this time, the multivibrator 22 outputs logic 25. As a result, the above Similarly, when the connection of the capacitor 16 is reversed and the integrated voltage increases to its initial value, the pressure P increases, the absolute value of the voltage ΔV increases in proportion to this, so that the pressure ΔV
Even when P is negative, a signal 35 having a frequency indicating the magnitude of the pressure P of the fluid to be measured is obtained at the terminal 27.
ところで前記のように構成された電圧周波数変換器30
では、コンデンサ16の増幅器7に対する接続状態を交
互に逆にして積分電圧の初期設定を行うため、換言すれ
ばコンデンサ16に並列にオンオフ素子を接続してコン
デンサの放電を行いこれによシ積分電圧の初期設定を行
うものでないため、初期設定に要する時間Tsf:極め
て短くし得、従って電圧△Vが大きくなっても電圧−周
波数変換特性の比例性は劣化しない。By the way, the voltage frequency converter 30 configured as described above
Now, in order to initialize the integral voltage by alternately reversing the connection state of the capacitor 16 to the amplifier 7, in other words, an on/off element is connected in parallel to the capacitor 16 to discharge the capacitor, thereby changing the integral voltage. Since the initial setting is not performed, the time Tsf required for the initial setting can be made extremely short, and therefore, even if the voltage ΔV becomes large, the proportionality of the voltage-frequency conversion characteristic does not deteriorate.
尚、積分電圧の初期設定時、例えば電圧ΔVが正の場合
、コンデンサ16の逆転接続により信号36の電圧が電
圧V、よシも低くなシゲート21の出力が論理0から論
理lに変化する可能性があるが、これは時間T8に比較
して/(’ルス25の時間ril ’i’lを大きくし
ておけば無視し得、これによる誤動作をなくし得る。When the integral voltage is initially set, for example, if the voltage ΔV is positive, the reverse connection of the capacitor 16 causes the voltage of the signal 36 to change to voltage V, and the output of the siggate 21, which is relatively low, to change from logic 0 to logic 1. However, this can be ignored by increasing the time ril 'i'l of /('rus 25) compared to time T8, and malfunctions caused by this can be eliminated.
前記具体例では、電圧Δ■が正の場合でも負の場合でも
動作する電圧周波数変換@?r30について説明したが
、本発明はこれに限定されず、正の場合又は負の場合の
いずれか一方で動作するようにしてもよい。また流量側
に流れる被測流体の圧力Pに代えて被測流体の温度を電
気的に検出してこれを周波数に変換するようにしてもよ
く、力11えて不発IJJはDir、 Ltilにおけ
る物理量を検出して周波数イa−′8として得るものに
限らず、一般の物理m、を検出してこれを周波数に変換
するものにも適用し得る。In the above specific example, the voltage frequency conversion @? operates whether the voltage Δ■ is positive or negative. Although r30 has been described, the present invention is not limited thereto, and may operate in either the positive case or the negative case. Moreover, instead of the pressure P of the fluid to be measured flowing on the flow rate side, the temperature of the fluid to be measured may be electrically detected and converted into a frequency. The present invention is not limited to detecting and obtaining the frequency ia-'8, but can also be applied to detecting a general physical m and converting it into a frequency.
前記の如く、本発明によればコンデンサを急激に放電又
は充電させて積分電圧の初期設定を行う必要がないので
、オンオフ素子の内部抵抗に起因する悪影響を排除し得
、初期設定時間を可及的に短くし得る結果、優れた直線
性を有する電圧−周波数変換特性を得られ得、加えてコ
ンデンサの容量を大きくし得るため、積分回路を雑音に
強いものとし得る。As described above, according to the present invention, there is no need to rapidly discharge or charge the capacitor to initialize the integral voltage, so it is possible to eliminate the adverse effects caused by the internal resistance of the on/off element, and save time for initialization. As a result, it is possible to obtain voltage-frequency conversion characteristics with excellent linearity, and in addition, since the capacitance of the capacitor can be increased, the integration circuit can be made resistant to noise.
431図は本発明による好ましい一具体例の回路図、
第2図は第1図に示す具体例の動作を説明するタイムチ
ャートである。
6・・・抵 抗、 7・・・演算増幅器、12・・・比
較器、 14.15.17.18・・・アナログスイッ
チ、16・・・コンデンサ、
26・・・Dタイプフリツゾフロツプ。
代11人弁理士今 村 元FIG. 431 is a circuit diagram of a preferred example according to the present invention, and FIG. 2 is a time chart illustrating the operation of the example shown in FIG. 6...Resistor, 7...Operation amplifier, 12...Comparator, 14.15.17.18...Analog switch, 16...Capacitor, 26...D type fritz flop . 11 Patent Attorneys Hajime Imamura
Claims (3)
有した積分回路と、この積分回路から出力される積分電
圧と基準電圧とを比較する比較回路と、積分回路のコン
デンサの接続を反転する反転回路と、積分電圧が基準電
圧と交差する際に比較回路から出力される比較結果信号
によシ積分回路のコンデンサの接続を反転する指令信号
を反転回路に出力する反転指令回路とからなる電圧周波
数変換器。(1) In order to time-divide the supplied voltage, an integrating circuit with a capacitor, a comparator circuit that compares the integrated voltage output from this integrating circuit with a reference voltage, and the connection of the capacitor of the integrating circuit are reversed. and an inversion command circuit that outputs a command signal to the inversion circuit to invert the connection of the capacitor of the integration circuit according to the comparison result signal output from the comparison circuit when the integrated voltage crosses the reference voltage. voltage frequency converter.
、反転回路は、演算増幅器の、一方の入力端子とコンデ
ンサの一方の端子に接続された第1のアナログスイッチ
と、演算増幅器の一方の入力端子とコンデンサの他方の
端子とに接続された第2のアナログスイッチと、演算増
幅器の出力端子とコンデンサの一方の端子とに接続され
た第3のアナログスイッチと、演算増幅器の出力端子と
コンデンサの他方の端子と、に接続された第4のアナロ
グスイッチとからなる特許請求の範囲第1項に記載の電
圧周波数変換器。(2) The integrating circuit consists of an operational amplifier and a capacitor, and the inverting circuit consists of a first analog switch connected to one input terminal of the operational amplifier and one terminal of the capacitor, and one input terminal of the operational amplifier. a second analog switch connected to the input terminal and the other terminal of the capacitor; a third analog switch connected to the output terminal of the operational amplifier and one terminal of the capacitor; and the output terminal of the operational amplifier and the capacitor. 2. The voltage frequency converter according to claim 1, comprising: the other terminal of the voltage frequency converter; and a fourth analog switch connected to the voltage frequency converter.
チと第2及び第3のアナログスイッチとに交互にオン・
オフ信号をコンデンサの接続を反転する指令信号として
出力するように構成されている特許請求の範囲第2項に
記載の電圧周波数変換器。(3) The reversal command circuit alternately turns on and off the first and fourth analog switches and the second and third analog switches.
The voltage frequency converter according to claim 2, wherein the voltage frequency converter is configured to output the off signal as a command signal for reversing the connection of the capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16000083A JPS6052111A (en) | 1983-08-31 | 1983-08-31 | voltage frequency converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16000083A JPS6052111A (en) | 1983-08-31 | 1983-08-31 | voltage frequency converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6052111A true JPS6052111A (en) | 1985-03-25 |
Family
ID=15705805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16000083A Pending JPS6052111A (en) | 1983-08-31 | 1983-08-31 | voltage frequency converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052111A (en) |
-
1983
- 1983-08-31 JP JP16000083A patent/JPS6052111A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4296413A (en) | Resistance-bridge to frequency converter with automatic offset correction | |
| US4112428A (en) | Clocked precision integrating analog to digital converter system | |
| US3942172A (en) | Bipolar mark-space analogue-to-digital converter | |
| US4091683A (en) | Single channel electrical comparative measuring system | |
| JP2509426B2 (en) | Delta-Sigma-Analog / Digital Converter | |
| US4267468A (en) | Temperature sensing circuit | |
| EP0670499B1 (en) | Voltage to frequency converter | |
| US3879668A (en) | Converter circuit | |
| JPS6052111A (en) | voltage frequency converter | |
| US3827046A (en) | Filtered duty cycle feedback analog to digital converter | |
| US4383188A (en) | Voltage-controlled constant current source | |
| CN85103529A (en) | Voltage-frequency conversion circuit | |
| US3986055A (en) | Voltage-frequency and frequency-voltage reciprocal converter | |
| US4748853A (en) | Interface circuit between a sensor, particularly a thick film pressure sensor and an electrodynamic instrument, and a sensor incorporating such a circuit | |
| SU1101848A1 (en) | Logarithmic analog-to-digital converter | |
| GB2120481A (en) | Improvements in or relating to analogue to digital converters | |
| US4651027A (en) | Current-to-frequency converter | |
| RU2179320C2 (en) | Integrated-circuit converter | |
| SU1587633A1 (en) | Analog signal-to-frequency converter with pulse feedback | |
| RU2018136C1 (en) | Measuring voltage-to-time interval converter | |
| SU1046931A1 (en) | Voltage-to-frequency converter | |
| JPH0731218B2 (en) | Resistance measuring device | |
| JP3065835B2 (en) | VF converter | |
| JPS5917697A (en) | Transmitter | |
| JPS6016017A (en) | Pulse width voltage converter |