JPS6053085A - 接合形電界効果トランジスタ - Google Patents
接合形電界効果トランジスタInfo
- Publication number
- JPS6053085A JPS6053085A JP58160335A JP16033583A JPS6053085A JP S6053085 A JPS6053085 A JP S6053085A JP 58160335 A JP58160335 A JP 58160335A JP 16033583 A JP16033583 A JP 16033583A JP S6053085 A JPS6053085 A JP S6053085A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- wiring
- contact hole
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/83—FETs having PN junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は接合形電界効果トランジスタ(以下J−FET
と称する)の電極部構造に適用して特に有効な技術に関
する。
と称する)の電極部構造に適用して特に有効な技術に関
する。
出願人により開発された高集積化さfLftJ−FET
は、第1図、第2図に示すような構造を有している。同
図に示されるように、半導体基体、たとえばp型シリコ
ン基体1の上にn型シリコ7層2と、素子領域周辺部お
よび素子領域の一部分に前記n型層20表面からp型基
体と接続するように拡散した図示されないp+型型数散
層、前記畝型拡散層の形成されないn型層20表面にあ
さく格子状に拡散したゲートとなるp散拡散層4と、上
記ゲートに囲まれた部分の一部にソース又はドレインコ
ンタクト部となるn++散層5,6を有していて、上記
ゲートと接続するアルミニウム配線7は上記ゲート上に
そって格子状に配設されるとともに一部では前記素子領
域の一部に形成されたp+型型数散層ゲートとを接続す
るように形成され、上記ソース、又は、ドレインと接続
するアルミニウム配線8.9は、同図に示される様に斜
め方向に配設され交互にソース電極、ドレイン電極とし
たくし形電極構造を有している。同図において13はシ
リコン酸化膜、14はCVDシリコン酸化物等からなる
層間絶縁膜である。
は、第1図、第2図に示すような構造を有している。同
図に示されるように、半導体基体、たとえばp型シリコ
ン基体1の上にn型シリコ7層2と、素子領域周辺部お
よび素子領域の一部分に前記n型層20表面からp型基
体と接続するように拡散した図示されないp+型型数散
層、前記畝型拡散層の形成されないn型層20表面にあ
さく格子状に拡散したゲートとなるp散拡散層4と、上
記ゲートに囲まれた部分の一部にソース又はドレインコ
ンタクト部となるn++散層5,6を有していて、上記
ゲートと接続するアルミニウム配線7は上記ゲート上に
そって格子状に配設されるとともに一部では前記素子領
域の一部に形成されたp+型型数散層ゲートとを接続す
るように形成され、上記ソース、又は、ドレインと接続
するアルミニウム配線8.9は、同図に示される様に斜
め方向に配設され交互にソース電極、ドレイン電極とし
たくし形電極構造を有している。同図において13はシ
リコン酸化膜、14はCVDシリコン酸化物等からなる
層間絶縁膜である。
これ才でソース・ドレインのn+型領領域そのコンタク
ト穴10は正方形に形成されており、これに対してアル
ミニウム配紛8,9は45°の斜め方向に配設されるが
、一方、アルミニウム配線の幅には制約があり、拡散層
のコンタクト孔lOの角部が配線8,9の縁部とすれす
り、の位置に設けられるため、たとえば第3図、第4図
に示すように配線8,9のわずかな位置ずれによって隣
り合うソース・ドレイン間が短絡したり、コンタクト孔
lOが配りから露出し「目ろきJ(11)不良を生じて
そこからの汚染によるケート・ドレイン耐圧劣化の原因
となったり、また、アルミニウム配線8,90間隔を確
保できず、アルミニウム配線の位置ずれによるアルミニ
ウム配線間の短絡を起こす笠の問題点が生じるというこ
とが本出願人によってあきらかとされた。
ト穴10は正方形に形成されており、これに対してアル
ミニウム配紛8,9は45°の斜め方向に配設されるが
、一方、アルミニウム配線の幅には制約があり、拡散層
のコンタクト孔lOの角部が配線8,9の縁部とすれす
り、の位置に設けられるため、たとえば第3図、第4図
に示すように配線8,9のわずかな位置ずれによって隣
り合うソース・ドレイン間が短絡したり、コンタクト孔
lOが配りから露出し「目ろきJ(11)不良を生じて
そこからの汚染によるケート・ドレイン耐圧劣化の原因
となったり、また、アルミニウム配線8,90間隔を確
保できず、アルミニウム配線の位置ずれによるアルミニ
ウム配線間の短絡を起こす笠の問題点が生じるというこ
とが本出願人によってあきらかとされた。
本発明は上記した問題を解決するためになされたもので
アシ、その目的とするところは、メンシュゲート形J−
FETにおいて、アルミニウム配線ずれによるアルミニ
ウム配線間および、ソース・ドレイン間の短絡や「目あ
き」不良をなくした電極構造を得ることにある。
アシ、その目的とするところは、メンシュゲート形J−
FETにおいて、アルミニウム配線ずれによるアルミニ
ウム配線間および、ソース・ドレイン間の短絡や「目あ
き」不良をなくした電極構造を得ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述および添付図面からあきらかになるでろろ
う。
明細書の記述および添付図面からあきらかになるでろろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、半導体基体の一主表面に形成された基体の導
電型と異なる導電型の格子状の拡散層をゲートとし、上
記格子で囲まれた部分に形成された拡散領域をソース・
ドレインとし、これらソース・ドレイン拡散領域全科め
方向に接続する配線を交互にソース・ドレイン電極とす
る接合形電界効果トランジスタであって、上記格子で囲
まれたソース・ドレインとなる拡散領域又は及びそのコ
ンタクト孔は配線の方向にそった斜め横長形に形成され
ていることにより、コンタクト孔の角部と配線の縁部と
の間に余裕をもたせてソース・ドレイン間の短絡や「目
あき」不良をなくし、又、配線間隔を十分に取れること
より、配線間短絡不良をなくし、前記目的が達成できる
。
電型と異なる導電型の格子状の拡散層をゲートとし、上
記格子で囲まれた部分に形成された拡散領域をソース・
ドレインとし、これらソース・ドレイン拡散領域全科め
方向に接続する配線を交互にソース・ドレイン電極とす
る接合形電界効果トランジスタであって、上記格子で囲
まれたソース・ドレインとなる拡散領域又は及びそのコ
ンタクト孔は配線の方向にそった斜め横長形に形成され
ていることにより、コンタクト孔の角部と配線の縁部と
の間に余裕をもたせてソース・ドレイン間の短絡や「目
あき」不良をなくし、又、配線間隔を十分に取れること
より、配線間短絡不良をなくし、前記目的が達成できる
。
第5図は本発明の一実施例であって、J−FETノ拡f
&層とソース・ドレイン電極のノくターンを平面図で示
すものでおる。
&層とソース・ドレイン電極のノくターンを平面図で示
すものでおる。
同図において12はソース・ドレイン領域に形成された
コンタクト孔であって、この上に形成されたソース・ド
レイン配線8,9の方向にそった斜め横長六角形にあけ
られたものである0ソース・ドレインコンタクトのため
のn++散領域5,6はこれまでのように正方形ノくタ
ーンとするか、又は、第6図にこの部分の拡大図で点線
により示すようにコンタクト孔の周辺にそった斜め横長
六角形のパターンに形成する。
コンタクト孔であって、この上に形成されたソース・ド
レイン配線8,9の方向にそった斜め横長六角形にあけ
られたものである0ソース・ドレインコンタクトのため
のn++散領域5,6はこれまでのように正方形ノくタ
ーンとするか、又は、第6図にこの部分の拡大図で点線
により示すようにコンタクト孔の周辺にそった斜め横長
六角形のパターンに形成する。
第7図は本発明の他の一実施例であって、J−FETの
ソース・ドレイン領域に形成されるコンタクト孔及びn
+型型数散層斜め長円形の・(ターンに形成した場合の
拡大図である。
ソース・ドレイン領域に形成されるコンタクト孔及びn
+型型数散層斜め長円形の・(ターンに形成した場合の
拡大図である。
以上実施例で述べた本発明によれば下記の効果が得られ
る。
る。
(1) ソース・ドレインのコンタクト孔をアルミニウ
ム配線の方向にそった斜めの横長形に形成することによ
って、アルミニウム配線がコンタクト孔のソース・ドレ
イン拡散層を完全に覆い、「目あき」を生じることがな
くなり、「目あき」による耐圧劣化を防止できる。
ム配線の方向にそった斜めの横長形に形成することによ
って、アルミニウム配線がコンタクト孔のソース・ドレ
イン拡散層を完全に覆い、「目あき」を生じることがな
くなり、「目あき」による耐圧劣化を防止できる。
(2) ソース・ドレインコンタクト孔をアルミニウム
配線の方向にそった斜めの横長形に形成することより、
隣り合うアルミニウム配線間を充分に余裕をもって広く
とることができ、配線間が短絡するおそれもなくなった
。
配線の方向にそった斜めの横長形に形成することより、
隣り合うアルミニウム配線間を充分に余裕をもって広く
とることができ、配線間が短絡するおそれもなくなった
。
例えば第1図を参照し、これまで正方形のコンタクト孔
10の場合、その−辺の幅f:4μ■】とした場合、対
角線の幅alは6μm程度であるため、斜めに横切るア
ルミニウム配線の幅biは8μmを必要とし、吟り合う
配線間隔C1は少なくとも2μm以上なければ!!:L
絡のおそれがあったが、本発明によれば第5図、第6図
を参照し横長形としたコンタクト穴の幅a2は4之5μ
mとなり、アルミニウム配線の幅b2を6μmに形成し
た場合にも配線縁部とコンタクト穴の間隔は充分に余裕
があり、配線間隔c2を保つことができる。
10の場合、その−辺の幅f:4μ■】とした場合、対
角線の幅alは6μm程度であるため、斜めに横切るア
ルミニウム配線の幅biは8μmを必要とし、吟り合う
配線間隔C1は少なくとも2μm以上なければ!!:L
絡のおそれがあったが、本発明によれば第5図、第6図
を参照し横長形としたコンタクト穴の幅a2は4之5μ
mとなり、アルミニウム配線の幅b2を6μmに形成し
た場合にも配線縁部とコンタクト穴の間隔は充分に余裕
があり、配線間隔c2を保つことができる。
(3) (2)より、配線幅をせまくできることより一
層の高集積化が可能となるという効果が得らハ、る。
層の高集積化が可能となるという効果が得らハ、る。
(4)なお、本発明はコンタクトホトエッチのマスクパ
ターンを変えるだけでプロセスを変更することなく実現
でき、半導体装置の付順性を向上できる。
ターンを変えるだけでプロセスを変更することなく実現
でき、半導体装置の付順性を向上できる。
(5)上記(1) 、 (2)より、半導体装置の信頼
性及び歩留りの向上を図れるという相乗効果が得られる
。
性及び歩留りの向上を図れるという相乗効果が得られる
。
以上本発明者によってなさizだ発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であるととはいう才でもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であるととはいう才でもない。
以上の説明では主として本発明者によってなされた発明
をその背景となったJ−FETの電極部形成技術に適用
した場合について説明したが、それに限定されるもので
はない。
をその背景となったJ−FETの電極部形成技術に適用
した場合について説明したが、それに限定されるもので
はない。
本発明はJ−FET一般に適用できるものである。
第1図はJ−FBTの一例であって、拡散層とソース・
ドレイン配線のコンタクトするパターンを示す平面図で
ある。 第2図は第1図におけるA−A断面面図である。 第3図はJ−PETにおいてソース・ドレイン配線がず
れた場合の例を示す平面図である。 第4図は第3図におけるB −T3視断面図である。 第5図は本発明の一実施例であって、拡散層とソース・
ドレイン配線のコンタクトするパターンを示す平面図で
ある。 第6図は第5図における一部拡大図である。 第7図は本発明の他の一実施例であって、コンタクト部
分の拡大平面図である。 1・・・p型シリコン基体、2・・・n型層、4・・・
p型領域(ゲート)、5・・・n+型領領域ソース)、
6・・・n+型領領域ドレイン)、7・・・ゲート・ア
ルミニウムNth、8・・・ソース・アルミニウム電極
、9・・・ドレイン・アルミニウム電極、10・・・コ
ンタクト孔、11・・・目あき部、12・・・コンタク
ト孔、13・・・シリコン酸化膜、14・・・CVD酸
化膜。 代理人 弁理士 高 橋 明 夫 第 3 図 第 4 図 グ′ 第 5 図
ドレイン配線のコンタクトするパターンを示す平面図で
ある。 第2図は第1図におけるA−A断面面図である。 第3図はJ−PETにおいてソース・ドレイン配線がず
れた場合の例を示す平面図である。 第4図は第3図におけるB −T3視断面図である。 第5図は本発明の一実施例であって、拡散層とソース・
ドレイン配線のコンタクトするパターンを示す平面図で
ある。 第6図は第5図における一部拡大図である。 第7図は本発明の他の一実施例であって、コンタクト部
分の拡大平面図である。 1・・・p型シリコン基体、2・・・n型層、4・・・
p型領域(ゲート)、5・・・n+型領領域ソース)、
6・・・n+型領領域ドレイン)、7・・・ゲート・ア
ルミニウムNth、8・・・ソース・アルミニウム電極
、9・・・ドレイン・アルミニウム電極、10・・・コ
ンタクト孔、11・・・目あき部、12・・・コンタク
ト孔、13・・・シリコン酸化膜、14・・・CVD酸
化膜。 代理人 弁理士 高 橋 明 夫 第 3 図 第 4 図 グ′ 第 5 図
Claims (1)
- 【特許請求の範囲】 1、半導体基体の一生面に形成された基体の導電型と異
なる導電型の格子状の拡散層をゲートとし、上記格子で
囲まれた部分に形成された拡散領域をソース・ドレイン
とし、これらソース・ドレイン拡散領域を斜め方向に接
続する配線を交互にソース・ドレイン電極とする接合形
電界効果トランジスタであって、上記格子で囲まれたソ
ース・ドレインとなる拡散領域又は及びそのコンタクト
孔は配線の方向にそった斜め横長形に形成されているこ
とを特徴とする接合形電界効果トランジスタ。 2、上記拡散領域又は及びコンタクト孔の形状は斜め横
長六角形又は斜め長円形である特許請求の範囲第1項に
記載の接合形電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160335A JPS6053085A (ja) | 1983-09-02 | 1983-09-02 | 接合形電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160335A JPS6053085A (ja) | 1983-09-02 | 1983-09-02 | 接合形電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053085A true JPS6053085A (ja) | 1985-03-26 |
Family
ID=15712745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58160335A Pending JPS6053085A (ja) | 1983-09-02 | 1983-09-02 | 接合形電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053085A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1049160A1 (en) * | 1999-04-26 | 2000-11-02 | International Business Machines Corporation | New contact shape for giga scale borderless contacts and method for making the same |
| JP2005303137A (ja) * | 2004-04-14 | 2005-10-27 | Sumitomo Electric Ind Ltd | 横型半導体デバイスの配線構造 |
| JP2007096341A (ja) * | 1993-05-14 | 2007-04-12 | Siliconix Inc | ラテラルmosfet |
| US9502501B2 (en) | 2014-10-22 | 2016-11-22 | Rolls-Royce Plc | Lateral field effect transistor device |
-
1983
- 1983-09-02 JP JP58160335A patent/JPS6053085A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096341A (ja) * | 1993-05-14 | 2007-04-12 | Siliconix Inc | ラテラルmosfet |
| EP1049160A1 (en) * | 1999-04-26 | 2000-11-02 | International Business Machines Corporation | New contact shape for giga scale borderless contacts and method for making the same |
| JP2005303137A (ja) * | 2004-04-14 | 2005-10-27 | Sumitomo Electric Ind Ltd | 横型半導体デバイスの配線構造 |
| US9502501B2 (en) | 2014-10-22 | 2016-11-22 | Rolls-Royce Plc | Lateral field effect transistor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3679954B2 (ja) | 半導体装置 | |
| JPH0454994B2 (ja) | ||
| JP3008182B2 (ja) | 半導体素子のボディ・コンタクト構造 | |
| JPWO2023189037A5 (ja) | ||
| JPS6119174A (ja) | 半導体装置 | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| KR100611743B1 (ko) | 멀티플 게이트 박막 트랜지스터 | |
| JPH04111324A (ja) | 半導体装置 | |
| JP2780179B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JPS63219160A (ja) | 半導体素子及びその製造方法 | |
| JP2710253B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPS6237822B2 (ja) | ||
| JPS6263474A (ja) | 半導体装置 | |
| JPH0319709B2 (ja) | ||
| JPS6113383B2 (ja) | ||
| JP2004055843A5 (ja) | ||
| JPH0426791B2 (ja) | ||
| JPS63152168A (ja) | 半導体装置 | |
| JPH07106417A (ja) | 半導体集積回路装置 | |
| JPH01103870A (ja) | 半導体基板の製造方法 | |
| JPS63260156A (ja) | 半導体装置 | |
| JPS61226949A (ja) | 半導体装置及びその製造方法 | |
| JPH01175754A (ja) | 交差配線を有する半導体装置 | |
| JPS5815275A (ja) | 半導体装置の製造方法 |