JPH01175754A - 交差配線を有する半導体装置 - Google Patents
交差配線を有する半導体装置Info
- Publication number
- JPH01175754A JPH01175754A JP33601187A JP33601187A JPH01175754A JP H01175754 A JPH01175754 A JP H01175754A JP 33601187 A JP33601187 A JP 33601187A JP 33601187 A JP33601187 A JP 33601187A JP H01175754 A JPH01175754 A JP H01175754A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- junction isolation
- wiring
- wirings
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置における配線の交差構造に関し、
特に高耐圧集積回路の接合分離部の耐圧低下を防止する
交差構造に関する。
特に高耐圧集積回路の接合分離部の耐圧低下を防止する
交差構造に関する。
従来、この種の半導体装置における配線の交差方法とし
ては、第3図に示すものがある。これはP形半導体基板
1にN形エピタキシャル層2を形成し、これにP形の接
合分離用拡散層3を形成して素子領域の分離を行ってい
る。基板1に対して電位差の大きい高圧配線8と9は、
一方の高圧配線8をポリシリコン配線7を用いて、他方
の高圧配線9と接触することなく交差させている。
ては、第3図に示すものがある。これはP形半導体基板
1にN形エピタキシャル層2を形成し、これにP形の接
合分離用拡散層3を形成して素子領域の分離を行ってい
る。基板1に対して電位差の大きい高圧配線8と9は、
一方の高圧配線8をポリシリコン配線7を用いて、他方
の高圧配線9と接触することなく交差させている。
ここで、高圧のポリシリコン配線7が厚さ約1μmの酸
化膜を介して接合分離用拡散層3付近を通ることにより
、エピタキシャル層2の表面付近で、空乏層4が内側(
接合分離用の拡散層側)に曲り、接合分離部の耐圧低下
が生じる。この接合分離部の耐圧低下を防ぐため、エピ
タキシャル層2の濃度を下げるか、あるいは酸化膜5の
厚さを大きくする構造がとられている。
化膜を介して接合分離用拡散層3付近を通ることにより
、エピタキシャル層2の表面付近で、空乏層4が内側(
接合分離用の拡散層側)に曲り、接合分離部の耐圧低下
が生じる。この接合分離部の耐圧低下を防ぐため、エピ
タキシャル層2の濃度を下げるか、あるいは酸化膜5の
厚さを大きくする構造がとられている。
上述した従来の半導体装置における配線の交差構造は、
エピタキシャル層の濃度を低下させた構造とすると、空
乏層の広がりが大きくなるため、エピタキシャル層の厚
さを増大させねばならないため、コストアップおよび接
合分離用拡散層の熱処理時間が大となるなどの欠点があ
る。また、酸化膜厚を増大させた構造とすると、他の低
電圧集積回路での製造条件と異った製造条件となり、製
造上の管理の複雑さが増すという欠点がある。
エピタキシャル層の濃度を低下させた構造とすると、空
乏層の広がりが大きくなるため、エピタキシャル層の厚
さを増大させねばならないため、コストアップおよび接
合分離用拡散層の熱処理時間が大となるなどの欠点があ
る。また、酸化膜厚を増大させた構造とすると、他の低
電圧集積回路での製造条件と異った製造条件となり、製
造上の管理の複雑さが増すという欠点がある。
本発明によれば、接合分離拡散領域を有する半導体基板
上にこの半導体基板に対して電位差の大きい配線を複数
有し、これらの複数の配線の交差を前記接合分離また拡
散領域上で行った交差配配線を有する半導体装置を得る
。
上にこの半導体基板に対して電位差の大きい配線を複数
有し、これらの複数の配線の交差を前記接合分離また拡
散領域上で行った交差配配線を有する半導体装置を得る
。
次に、図面を参照して本発明をより詳細に説明する。
第1図は本発明の一実施例の縦断面図である。
lはP形半導体基板、2はN形エピタキシャル層、3は
接合分離のP形層、4は空乏層、5は酸化膜、6は絶縁
層、7はポリシリコン配線、8は第1の高圧配線、9は
第2の高圧配線である。酸化膜5の膜厚及び絶縁層6の
厚さは共に約1μmである。2つの高圧配線8,9は、
一方にポリシリコン配線7を用いて他方と接触すること
なく交差する。高圧配線8とN形エピタキシャル層2ま
での間隔は約2μmである。このため、空乏層4はN形
エピタキシャル層2の表面付近で曲ることなく、充分な
幅をもつので耐圧を維持できる。
接合分離のP形層、4は空乏層、5は酸化膜、6は絶縁
層、7はポリシリコン配線、8は第1の高圧配線、9は
第2の高圧配線である。酸化膜5の膜厚及び絶縁層6の
厚さは共に約1μmである。2つの高圧配線8,9は、
一方にポリシリコン配線7を用いて他方と接触すること
なく交差する。高圧配線8とN形エピタキシャル層2ま
での間隔は約2μmである。このため、空乏層4はN形
エピタキシャル層2の表面付近で曲ることなく、充分な
幅をもつので耐圧を維持できる。
第2図は本発明の他の実施例を縦断面図である。
10はN形半導体基板、11はP形エピタキシャル層、
12は接合分離のN形層、13は第1の低圧配線、14
は第2の低圧配線である。この実施例では高圧でバイア
スされたN形基板10を用いた半導体装置において低圧
の配線13,14をそ−の接合分離拡散層12上で交差
させることにより、接合分離部の耐圧低下を防止する利
点がある。
12は接合分離のN形層、13は第1の低圧配線、14
は第2の低圧配線である。この実施例では高圧でバイア
スされたN形基板10を用いた半導体装置において低圧
の配線13,14をそ−の接合分離拡散層12上で交差
させることにより、接合分離部の耐圧低下を防止する利
点がある。
以上説明したように、本発明は、高耐圧集積回路におい
て、接合分離用拡散層上で基板との電位差の大きい複数
の配線を交差させることにより、基板に対して逆導電型
エピタキシャル層の表面付近で空乏層を曲げないため、
これによって接合分離部の耐圧を維持することができる
効果がある。
て、接合分離用拡散層上で基板との電位差の大きい複数
の配線を交差させることにより、基板に対して逆導電型
エピタキシャル層の表面付近で空乏層を曲げないため、
これによって接合分離部の耐圧を維持することができる
効果がある。
本発明は、製造工程を増すことなくこの接合部における
耐圧を上げることができる。
耐圧を上げることができる。
第1図は本発明の一実施例の縦断面図、第2図は本発明
の他の実施例の縦断面図、第3図は従来の半導体装置の
縦断面図である。 l・・・・・・P形半導体基板、2・・・・・・N形エ
ピタキシャル層、3・・・・・・接合分離用P膨拡散層
、4・・・・・・空乏層、訃・・・・・酸化膜、6・・
・・・・絶縁層、7・・団・ポリシリコン配線、8・・
・・・・第1の高圧配線、9・・団・第2の高圧配線、
10・・・・・・N型基板、11・・・・・・P形エピ
タキシャル層、12・・・・・・接合分離用N膨拡散層
、13・・・・・・第1の低圧配線、14・・・・・・
第2の低圧配線。 代理人 弁理士 内 原 音 箭 /図
の他の実施例の縦断面図、第3図は従来の半導体装置の
縦断面図である。 l・・・・・・P形半導体基板、2・・・・・・N形エ
ピタキシャル層、3・・・・・・接合分離用P膨拡散層
、4・・・・・・空乏層、訃・・・・・酸化膜、6・・
・・・・絶縁層、7・・団・ポリシリコン配線、8・・
・・・・第1の高圧配線、9・・団・第2の高圧配線、
10・・・・・・N型基板、11・・・・・・P形エピ
タキシャル層、12・・・・・・接合分離用N膨拡散層
、13・・・・・・第1の低圧配線、14・・・・・・
第2の低圧配線。 代理人 弁理士 内 原 音 箭 /図
Claims (1)
- 接合分離拡散層を有する半導体基板上に該半導体基板
との電位差の大きい複数の配線層を有し、これら配線層
を前記接合分離拡散層上で交差せしめたことを特徴とす
る交差配線を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33601187A JPH01175754A (ja) | 1987-12-29 | 1987-12-29 | 交差配線を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33601187A JPH01175754A (ja) | 1987-12-29 | 1987-12-29 | 交差配線を有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175754A true JPH01175754A (ja) | 1989-07-12 |
Family
ID=18294772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33601187A Pending JPH01175754A (ja) | 1987-12-29 | 1987-12-29 | 交差配線を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175754A (ja) |
-
1987
- 1987-12-29 JP JP33601187A patent/JPH01175754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051506A (en) | Complementary semiconductor device | |
| US3789503A (en) | Insulated gate type field effect device and method of making the same | |
| JPS58142578A (ja) | 半導体装置 | |
| JPH01175754A (ja) | 交差配線を有する半導体装置 | |
| JPH0311107B2 (ja) | ||
| JPH01293661A (ja) | 半導体装置 | |
| TW554536B (en) | Semiconductor device | |
| JPS6394667A (ja) | 半導体集積回路 | |
| JPS601843A (ja) | 半導体集積回路 | |
| JPS6146042A (ja) | 半導体装置 | |
| JPS61268036A (ja) | 半導体装置 | |
| JP2993041B2 (ja) | 相補型mos半導体装置 | |
| JPS62235748A (ja) | 半導体装置 | |
| JPH0457362A (ja) | 半導体装置の製造方法 | |
| JPS6185863A (ja) | 半導体集積回路装置 | |
| JPS59225557A (ja) | 相補型mos集積回路装置 | |
| JPS61180455A (ja) | 半導体メモリ装置 | |
| JPS59217368A (ja) | 集積回路とその製造方法 | |
| JPS5863177A (ja) | 半導体装置 | |
| JPH03152976A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS63150967A (ja) | Mos集積回路装置 | |
| JPS61102047A (ja) | 半導体装置 | |
| JPS5927566A (ja) | 半導体集積回路装置 | |
| JPS58173862A (ja) | 半導体装置 | |
| JPS62188358A (ja) | 半導体集積回路装置 |