JPS605322A - 容量結合タブレツト - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は、容量結合タブレットに係り、とくに、タブレ
ットに桁電極を装備し電極駆動回路及びこれに附随する
回路の構成の簡略化を図った容量結合タブレットに関す
るものである。

容量結合型タブレット入力装置は、タブレットのＸ、Ｙ
ｔ電極線順次走査信号を印加し、この走査信号を入力ベ
ンで検出するタイミングから位置座標を特定し情報入力
を行なうものである。この容量結合型タブレット入力装
置を、漢字等を含む多項目の入力装置として使用する場
合、入力領域が多いため必然的に当該入力装置の回路構
成が複雑化し、これに附随してタブレットの走査に時間
を要していた。そこで、本願出願人は先に容量結合タブ
レットに桁電極を装備して入力装置の回路構成を簡略化
した発明を出願した（特願昭５６−２１４３０１）。こ
れを第１図に基づいて具体的に説明する。図に於て、１
は複数の走査用の電極線及び桁電極が配設されたタブレ
ットであり、２及び３は各々タブレット１０Ｘ　、　Ｙ
［極線へ走査信号を印加するＸ、Ｙ電極線用デコーダ／
ドライバ（以下、単に［Ｘ、Ｙｔ極線駆動回路」という
）、４及び５は各々タブレット１のＸ、Ｙ桁電極へ走査
信号を印加するためのＸ、Ｙ桁電極用デコーダ／ドライ
バ（以下、単にｌ’−Ｘ、Ｙ桁電極駆動回路」という）
を示す。前記タブレット１は第２図、第３図に示すよう
に、平面状に形成された絶縁板６を有しており、この絶
縁板６の上面及び下面側のＸ方向及びＸ方向に所定間隔
おいて平行に、複数本のＸ電極線Ｘｔ−Ｘｎ及びＹ電極
線Ｙ１〜Ｙ０が配設されている。これらのＸ、Ｘ電極線
Ｘ１〜Ｘｎ。

Ｙｌ−Ｙｍには、外部から走査信号が印加されるように
なっている。前記絶縁板６の上面側でＸ電極線Ｘ＋〜Ｘ
ｏと同一面上には、更に、タブレット１のＸ方向を所定
の桁順域（第１図のＦ参照）毎に分割する複数のＸ桁電
極ＸＡＩ−ＸＡ、が装備されている。このＸ桁電極ＸＡ
１〜ＸＡ、は、それぞれ、所定数り本（第１図の場合は
ｈ−３）に亘るＸ電極線を一単位として、各単位毎に配
設されている。

詳述すると、例えば前記Ｘ桁電極ＸＡＩは、　前記Ｘ電
極線Ｘ１〜Ｘ１の各々と対をなし平行に近接装備された
複数本のＸ桁電極線Ｘ１％Ｘ３を有しており、かつ、こ
れらのＸ桁電極線Ｘ、％Ｘｌが第１図におけるタブレッ
ト１の上端部で共通接続され電気的に一体化されるよう
になっている。各Ｘ桁電極線ｘ１〜ｘ３は、Ｘ電極線Ｘ
！〜Ｘ１とほぼ同一の線幅を有している。他のＸ桁電極
ＸＡ２〜ＸＡｌ１についても全く同様に形成されており
、そして、それらの各Ｘ桁電極Ｘ　Ａｔ　−Ｘ　Ａｓは
、前記Ｘ桁電極駆動回路４によって走査駆動されるよう
Ｋなっている。一方、前記Ｘ電極線Ｘ１〜Ｘｉｌは、前
述したＸ桁電極Ｘ　Ａ　ｔ　−Ｘ　Ａ　ｓに応じて群に
分割されている。そ（〜て各群内で対応するアドレス位
置のＸ電極線Ｘｊ、Ｘｊ＋３・・・が複数個の群全体に
亘って共通接続されたのち、前記Ｘ電極線駆動回路２と
接続されている。即ち、このＸ電極線駆動回路２の駆動
により、複数の群に亘って同時に、各群内のＸ電極線に
順次走査信号が印加されるようになっている。従って、
Ｘ方向の座標検出に関する電極（線）駆動回路を構成す
るドライブ素子数は各群を形成するＸ電極線の数りと群
の数Ｓとの和となる。

前記絶縁板６の下面側に設けられたＹ電極線’Ｌ　−Ｙ
−ｖｃついても、前述１−たＸ電極線の場合と全く同様
にして所定数ｔ（第１図の場合はｔ＝３）毎に分割され
て群を形成し、かつ、各群内で対応するアドレス位置の
Ｘ電極線が共通接続されたのち、前記Ｘ電極線駆動回路
３と接続されるようになっている。また、Ｙ電極線Ｙ１
〜Ｙｍと同一面上には、群毎［、Ｙ桁電極Ｙ　Ａｔ　−
Ｙ　Ａｕが装備されている。即ち、前記Ｘ電極線Ｙ１〜
Ｙｍの各々に近接し７て平行にＹ桁電極線ｙ１〜Ｙｍが
装備されて詮り、このＹ＠電極線ｙ］〜Ｙｍの第１図に
おける右端部が各桁毎に共通接続されている。そして、
これらの各Ｘ桁電極ＹＡ１〜Ｙ　Ａｕは、前記Ｘ桁電極
駆動回路５によって走査駆動されるようになっている。

前記Ｘ桁電極線ｙ！〜ＹｍはＹ電極線Ｙ１〜Ｙｍとほぼ
同一の線幅を有しており、又、これらＸ桁電極線及びＹ
電極線は、前記Ｘｉ電極線１〜Ｘ！ｌ又はＸ桁電極線ｘ
１〜Ｘ、の線幅より幾分太く形成されている。これによ
り、Ｘ（桁）電極線とＹ（桁）電極線によるタブレット
１の上面での信号レベルが略同−になるように設定され
ている。

前述したタブレット１に於て、一対のＸ電極線Ｘ」及び
Ｘ桁電極線Ｘｊと一対のＹ電極線Ｙ１及びＹ桁！甑線ｙ
１の交叉部分が座標（ｊ＋ｉ）を表わす入力領域Ｚ１ｊ
（第１図、第２図参照）を構成する＝５− ようになっており、タブレット１の全域に亘っては、ｍ
行ｎ列の入力領域がマ）　ＩＪクス状に設定されるよう
になっている。前記Ｘ電極線Ｘ１〜Ｘ！１及びＸ桁電極
線Ｘ！〜Ｘｎの上側には、更に第２図に示すように絶縁
性材料の塗布等により保護用の絶縁層３０が設けられて
おり、この絶縁層３０と前記絶縁板６とが一体化されて
いる。そして、このように形成されたタブレット１上に
前記入力領域に対応して所定の項目を表示した情報シー
ト（図示せず）が載置されるようになっており、この情
報シートの上から入力ベン８（第１図参照）を当接する
と、該導電性部材と前記タブレット１の各電極線及び各
桁電極とが容量結合し、前記各Ｘ。

Ｙｔ電極線Ｘ、Ｘ桁電極線に印加された走査信号を検出
出来るようになっている。

このように構成されたタブレット１の駆動並びに入力ペ
ン８による座標入力は次のように行なわれる。まず、オ
ペレータが情報入力を行ないたい場合、まず前記入力ペ
ン８ｆ情報シートの所望の項目に当接押下する。この入
力ベン８のタプレツ６一 １−１への押下によって、該入力ペン８に内装されたペ
ンスイッチ８Ａ、が閉じ、ペンタッチ信号が入力装置の
制御回路９へ送られる。この制御回路９は、ベンタッチ
信号を入力すると、直ちにゲート回路１０に制御信号を
送出して該ゲート回路１゜を開き、パルス発限器１１の
出力全カウンタ回路１２へ送出せしめる。このカウンタ
回路１２は、予め、その出力側がＸ電極線駆動回路２と
接続されており、このカウンタ回路１２は、前記パルス
発振器１１から送られるパルス信号を計数してその計数
値全該Ｘ電極線駆動回路２へ出力する。Ｘ電極線駆動回
路２側では、前記カウンタ回路１２から送られる計数値
をデコード変換し、各群内のＸ電極線に順次アドレス検
出用の走査パルスを送出する。一方、タブレット１にけ
入力ペン８が当接されて該タブレット１と容量結合して
いるので、該入力ベン８の当接部位に係る入力領域に走
査信号が印加されると、この信号が人力ペン８によって
検出される。この人力ペン８で検出された検出信号は、
アンプ１６で増幅されたのち、所定レベル以上の信号の
みを通過させるコンパレータ１３波形整形回路１４を介
して前記制御回路９へ送出される。この制御回路９は、
検出信号が入力されると直ちに、前記カウンタ回路１２
の計数値を常時入力している出力データレジスタ１５ヘ
ラツチ信号を送出する。従って、この出力データレジス
タ１５は、前記入力ペン８が信号検出したタイミングに
おけるカウンタ回路１２の計数値を出力することになり
、これにより、入力ペン８の当接部位に係る群内の相対
的なアドレスデータが得られる。一方、前記制御回路９
はＸ電極線の走査を終わると、カウンタ回路１２へ制御
信号を送出する。

この制御信号によって該カウンタ回路１２は出力側が前
記Ｘ桁電極駆動回路４に切換えられると同時に計数値が
リセットされ、パルス発振器１１から送られるパルス信
号の新たなる計数を開始する。

この計数値は前記Ｘ桁電極駆動回路４でデコード変換さ
れ、前記タブレット１のＸ桁電極ＸＡＩ〜ＸＡ、に順次
桁検出用の走査パルスを送出する。

この走査パルスの内、前記入力ベン８が当接した部位に
係るＸ桁電極に印加された走査パルスが、該入力ベン８
によって検出され、前述と同様にして制御回路９へ検出
信号が出力される。そして、この制御回路９は、検出信
号を入力すると、前記カウンタ回路１２の計数値が常時
入力されている出力データレジスタ１５ヘラツチ信号を
出力し、この出力データレジスタ１５が前記入力ペン８
が当接した部位に係る桁位置データを出力することとな
る。従って、前記出力データレジスタ１５からは、まず
Ｘ電極線の走査による相対アドレスデータが出力され、
次にＸ桁電極の走査による桁位置データが出力されるの
で、この二つのデータから当該入力ペン８の当接部位に
係るＸ座標をめることができる。

前記Ｘ桁電極の走査が終わると、この制御回路９は、カ
ウンタ回路１２へ制御信号を送出し、この制御信号に基
づいて該カウンタ回路１２はその出力側がＹ［極線駆動
回路３へ切換えられ同時に前記計数値がリセットされた
のち、パルス信号の新たな計数を開始する。以下、前述
と全く同様に９− して、Ｙ′ａＬ極線、Ｘ桁電極の走査及び信号検出が行
なわれ、出力データレジスタ１５からＸ方向の相対アド
レスデータ及び桁位置データが出力される。この二つの
データから当該検出ペン８０当接部位に係るｙ座標をめ
ることができる。このようにして得られたｘ、ｙ座標デ
ータに所定の符号変換を施すことにより、前記検出ペン
８で指定された項目の情報入力を行なうことができる。

この結果、Ｘ方向に関してみると、ｈＸｓ個に分割され
た座標を（ｈ＋ｓ　）個のドライブ素子で座標検出を行
なうことができ、Ｘ方向に関してみると、ｔＸｕ個に分
割された座標を（ｔ−１−ｕ’）個のドライブ素子で座
際検出することができる。従って、例えば６４Ｘ６４項
目のタブレットを駆動するに要する最小ドライブビット
数は、ｈ　＝　ｓ　＝ｔ　＝　ｕ　＝　Ｂとして３２ビ
ツトで足りることになり、座標検出に要する時間が短縮
されると共にドライブ素子数を大幅に低減でき、電極（
線“）駆動回路、制御口□路等の回路構成の簡略化を図
ることができる。寸た、前記ドライブ素子数の低減に伴
って、１０− タブレットと電極駆動回路との接続に使用するコネクタ
等を低減・小型化することができる。

ところで、前記タブレット１の電極線と容量結合する入
力ペン８の検出信号レベルは、タブレットへの当接箇所
によって変化し、電極線の直上が最も強く、電極線から
離れるに従い、次第に弱くなる。例えば、第４図に示す
ような８本のＸ電極線を一単位として桁電極ＸＡＫを装
備しＸ電極線とＸ桁電極線を等ピッチとなるように配設
したタブレット１の桁領域境界部に係るＸ桁電極線Ｘ８
に一１直上からＸ８に＋１直上甘で入力ペン８の当接点
全移動していったときのＸ電極線Ｘ８に−１゜Ｘ　８　
Ｋに係る検出信号レベル（アンプ１６で増幅後のレベル
）とＸ桁電極ＸＡＫ　、　ＸＡＫ＋１に係る検出信号レ
ベルは第５図の如く変化する。第５図で、隣り合うＸ電
極線Ｘ８に−１とＸ８ＫＫ係る検出信号レベルの変化パ
ターンＩ、ＩＩの交叉点ルヘルＴ１を、ＸＺ極線走査を
行なう際の前記コンパレータ１３で検出信号を通過させ
るしきい値とすれば、Ｘ電極線の走査で得られる検出信
号その当接位置に応じていずれかは一つとなり、かつ、
入力領域ＺのＸ方向の境界が隣り合うＸ電極線の中間、
即ち、Ｘ桁電極線上となる（第４図、第５図のＸ方向入
力領域ＸＺ参照）。けれどもＸ桁電極について同様にＸ
桁電極ＸＡＫ、ＸＡＫ＋１に係る検出信号レベルの変化
パターン■、■の交叉点のレベルＴ２をＸ桁電極走査を
行なう際のしきい値とすると、桁領域のＸ方向の境界が
Ｘ桁電極線Ｘ８にとｘ８に＋１の中間、即ちＸ電極線Ｘ
ＢＫ上となり（第４図、第５図のＸ方向桁領域ＸＦＫ参
照）、前記Ｘ方向入力領域ＸＺの境界に対し１／２ピツ
チだけずれが生じる。このとき、第５図に於てＸ方向入
力領域ＸＺ８にではその相対アドレスデータ「８」に対
し、桁位置データは左半分（第５図のｌｓＫ参照）がＫ
。

右半分（第５図のｒ８に参照）かに＋１となってしまう
。この為、第４図のＸ方向入力領域Ｘ　Ｚ　Ｂ　（Ｋ−
１）の右半分子１ｉ（１（−１）とＸＺ８にノ左半分Ａ
！ｓＫカＸ電極線８本分離れているにも拘らず全く同じ
相対アドレスデータ、桁位置データとなり、互いに区別
出来ず異なる項目に対応させられないという事態が生じ
る。これは電極線と桁電極線のずれが１／２ピツチ以外
のときも同様である。

上記不都合を回避するため、本願出願人では、桁電極走
査の際、前記コンパレータ１３のしきい値を、第５図中
のＸ桁電極線ＸｇＫ上におけるＸ桁電極ＸＡＫ＋１に係
る検出信号レベルＴ３まで下げて桁領域の境界と入力領
域の境界を一致させるようにしく第４図、第５図中のＸ
Ｆｘ参照）、各入力領域と、相対アドレス及び桁位置デ
ータの組合わせが一対一に対応するようにしていた。（
この場合、入力ペン８をＸ桁電極線Ｘ　８　Ｋとｘ８に
＋１　の間に当接したとき、Ｘ桁電極の走査でコンパレ
ータ１３から二つの検出信号が出力されるが、出力デー
タレジスタ１５では前の検出信号でラッチされたデータ
が後でラッチされたデータで置き換えられ桁位置データ
は［、に、＋ＩＪとなる。）しかしながら上記技術にあ
っては、桁位置を検出するため５に信号検出のしきい値
を極めて小さくせざるを得す、必然的にノイズマージン
が低くたって雑音を拾い易いという欠点を免れなかった
。

１３一 本発明は斯かる欠点に鑑みなされたものであり、電極線
と桁電極との対応を工夫して、桁電極走査時における信
号検出のしきい値を高く設定しても入力領域のアドレス
データと桁位置データが重複しないようにし、これてよ
ジノイズマージンを太きくとることが出来る容量結合タ
ブレットを提供することを、その目的とする。

本発明は、群毎に同期して並列に走査される電極線の一
群の本数より少ない本数を一単位とする桁電極を備える
ことにより、上記目的を達成しようとするものでちる。

以下、本発明の一実施例を第６図に基づいて説明する。

第６図は本発明に係るタブレットを示す一部省略した概
略図である。図に於て、タブレット１００のＸ方向に等
間隔離れて、Ｘ電極線Ｘｌ。

Ｘ２．・−・為とＸ桁電極線Ｘｌ　、　Ｘ２．・・・Ｘ
□が交互に平行に配設されている。前記Ｘ電極線Ｘ１．
Ｘ２゜・・・は８本を一群として各群の同一アドレス位
置が共通接続されている。一方、前記Ｘ桁電極線ｘｌｖ
１４− ｘｚ　、・・・は一群を成す前記Ｘ電極線の本数より少
ない、例えば７本を一単位として共通接続されており、
各々Ｘ桁電極ＸＢ１．ＸＢ２．・・・が形成されている
。ただし、Ｘ桁電極ＸＢ、の左端には、　前記Ｘ電極線
Ｘ１　の左側に更にＸ招電極線Ｘｏ　が設けられており
、桁領域が該Ｘ電極線Ｘ１に係る入力領域をカバー出来
るように成っている。

前記Ｘ電極線Ｘ１．　ＸＺ、・・・Ｘｎは外部のＸ電極
線駆動回路（第１図参照）２と接続されており、各群同
期して、Ｘ電極線に順次走査信号が印加されるようにな
っている。Ｘ電極線走査に対する前記コンパレータ１３
のしきい値は第５図のＴ、に設定されており、これによ
り、Ｘ電極線相互の中間、即ちＸ桁を極線上が入力領域
Ｚの境界となる（第６図のＸ方向入力領域ＸＺ参照）。

一方、前記Ｘ招電＄ｉＸＢ、、ＸＢ２．・・・は外部の
Ｘ桁電極駆動回路４と接続されており、順次走査信号が
印加される。Ｘ桁電極走査に対するしきい値は第５図の
Ｔ２に設定されており、これにより、Ｘ桁電極相互の中
間、即ちＸ電極線Ｘ８．　Ｘ１５．　Ｘ２２．・・・上
が桁領域の境界となｔ′］（第６図のＸ方向桁領域ＸＦ
参照）、前記Ｘ方向入力領域ＸＺの境界と１／２ピツチ
ずれが生じる。ここで、例えば桁電極ＸＢ２両端のＸ方
向入力領域Ｘｌ８とＸＺ、５について見ると、まず、Ｘ
ｌ８ばその相対アドレスデータが「８．１、桁位置デー
タは左半分（第６図の７ａ）カ「１」、右半分（同図）
！゛８）７’ｌ’　ｒ２１　（！ｌ：　ｔｒ、、り　、
　Ｘｌ１５は相対アドレスデータが「７」、桁位置デー
タは左半分（同図のＩＪｘｓ）が「２」、右半分（同図
のｙｌ５）が「３」となり、二つの入力領域のどの部分
にも相対アドレスデータと留位置データの組合せにおけ
る重複はない。よって、前記二つのＸ方向入力領域ｘｚ
、とｘｚ、５は各ｋ　Ｉｔｓ　トｒｓ、１１５トｒ１５
トチデータは異なるが、相対アドレスデータと桁位置デ
ータで一義的に特定されるので、それぞれの座標を互い
に識別することができ、異なる項目に対応させることが
可能となる。

尚、第６図ではＸ方向のＸ電極線、Ｘ桁電極について図
示しなかったが、上記Ｘ方向と全く同様に構成すること
ができる。脣た上記実施例の場合各桁領域の最初の相対
アドレスデータは限ずしも「１」から始まらないが、こ
の寸まのデータで出力するのが不都合の場合は必要（（
応じてテーブルメモＩＪ　ｆ用意し、番号順の相対アド
レスに変換するようにしてもよく、更に、定義コードに
変換して出力してもよい。寸た、Ｘ電極線の一群の本数
も８本以外にしてよく、桁電極の一単位の本数も一群を
なすＸ電極線より少なければ良く、且つ単位毎に異なっ
ていてもよい。

以上説明したように本発明によれば、一つの桁領域の両
端に同じ相対アドレスとなるような二つの入力領域が生
じることがなく、桁電極走査時の信号検出のしきい値を
、隣り合う桁電極に係る検出信号レベルの変化パターン
の交叉点とすることができ（第５図のＴ２参照〕、この
ため大きなノイズマージンをとることが可能となる。

【図面の簡単な説明】

第１図は先の出願に係る桁電極を設けた容量結合型タブ
レット入力装置を示すブロック図、第２図は第１図中の
タブレットを示す部分平面図、第１７− ３図は第２図のｍ　−ＩＩＩ線シて沿った断面図、第４
図は第１図中と同様のタブレットで電極線、桁電極線を
８本ずつとした例を示す一部省略した平面図、第５図は
入力ペンの増幅後の検出信号レベルを示す線図、第６図
は本発明の一実施例に係るタブレットを拡大して示す一
部省略した平面図である。 １．１ｏｏ・・・タブレット、６・・・絶縁層、Ｘｌ　
＋　ｘ２１”’　ｔ　Ｘｎ　”’　Ｘ電極線、ｘｌｌ　
、ｘＩ　ｙｌ２　＋　”’　ｔ　ｘｎ　”’　Ｘ桁電極
線、ＸＡ、、ＸＡ２．−・−ＸＡいＸＢ、、ＸＢ２゜・
、、Ｘ桁電極、Ｙｌ、Ｙ２．・・・Ｙｒｎ・・・Ｘ電極
線、ｙｌ。 ｙｌ、、−、ｙｍ、、−Ｘ桁電極線、ＹＡ、、ＹＡ２．
、、、。 ＹＡｕ・・・Ｘ桁電極。 特許出願人べんてる株式会社 １８−

Claims (1)

【特許請求の範囲】
1. （１）、絶縁層を挾んでそれぞれ複数本のＸ、Ｙ電極線
   を設け、これらのＸ、Ｙ電極線を所定本数づつ群に分は
   各群の対応する位置に係る前記Ｘ。 Ｙ電極線を共通接続し、前記Ｘ　、　Ｙ［極線の各々と
   対をなすようにＸ、Ｙ桁電極線を平行に配設し、これら
   のＸ、Ｙ桁電極線を、前記一群をなすＸ、Ｙ電極線数よ
   り少ない本数を一単位として単位別に共通接続しＸ、Ｙ
   桁電極を構成したことを特徴とする容量結合タブレット
   。