JPS6053309A - 検波回路 - Google Patents
検波回路Info
- Publication number
- JPS6053309A JPS6053309A JP58161411A JP16141183A JPS6053309A JP S6053309 A JPS6053309 A JP S6053309A JP 58161411 A JP58161411 A JP 58161411A JP 16141183 A JP16141183 A JP 16141183A JP S6053309 A JPS6053309 A JP S6053309A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current mirror
- mirror circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、トランジスタ回路により構成された検波回路
に関する。
に関する。
第１図に示す従来の検波回路にお（・ては、差動回路を
構成するトランジスタ１．及びトランジスタ２の各々の
ベースには、それぞれ端子１０．及び端子１１が接続さ
れ、端子１０．及び端子１１を介し、交流信号源８より
、交流信号が入力される。トランジスタ１．及びトラン
ジスタ２の共通エミッタ点と基準電位点１４との間に定
電流源５が接続されると共に、トランジスタｌのコレク
タには、カレントミラー回路な構成するダイオード４の
カソード、及びトランジスタ１．及びトランジスタ２と
導電形式の異なるトランジスタ３のベースが接続される
。また、ダイオード４のアノード、及びトランジスタ３
のエミッタは、それぞれ電源電圧供給端子１２に接続さ
れると共に、トランジスタ３のコレクタには、トランジ
スタ２のコＶフタが接続されると共にダイオード６のア
ノードが接続される。ダイオード６のカソードは、抵抗
７．及び端子１３が接続される。また抵抗７の他端と基
準電位点１４との間に、バイアス供給源９が接続されて
いる。第１図に示す回路は、１０及び端子１１を入力端
子とし、端子１３を出力端子とする検波回路を構成する
。
構成するトランジスタ１．及びトランジスタ２の各々の
ベースには、それぞれ端子１０．及び端子１１が接続さ
れ、端子１０．及び端子１１を介し、交流信号源８より
、交流信号が入力される。トランジスタ１．及びトラン
ジスタ２の共通エミッタ点と基準電位点１４との間に定
電流源５が接続されると共に、トランジスタｌのコレク
タには、カレントミラー回路な構成するダイオード４の
カソード、及びトランジスタ１．及びトランジスタ２と
導電形式の異なるトランジスタ３のベースが接続される
。また、ダイオード４のアノード、及びトランジスタ３
のエミッタは、それぞれ電源電圧供給端子１２に接続さ
れると共に、トランジスタ３のコレクタには、トランジ
スタ２のコＶフタが接続されると共にダイオード６のア
ノードが接続される。ダイオード６のカソードは、抵抗
７．及び端子１３が接続される。また抵抗７の他端と基
準電位点１４との間に、バイアス供給源９が接続されて
いる。第１図に示す回路は、１０及び端子１１を入力端
子とし、端子１３を出力端子とする検波回路を構成する
。
すなわち、端子ｌＯに対して前記交流信号源８から入力
される交流信号電位が端子１１に対して交流信号源８よ
り入力される交流信号電位に等しく・か、′ｆｉ（・は
高（・期間にお（・て、トランジスタ１が導通状態とな
る場合、トランジスタ１のコレクタ電流工１は、カレン
トミラー回路を構成するダイオード４を介し、トランジ
スタ３のコレクタに出力される。また、この時、トラン
ジスタ２のコレクタ電流をＩ２及び定電流源５の定電流
値を■。
される交流信号電位が端子１１に対して交流信号源８よ
り入力される交流信号電位に等しく・か、′ｆｉ（・は
高（・期間にお（・て、トランジスタ１が導通状態とな
る場合、トランジスタ１のコレクタ電流工１は、カレン
トミラー回路を構成するダイオード４を介し、トランジ
スタ３のコレクタに出力される。また、この時、トラン
ジスタ２のコレクタ電流をＩ２及び定電流源５の定電流
値を■。
とすれば、トランジスタ１．及びトランジスタ２の各々
の電流Ｉ、、Ｉ、には（１）式、及び（２）式が成立す
る。
の電流Ｉ、、Ｉ、には（１）式、及び（２）式が成立す
る。
Ｉ、＋Ｉ、＝＝＝Ｉｏ ・・・・・・・・・・・・・・
・（１）Ｉ、 −Ｉ、 〉Ｏ・・川・・・・・・・・・
（２＋従って、この時ダイオード６には、（２）式で与
えられるトランジスタ１とトランジスタ２の各々のコレ
クタに流れる電流の差電流が流れ、ダイオード６は導通
状態になるため、端子１３には、端子１０に印加される
交流信号レベルに比例した出方信号が取り出される。一
方、端子１ｏに対して、交流信号源８から入力される交
流信号電位が端子１１に対して、交流信号源８より入力
される交流信号電位より低い期間においては、（３１式
か成立する。
・（１）Ｉ、 −Ｉ、 〉Ｏ・・川・・・・・・・・・
（２＋従って、この時ダイオード６には、（２）式で与
えられるトランジスタ１とトランジスタ２の各々のコレ
クタに流れる電流の差電流が流れ、ダイオード６は導通
状態になるため、端子１３には、端子１０に印加される
交流信号レベルに比例した出方信号が取り出される。一
方、端子１ｏに対して、交流信号源８から入力される交
流信号電位が端子１１に対して、交流信号源８より入力
される交流信号電位より低い期間においては、（３１式
か成立する。
ＩＩ Ｉ２＜０ ・・・・・曲・・・（３）前記（３）
式よりこの期間は、トランジスタ３より出力される電流
は全て、トランジスタ２のコレクタに流れ込むため、ダ
イ牙−ド６は非導通状態となり、端子１３には信号成分
は出力されない４、第２図は上記の動作を示す波形図で
あり、第２図において、（ａ）は、端子１ｏにおける入
力波形を示し、（ｂ）は、端子１３における出力波形を
示す。
式よりこの期間は、トランジスタ３より出力される電流
は全て、トランジスタ２のコレクタに流れ込むため、ダ
イ牙−ド６は非導通状態となり、端子１３には信号成分
は出力されない４、第２図は上記の動作を示す波形図で
あり、第２図において、（ａ）は、端子１ｏにおける入
力波形を示し、（ｂ）は、端子１３における出力波形を
示す。
この様に、第１図に示す回路は、入力とじて交流信号が
印加されると出力として牛波整流出方が得もれる検波回
路として動作する。
印加されると出力として牛波整流出方が得もれる検波回
路として動作する。
第１図の従来例による検波回路においては、その検波動
作のために、トランジスタ２のコレクタと出力端子１３
との間に接続されたダイオード６の、導通状態における
順方向電位分、出力点における直流動作点が低くガる事
を余儀ガくされ、また、トランジスタ２、及びトランジ
スタ３が飽和したー・様にするための前記バイアス供給
源９が出力回路に必要となり、出力のダイナミックレン
ジが大幅な制約を受けると（・う欠点があった。
作のために、トランジスタ２のコレクタと出力端子１３
との間に接続されたダイオード６の、導通状態における
順方向電位分、出力点における直流動作点が低くガる事
を余儀ガくされ、また、トランジスタ２、及びトランジ
スタ３が飽和したー・様にするための前記バイアス供給
源９が出力回路に必要となり、出力のダイナミックレン
ジが大幅な制約を受けると（・う欠点があった。
本発明の目的は、特別複雑外手段を必要とぜす、簡単な
構成により、上記従来回路の欠点を解消出来る検波回路
を提供する事にある。
構成により、上記従来回路の欠点を解消出来る検波回路
を提供する事にある。
つぎに本発明を実施例により説明する。
第３図は本発明の一実施例の回路図である。第３図にお
いて、前記第１図に示す回路との相違点につき、説明す
る。トランジスタｌと差動回路を構成するトランジスタ
２のコレクタは、ダイオード４と第１のカレントミラー
回路を構成するトランジスタ３のコレクタが接続される
と共に、ダイオード］５のカソード、及びトランジスタ
１６のベースが接続される。ダイオード１５のアノード
及びトランジスタ１６のエミッタはそれぞれ電源電圧供
給端子１２に接続され、ダイオード１５％及びトランジ
スタ１６は第２のカレントミラー回路を構成する。また
、トランジスタ１６のコレクタには、抵抗１７．及び端
子１３が接続されると共に、前記抵抗１７の他端は基準
電位点に接続される。
いて、前記第１図に示す回路との相違点につき、説明す
る。トランジスタｌと差動回路を構成するトランジスタ
２のコレクタは、ダイオード４と第１のカレントミラー
回路を構成するトランジスタ３のコレクタが接続される
と共に、ダイオード］５のカソード、及びトランジスタ
１６のベースが接続される。ダイオード１５のアノード
及びトランジスタ１６のエミッタはそれぞれ電源電圧供
給端子１２に接続され、ダイオード１５％及びトランジ
スタ１６は第２のカレントミラー回路を構成する。また
、トランジスタ１６のコレクタには、抵抗１７．及び端
子１３が接続されると共に、前記抵抗１７の他端は基準
電位点に接続される。
第３図に示す回路において、差動回路を構成するトラン
ジスタ１、及びトランジスタ２の各々のベースにそれぞ
れ接続された端子１０．及び端子１１に対して交流信号
源８より交流信号を印加した場合、端子１ｏに対して、
交流信号源８から入力される交流信号電位が、端子１１
に対して、交流信号源８より入力される交流電位より、
等しいか、或−・は高（・期間にお（・て、トランジス
タ］が導通状１１．’Ａ ｌ する場合、トランジスタ
１のコレクタ電流Ｉ、／は、第１のカレントミラーを構
成する前記ダイオード４を介し、トランジスタ３のコレ
ククに出力される。この時、トランジスタ２のコレクタ
電流を■２′、及び定電流源５の定電流値をＪ、／とす
れば、トランジスタ１、及びトランジスタ２の各々の電
流Ｌ’ ｌ ”２’には（４）式、及び（５）式が成立
する。
ジスタ１、及びトランジスタ２の各々のベースにそれぞ
れ接続された端子１０．及び端子１１に対して交流信号
源８より交流信号を印加した場合、端子１ｏに対して、
交流信号源８から入力される交流信号電位が、端子１１
に対して、交流信号源８より入力される交流電位より、
等しいか、或−・は高（・期間にお（・て、トランジス
タ］が導通状１１．’Ａ ｌ する場合、トランジスタ
１のコレクタ電流Ｉ、／は、第１のカレントミラーを構
成する前記ダイオード４を介し、トランジスタ３のコレ
ククに出力される。この時、トランジスタ２のコレクタ
電流を■２′、及び定電流源５の定電流値をＪ、／とす
れば、トランジスタ１、及びトランジスタ２の各々の電
流Ｌ’ ｌ ”２’には（４）式、及び（５）式が成立
する。
Ｉ’、＋Ｉ′２−ｉ。′ ・・・・・・・・・・・・（
４）Ｉ； −Ｉ’、〉Ｏ・・・・・・・・・・・・（５
）この時、トランジスタ２のコレクタ電流（、′は全て
、トランジスタ３のコレクタより出力されるトランジス
タ１のコレクタ電流分Ｌ／により供給されるため、ダイ
オード１５は非導通状態となり、電流が流わな（・０従
って、トランジスタ１６のコレクタには電流が発生せず
、端子１３には信号成分は出力されな（・０一方、端子
１０に対して、交流信号源８から入力される交流信号電
位が端子１１に対して交流信号源８より入力される交流
信号電位より低い期間においては、トランジスタ１、及
びトランジスタ２の各々のコレクタ電流ＩＩ’ ？ １
！’について、（６）式が成立する。
４）Ｉ； −Ｉ’、〉Ｏ・・・・・・・・・・・・（５
）この時、トランジスタ２のコレクタ電流（、′は全て
、トランジスタ３のコレクタより出力されるトランジス
タ１のコレクタ電流分Ｌ／により供給されるため、ダイ
オード１５は非導通状態となり、電流が流わな（・０従
って、トランジスタ１６のコレクタには電流が発生せず
、端子１３には信号成分は出力されな（・０一方、端子
１０に対して、交流信号源８から入力される交流信号電
位が端子１１に対して交流信号源８より入力される交流
信号電位より低い期間においては、トランジスタ１、及
びトランジスタ２の各々のコレクタ電流ＩＩ’ ？ １
！’について、（６）式が成立する。
■、／−Ｉ２／〈ｏ ・・・・・・・・・・・・（６）
前記（６）式より、この期間は、トランジスタ２のコレ
クタ電流Ｉ、／はトランジスタ３のコレクタより出力さ
れるトランジスタ１のコレクタ電流分１１′と、第２の
カレントミラー回路を構成するダイオード１５を介し、
電源電圧供給点より供給される。
前記（６）式より、この期間は、トランジスタ２のコレ
クタ電流Ｉ、／はトランジスタ３のコレクタより出力さ
れるトランジスタ１のコレクタ電流分１１′と、第２の
カレントミラー回路を構成するダイオード１５を介し、
電源電圧供給点より供給される。
従って、この時、ダイオード】５には１．’−ｉ、’な
る電流が流れるため、トランジスタ１６のコレクタに同
様に１．／ ｌ、／なる電流酸−・はＪ、／ Ｊ、／に
比例した電流が発生するため、出力端子１３には、入力
端子１０に印加される交流信号レベルに比例した反転出
力信号が取り出される。
る電流が流れるため、トランジスタ１６のコレクタに同
様に１．／ ｌ、／なる電流酸−・はＪ、／ Ｊ、／に
比例した電流が発生するため、出力端子１３には、入力
端子１０に印加される交流信号レベルに比例した反転出
力信号が取り出される。
第４図は以上の動作波形図であり、第４図において、＋
ｎ）は、入力端子ｌＯにおける入力波形３に示し、（ｂ
）は出力端子１３における出力波形を示す。
ｎ）は、入力端子ｌＯにおける入力波形３に示し、（ｂ
）は出力端子１３における出力波形を示す。
この様に、第３図に示す本発明による回路は、入力とし
て交流信号が印加されると、出力として、半波整流出力
が得られる検波回路として動作する。
て交流信号が印加されると、出力として、半波整流出力
が得られる検波回路として動作する。
そして、この検波回路は、出力のダイナミックし・ンジ
として基準電位点から、電源電圧供給点電圧より、トラ
ンジスタ１６のエミッターコレクタ間電圧を差し引いた
レベルまで取る事が出来、従来回路にくらべて、大幅に
広くとる事が可能である。しかも、この事は、カレント
ミラー回路構成の負荷回路を有する１つの差動増幅器、
及びカレントミラー回路と負荷抵抗による出力回路のみ
用いており、伺ら特別複雑々回路構成を必要とせず、従
って、素子数も少くて済む。また、本発明を。
として基準電位点から、電源電圧供給点電圧より、トラ
ンジスタ１６のエミッターコレクタ間電圧を差し引いた
レベルまで取る事が出来、従来回路にくらべて、大幅に
広くとる事が可能である。しかも、この事は、カレント
ミラー回路構成の負荷回路を有する１つの差動増幅器、
及びカレントミラー回路と負荷抵抗による出力回路のみ
用いており、伺ら特別複雑々回路構成を必要とせず、従
って、素子数も少くて済む。また、本発明を。
カレントミラー回路の整合がとりゃすい半導什集積回路
により実現すれば、更に効果的である事は言う迄もな（
・０更には、出力端子１３に、例えば抵抗１７と並列に
コンデンサを接続する事により、入力交流信号に対する
包絡線検波、す力わら、ＡＭ検波として応用出来る事は
、明白である。
により実現すれば、更に効果的である事は言う迄もな（
・０更には、出力端子１３に、例えば抵抗１７と並列に
コンデンサを接続する事により、入力交流信号に対する
包絡線検波、す力わら、ＡＭ検波として応用出来る事は
、明白である。
第１図は従来の検波回路の回路図、第２図は第１図に示
す回路の動作波形図、Ｍ３図は本発明の一実施例の回路
図、第４図１−ｉ第３図に示す回路の動作波形図である
。 １・・・・・・第１のトランジスタ、２・・・・・・第
２のトランジスタ、３，４・・・・・・第１のカレント
ミラー回路のトランジスタおよびダイオード、５・・・
・・・定電流源、８・・・・・・交流信号源、１０．１
１・・・・・・一対の入力端子、１２・・・・・・電源
端子、１３・・・・・・出力端子、１４・・・・・・基
準電位点、１５，１６・・・・・・第２のカレントミラ
ー回路のダイオードおよびトランジスタ、１７・・・・
・・負荷。
す回路の動作波形図、Ｍ３図は本発明の一実施例の回路
図、第４図１−ｉ第３図に示す回路の動作波形図である
。 １・・・・・・第１のトランジスタ、２・・・・・・第
２のトランジスタ、３，４・・・・・・第１のカレント
ミラー回路のトランジスタおよびダイオード、５・・・
・・・定電流源、８・・・・・・交流信号源、１０．１
１・・・・・・一対の入力端子、１２・・・・・・電源
端子、１３・・・・・・出力端子、１４・・・・・・基
準電位点、１５，１６・・・・・・第２のカレントミラ
ー回路のダイオードおよびトランジスタ、１７・・・・
・・負荷。
Claims (1)
- 入力電流によって定まる基準電圧を発生する回路がベー
スとエミッタ間に並列に接続されたトランジスタのコレ
クタから電流を出力する第１．及び第２のカレントミラ
ー回路と、エミ、りが共通に定電流源に接続された第１
および第２のトランジスタとを備え、前記第１のトラン
ジスタのコレクタが前記第１のカレントミラー回路の入
力端子に接続され、前記第２のトランジスタのコレクタ
が前記第１のカレントミラー回路の出力端子に接続され
、前記第１のカレントミラー回路の出力端子に前記第２
のカレントミラー回路の入力端子が接続され、前記第１
のトランジスタのベースと第２のトランジスタのベース
とを一対の入力端子とし、前記第２のカレントミラー回
路の出力端子に負荷を接続したことを特徴とする検波回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161411A JPS6053309A (ja) | 1983-09-02 | 1983-09-02 | 検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161411A JPS6053309A (ja) | 1983-09-02 | 1983-09-02 | 検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6053309A true JPS6053309A (ja) | 1985-03-27 |
| JPH0120565B2 JPH0120565B2 (ja) | 1989-04-17 |
Family
ID=15734580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58161411A Granted JPS6053309A (ja) | 1983-09-02 | 1983-09-02 | 検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053309A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826963A (ja) * | 1971-08-16 | 1973-04-09 |
-
1983
- 1983-09-02 JP JP58161411A patent/JPS6053309A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826963A (ja) * | 1971-08-16 | 1973-04-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0120565B2 (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6111546B2 (ja) | ||
| JPS58202603A (ja) | 両波検波回路 | |
| US5721507A (en) | Full-wave rectifying circuit having only one differential pair circuit with a function for combining a pair of half-wave rectified currents into a full-wave rectified current | |
| US4685048A (en) | AC-DC transformation circuit | |
| US7692469B2 (en) | Voltage sense circuit and method therefor | |
| JPH045949B2 (ja) | ||
| JPH0349461Y2 (ja) | ||
| JP3105590B2 (ja) | 全波整流回路 | |
| JPH02690Y2 (ja) | ||
| JP3237288B2 (ja) | 全波整流回路 | |
| JPS6145619Y2 (ja) | ||
| JPS5992604A (ja) | 検波回路 | |
| JPH0438591Y2 (ja) | ||
| JPH0346574Y2 (ja) | ||
| JP3288755B2 (ja) | 整流回路 | |
| JPS5937898Y2 (ja) | 対数変換装置 | |
| JPH0246093Y2 (ja) | ||
| JPS6314492Y2 (ja) | ||
| JPH0226238Y2 (ja) | ||
| JPH0120565B2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JPS59172809A (ja) | Ａｍ検波器 | |
| JPH0251144B2 (ja) | ||
| JPS5815471A (ja) | 整流回路 | |
| JPS62165128A (ja) | 電流・電圧変換回路 |