JPS6053360B2

JPS6053360B2 - キヤツシユレジスタにおける集計方式

Info

Publication number: JPS6053360B2
Application number: JP51156453A
Authority: JP
Inventors: 則彰志村; 豊水野
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1976-12-27
Filing date: 1976-12-27
Publication date: 1985-11-25
Also published as: JPS5380937A

Description

【発明の詳細な説明】本発明は時計回路を内蔵し、時間帯別の売上集計を自動
的に行うキャッシュレジスタにおける集計方式に関する
。

従来のキャッシュレジスタは、１日に１回の精算操作を
行なえば１日単位の売上合計データは求められるが、任
意の時間帯の売上合計データを求めることはできなかつ
た。

また、１日に複数回の精算操作を行なえば、前回の精算
時からの売上合計データは求められるが、１日の全売上
合計データを求めることはできず、しかも、精算時には
キャッシュレジスタは精算処理だけしかできないた一
４一、ｉ−Ｐｉ−畠Ｊ、トーーｉ−、ノーり、一緒に
、−ーｊＬ、、一ーーーー、４１−一、、ェ１−−ｉ
れ嘲ラーー１１；、ヘーー、一緒ゝ＝＝１ｉＬ嘉、ｊ
＝ミ達Ｌ−、ンーー、一。がしばしば中断されることに
なる。更に、キャッシュレジスタにデータ収集器を接続
して、予め設定された時間に自動的にデータを出力する
ことも考えられるが、この場合には高価なデータ収集器
を要し、常にキャッシュレジスタに接続しておけなけれ
ばならない。しかも、データ収集器にデータを転送して
いる間は、登録操作は中断されてしまう。本発明は上記
事情に鑑みてなされたもので、登録時に時計回路から時
刻データを読み出し、この時刻データが予め設定された
集計時間帯のどの時間帯に属するかを判断し、この判断
結果に従つて時間帯別に登録データを累計することがで
きるキャッシュレジスタにおける集計方式を提供するこ
とを目的とする。

以下図面を参照して本発明の一実施例を説明する。

第１図はキャッシュレジスタの前面操作部１０の構成を
示すもので、１１はチッキー、１２は各商品に対する部
門を指定する部門キー、１３は身置数データをクリアす
るクリアキー、１４は時刻及び日付け「＃９単価「５」
、訂正「訂」、両替「替」を指定するキー、１５は百分
率計算を指示する％キー、１６ａ、１６ｂは％キー１５
の「＋」「−１つまり割増し、割引きを指示するキ・
−、１７ａは例えばサービス時間帯を設定するＳＶキー
、１７ｂは集計の時間帯を設定するＴキー１７ｃはアラ
ーム時刻を設定する鮭キー、１８は担当者を示す担当者
スイッチ、１９は入金、出金、売上、在高を指示するキ
ー、２０ａ，２０ｂは例えばクレジット等の信用売り、
あるいは貨売りを指示するキー、２１は加算あるいはト
ータルを求める場合の小計キー、２２は合計あるいは釣
銭を求めレシートを発行するためのキーである。また、
２３はマスタースイッチで、ＲＯＦＦＪ，．ｒプリセッ
ト、１登録ョ、１点検ョ、１精算ョの各機能を切換選択
する。

上記マスタースイッチ２３におけるＲＯＦＦョはキャッ
シュレジスタを使用していない場合、１プリセツトョは
データをプリセットする場合、１登録ョは通常の金銭収
受操作を行う場合、１点検ョは記憶データを破壊せずに
点検する場合Ｊ精算ョは精算を行い記憶データをクリア
する場合に使用される。そして、各種のキーを総括する
意味で、テンキー１１、部門キー１２及びマスタースイ
ッチ２３を除くすべてのキーをファンクションキー２５
と称する。さらに２４はデータ表示部で、金額及び商品
部門が表示できるようになつている。次に、第２図によ
り本発明の内部構成について説明する。

３１はＩ／０（入出力）コントローラで、このＩ／０コ
ントローラ３１によりキーボード３２及び印字部３３の
制御が行われる。

キーボード３２にはＩ／０コントローラ３１からサンプ
リング信号が与えられており、キーボード３２において
キー操作が行われると、上記サンプリング信号が操作キ
ーに応じて選択され、キー入力信号．としてＩ／０コン
トローラ３１へ送られる。上記１／０コントローラ３１
は演算処理装置（以下ＣＰＵと略称する）３４に接続さ
れており、キーボード３２からキー入力信号が与えられ
ると、内部のＩ／０バッファに一旦貯えた後、ＣＰＵ３
４に転送する。また、Ｉ／０コントローラ３１は、ＣＰ
Ｕ３４から印字データが与えられた際、この印字データ
をＩ／Ｏバッファに一時記憶した後、印字部３３のドラ
イバ３５に送つて印字させる。上記印字部３３は、レシ
ートプリント３６及びジーヤーナルプリンタ３７からな
つている。上記プリンタ３６，３７は、同軸的に結合さ
れた印字ドラム３８，３９を備え、これらの印字ドラム
３８，３９に近接してそれぞれレシート用紙４１並びに
ジャーナル用紙４２が配置される。また、印字ドラム３
８，３９の側部には、レシート用紙４１．ジャーナル用
紙４２を間に介して相対向するように印字ハンマ（図示
せず）が配設される。また、上記印字ドラム３８，３９
はモータ４３によつて駆動されるもので、印字ドラム３
８，３９が１回転するとレシート用紙４１、ジャーナル
用紙４２が１行分送られるようになつている。上記印字
ドラム３８の一方の端部には回転位置検出器４４が゛設
けられ、印字ドラム３８，３９の回転位置の検出が行わ
れる。この回転位置検出器４４の検出信号は、増幅器４
５を介して■／０コントローラ３１に送られる。Ｉ／０
コントローラ３１は、上記回転位置検出信号と印字デー
タとの一致をとつてドライバ３５に駆動信号を送り、所
定の印字ハンマを駆動する。上記レシート用紙４１は、
印字動作に応じてキャッシュレジスタの外部に導出され
、印字終了時に印字の行われた部分が切断できるように
なつている。また、レシート用紙４１に対しては、例え
ば０毎度お買上げ有難う御座いますョのスタンプ印字が
行われるようになつている。一方、ジャーナル用紙４２
は、売上げ記録を行うためのもので、レシート内容と同
じものが印字され、内部において軸４６に巻取られる。
また、前記ＣＰＵ３４には、メモリ（ＲＡＭ）４７及び
時計回路４８が接続される。この時計回路４８には直流
電源４９及び基準周波数発振器例えば水晶発振器５０が
外部接続される。上記メモリ４７及び時計回路４８はそ
れぞれ１つのチップで構成されており、ＣＰＵ３４から
のチップイネーブル信号ＣＥｌ，ＣＥ２によつてチップ
指定されると共に、読出し／書込み信号Ｒ／Ｗによつて
読出しあるいは書込み動作が指定される。上記時計回路
４８は時刻情報と共に日付け情報を得る機能を備えてお
り、これらの情報は必要に応じてＣＰＵ３４に読出され
る。ＣＰＵ３４はレシート発行に際して時計回路４８か
ら日付け情報を読出して日付け印字を行わせる。また、
時計回路４８の時刻情報は、時間内集計を行う際に時間
区分データとして使用される。上記ＣＰＵ３４は、キー
ボード３２からのキー入力信号に従つてレシート発行処
理を行うが、その時の処理データはＩ／Ｏコントローラ
３１へ印字データとして送られる他、表示ドライバ５１
を介して表示部２４へ送られて表示される。第３図は上
記ＣＰＵ３牡メモリ４７、時計回路４８の詳細を示すも
のである。

まず、ＣＰＵ３４について説明すると、６１はアドレス
回路で、このアドレス回路６１によつて制御部を構成す
るＲＯＮ４（リードオンリメモリ）６２のアドレス指定
が行われる。このＲＯＭ６２には、各回路の動作を制御
するマイクロプログラムが組まれており、コード発生指
令を出力線６３、所定のタイミング信号を出力する出力
線６牡レジスタ指定信号、転送指令、演算指令、桁シフ
ト指令等各種インストラクションを出力する出力線６５
、自己の次アドレスを出力する出力線６６を備えている
。そして、上記出力線６３に出力されるコード発生指令
は、コード発生回路６７へ送られ、出力線６４に出力さ
れるタイミング信号は、タイミング指定回路６８へ送ら
れる。また、出力線６５に出力されるインストラクショ
ンは、インストラクションデコーダ６９に加えられ、出
力線６６に出力される次アドレスはアドレス回路６１へ
送られ、次のアドレスを指定する。なお、上記コード発
生回路６７、タイミング指定回路６８及びインストラク
ションデコーダ６９にはＣＰＵ３４内に設けられたタイ
ミング発生回路（図示せず）からのタイミング信号が印
加されている。そして、上記コード発生回路６７は、Ｒ
ＯＭ６２から与えられる例えば４ビットの並列データを
、所定のタイミングでシリアルなコードに変換して出力
する。このコード発生回路６７の出力は、ゲート回路７
０を介してアダー回路７１へ送られる。また、上記タイ
ミング指定回路６８は、ＲＯＭ６２から出力線６４を介
して与えられるタイミング信号に従つてレジスタの桁指
定等レジスタの動作タイミングを指定するもので、その
出力信号は、ゲート回路７０及びアンド回路７２〜７５
等のＣＰＵ３４内部の各ゲート回路に開閉タイミングと
して加えられ、これ等のアンド回路７２〜７５の出力は
オア回路７６を介してレジスタ群７７内の入出力レジス
タ７８に加えられる。そして、上記インストラクション
デコーダ６９は、ＲＯＭ６２から与えられるインストラ
クションを解読し、その解読結果に従つてレジスタ群内
のレジスタ指定等ＣＰＵ３４内各部の動作制御を行うと
共に、前記メモリ４７及び時計回路４８に対して読出し
／書込みの指令Ｒ／Ｗを与える。上記タイミング指定回
路６８及びインストラクションレジスタ６９の出力は、
前記表示ドライバ５１及びＩ／０コントローラ３１に制
御信号として送られる。しかして、上記レジスタ群７７
は、演算レジスタを兼ねる上記入出力レジスタ７８及び
その他複数の演算レジスタからなり、その出力信号は前
記ゲート回路７０を介してアダー回路７１へ加えられる
。また、上記入出力レジスタ７８の出力は、１桁の記憶
容量を有するレジスタ７９を介してアンド回路７２に加
えられる。そして、アンド回路７３にはアダー回路７１
の出力が与えられ、アンド回路７４にはキーボード３２
からのキー入力信号がＩ／Ｏコントローラ３１を介して
与えられる。また、アンド回路７５にはメモリ４７及び
時計回路４８から読出したデータが、オア回路８０を介
して与えられる。さらに、上記１／０レジスタ７８の出
力は、表示レジスタ５１及びＩ／０コントローラ３１に
表示データあるいは印字データとして送られると共にチ
ップ指定回路８２へ送られる。このチップ指定回路８２
は、ＲＯＭ６２からの命令に従つて入出力レジスタ７８
内のチップ指定データを読出し、その内容に従つてチッ
プイネーブル信号ＣＥｌ，ＣＥ２を出力し、メモリ４７
あるいは時計回路４８を指定する。また、上記アダー回
路７１の出力は、アドレスレジスタ８３に読出される。
このアドレスレジスタ８３に読出されたデータは、ゲー
ト回路７０を介してアダー回路７１に再入力されると共
に２つのデータつまりアッパーアドレスとロワーアドレ
スの２つのアドレスデータに分けられ、メモリ４７及び
時計回路４８へ送られる。さらに、上記アダー回路７１
から出力される演算データ及びキャリー信号は、判断回
路８４へ送られる。この判断回路８４はアダー回路７１
の出力内容を判断して前記アドレス回路６１へアドレス
データを送出する。しかして、前記メモリ４７はメモリ
本体９１、上記インストラクションデコーダ６９からの
読出し／書込み命令Ｒ／Ｗ及びアドレスレジスタ８３”
からのアッパー及びロワーアドレスデータがセットされ
るレジスタ９２、メモリ本体９１に対する読出しデータ
及び書込みデータに対するゲート回路９３からなつてい
る。

上記レジスタ９２及びゲート回路９３はチップ指定回路
８２からチツプイネーブル信号ＣＥｌが与えられること
によつて動作する。上記メモリ本体９１からゲート回路
９３を介して読出されるデータは、前記したようにオア
回路８０を介してＣＰＵ３４内のアンド回路７５に加え
られる。そして、ＣＰＵ３４内のＩ／０レジスタ７８の
出力が書込みデータとしてゲート回路９３を介してメモ
リ本体９１に加えられる。このメモリ本体９１は、第４
図に示すように例えばｎ行×８列の容量を有し、各列八
〜Ｂ８はロワーアドレスＬによつて指定され、各行はア
ッパーアドレスＵによつて指定される。そして、メモリ
本体９１はＢ１〜Ｂ４列の第１領域９１Ａ，Ｂ５及びＢ
６列の第２領域９１Ｂ，Ｐ？！及ひ八列の第３領域９１
Ｃに分けられており、第１領域９１Ａに売上げに対する
各種合計金額、第２領域９１Ｂには売上げ件数等、第３
領域９１Ｃにはプリセット等のデータを記憶するように
なつている。さらに、第１領域９１Ａでは、アッパーア
ドレス１番地から１６番地までは部門別合計、１７番地
には指定時刻Ｔ１〜Ｔ２内の合計金額、１幡地には指定
時刻Ｔ２〜Ｔ３内の合計金額、１幡地には指定時刻Ｔ３
〜Ｔ４内合計金額、２幡地には現金売合計金額、ｎ番地
には在高が夫々記憶される。第２領域９１Ｂではアッパ
ーアドレス１番地から１幡地までは部門別売上け件数、
１７番地から１幡地までは指定時間Ｔ１〜Ｔ２内、Ｔ２
〜Ｔ３間、Ｔ３〜Ｔ４内の売上げ件数、２０番地には現
金売り件数が記憶される。第３領域９１Ｃでは、アッパ
ーアドレス１番地から１幡地までは部門別のプリセット
データ（値段）が記憶される。また、第３図において時
計回路４８には、当日の年月日データ及び現在の時刻デ
ータの他、プリセット時刻データ等を記憶するメモリ１
００を備えている。

このメモリ１００は前記ＣＰＵ３４内のアドレスレジス
タ８３からレジスタ１０１にセットされるアッパー及び
ロワーのアドレスデータによつてアドレス指定されると
共に、インストラクションデコーダ６９からＲ／Ｗ命令
によつて読出しあるいは書込みの動作が指定される。ま
た、上記レジスタ１０１には、時計回路４８内に設けら
れる時計制御部（図示せず）からアドレスデータ及びＲ
／Ｗ命令が与えられ、メモリ１００のアドレス指定が行
われる。そして、このメモリ１００から出力するデータ
はゲート回路１０２を介してバッファ１０３へ送られる
と共にゲート回路１０４へ送られる。このゲート回路１
０４にはバッファ１０３の出力及びタイミング発生回路
１０５から計時用の１秒パルスが与えられる。上記タイ
ミング発生回路１０５は、水晶発振器５０からの基準信
号に従つて動作し、上記１秒パルスの他各部動作タイミ
ングを指定するタイミング信号を発生する。そして、上
記ゲート回路１０４は上記時計制御部からの制御信号に
従つて入力信号を選択し、アダー回路１０６へ与える。
このアダー回路１０６は、上記時計制御部からの指令に
従つて加算あるいは減算動作し、その結果をゲート回路
１０７を介してメモリ１００へ書込みデータとして与え
る。また、アダー回路１０６から出力される加減算結果
及びキャリー信号は、例えは（１）進あるいは２植の記
憶形態及び時刻の一致等を判断する判断回路１０８へ送
られる。この判断回路１０８の判断結果は、上記時計制
御部へ送られる。また、上記メモリ１００から読出され
たデータは、ゲート回路１０９及び前記オア回路８０を
介してＣＰＵ３４内のアドレス回路７５に加えられる。
上記ゲート回路１０７，１０９及びレジスタ１０１は、
ＣＰＵ３４内のチップ指定回路８２からのチップイネー
ブル信号ＣＥ２によつて動作制御される。また、ゲート
回路１０２，１０４，１０７及びアダー回路１０６、判
断回路１０８は時計制御部からの信号によつて制御され
る。なお、上記ゲート回路１０７はチップイネーブル信
号ＣＥ２および時計制御部からの信号によつて制御され
る。しかして、上記メモリ１００は例えば第５図に示す
ように４行８列の容量を有し、各列八〜Ｂ８はロワーア
ドレスＬによつて指定され、各行はアッパーアドレスＵ
によつて指定される。そして、第１行ないし第３行は、
２列ずつ１単位として、つまり、Ｂ８−Ｂ７、Ｂ６−八
、Ｂ４一亀、式一伐の２列ずつを１単位としてそれぞれ
１時ョ及び１分ョの時刻データを記憶するようになつて
いる。この場合第１行には時間内集計用時刻データＴ１
〜Ｔ４、第２行にはアラーム用時刻データＡＬｌ〜ＡＬ
．４、第３行目にはサービスタイム用時刻データＳＶｌ
〜ＳＶ，を記憶するように区分している。上記時刻デー
タＴ１〜Ｔ４は、売上げの集計時間範囲を指定するもの
、時刻データＡＬｌ〜ＡＬ４はアラーム時刻を指定する
もの、時刻データＳ■１〜ＳＶ４は割引等のサービス時
間を指定するものである。また、メモｌ川００の第４行
には、Ｂ８，Ｂ７列に現在時刻と指定時刻との一致を示
すフラグ下１ａｇ１、Ｆｌａｋｌまた、八，Ｂ５，Ｂ４
列に当日の１年Ｊｒ月／日ョ、そしてＢ３，Ｂ２，Ｂｌ
列に現在時刻１時／分Ｊｒ秒ョを記憶する。上記フラグ
Ｆｌａ臣を記憶するメモリ１００の第４行Ｂ７列は、第
５図ｂに示すように現在時刻が指定時刻Ｔ１〜Ｔ２内に
ある場合に第１ビットｂ１、指定時亥旺２〜Ｔ３内にあ
る場合に第２ビットＢ２、指定時亥！１１′３〜Ｔ４に
ある場合に第３ビット煽にそれぞれ“１゛がセットされ
る。次に上記のように構成された本発明の詳細な説明す
る。

時計回路４８は、水晶発振器５０から与えられる基準信
号に従つて計時動作を行つている。すなわち、水晶発振
器５０から出力される基準信号はタイミング発生回路１
０５へ送られ、このタイミング発生回路１０５より１秒
パルス及び各種タイミングパルスが出力される。このの
タイミング発生回路１０５より出力される１秒パルスは
、ゲート回路１０４を介してアダー回路１０６に加えら
れる。一方、時計制御部はメモリ１００の第４行を指定
し、その内容の全てをゲート回路１０２を介してバッフ
ァ１０３に読出す。そして、ゲート回路１０４でバッフ
ァ１０３の出力及びタイミング発生回路１０５からの１
秒パルスを選択してアダー回路１０６に加え、Ｂ１列の
秒データに対して１秒パルスを加算する。このアダー回
路１０６の出力はゲート回路１０７を介してメモリ１０
０へ送られ、第４行に書込まれる。この゛ようにしてメ
モリ１００の第４行の内容は常に書換えられる。また、
アダー回路１０６の出力は判断回路１０８へ送られて、
その加算結果が所定の値に達したか否か判断され、その
判断結果に基づいて時計制御部の制御動作が行われる。
例えば上記秒パルスの加算によつて第４行のＢ１列、つ
まり秒データが（１）秒に達すると、この状態が判断回
路１０８によつて判断され、時計制御部により第４行Ｂ
２列の内容つまり分データに１＋１！されると共に秒デ
ータがクリアされる。以下同様にして分→時→日→月→
年の順に桁上げ制御が行われ、時刻及び年月日に対する
計時動作が行われる。また、上記時計回路４８を始動さ
せる際、正しい年月日及び時刻の設定を行う。この設定
操作は第１図におけるマスタースイッチ２３を１プリセ
ツトョの位置に切換え設定し、この状態でテンキー１１
の操作により年→月→日→時→分→秒の順にデータを入
力するが、各単位データを入力する毎に時刻及び日付け
キー１＃Ｊｌ４を操作する。上記各キー操作つまりキー
ボード３２から入力されたデータは、Ｉ／０コントロー
ラ３１を介してＣＰＵ３４へ送られ、第３図におけるア
ンド回路７４及びオア回路７６を介して入出力レジスタ
７８にセットされる。この入出力レジスタ７８に貯えら
れた入力データは時計回路４８へ送られ、ゲート回路１
０７を介してメモリ１００の第４行Ｂ６列〜２列に書込
まれる。このようにして時計回路４８のメモリ１００に
年月日及び時刻データが書込まれ、その後は上記したよ
うな計時動作が行われる。また、上記メモリ１００に時
間内集計用の時刻データ、サービスタイム用時刻データ
及びアラーム用時刻データを書込む時は、上記時刻及び
日付けキー７＃ョの代りにＴキー１７ｂ．．ＳＶキー１
７ａ，．ＡＬキー１７ｃを操作すると共にＴキー１７ｂ
あるいはＳＶキー１７ａの操作の後（ｒ分ョ入力後）に
テンキー１１により時刻順位指定データを入力すること
によりメモリ１００内の所定位置に時刻データを書込む
ことができる。

例えば、テンキー１１により０時ョ単位の時刻データを
入力した後Ｔキー１７ｂを操作し、次に１分ョ単位の時
刻データを入力し、Ｔキー１７ｂ操作後テンキー１１に
より時刻順位指定データｒ１ョを入力すると、メモリ１
００の第１行Ｂ７，Ｂ８列が指定されて時刻データＴ１
の１時ョ及び１分ョが書込まれる。またその他、部門別
プリセットデータを入力する場合は、マスタースイッチ
２３を１プリセツトョの位置に切換設定した状態で、テ
ンキー１１．及び部門キー１２を操作することによつて
キー入力データが入出力レジスタ７８を経てメモリ４７
に送られ、ゲート回路９３を介してメモリ本体９１の第
３領域９１Ｃの１番地〜１幡地に書込まれる。

ノしかして、商品の売上げ処理を行う場合は、マスタ
ースイッチ２３を１登録ョの位置に切換設定し、通常は
テンキー１１により売上げ商品の値段を入力する。

そして、その商品の属する部門キー１２を操作すると、
上記入力データは印字部３３に送出されレシート用紙４
１及びジャーナル用紙４２に印字され、また、ＣＰＵ３
４および表示ドライバ５１を介して表示部２４で表示さ
れると共に、ＣＰＵ内部３４で逐次累計される。更に、
上記部門キー１２により指定されたアドレスに対応する
メモリ４７のデータがＣＰＵ３４に読出されて上記入力
されたデータと加算され、その結果は上記指定されたア
ドレスのメモリ４７に書き込まれる。なお、この時値段
は第１領域９１Ａの所定行に加算され、第２領域９１Ｂ
の所定行には、売上げ件数が加算される。このようにし
て、売上げ商品毎にテンキー１１及び部門キー１２を夫
々操作することにより上記同様の動作が繰り返される。
そこで、全ての売上げ商品の値段の入力及び部門の指定
が終了すると、合計あるいは釣銭を求めレシートを発行
させるキー２２を操作する。このことによりＣＰＵ３４
で上述の如く累計された合計金額は表示部２４で表示さ
れると共にＩ／０コントローラ３１を介して印字部３３
に送られレシート用紙４１及びジャーナル用紙４２に印
字される。また、テンキー１１により商品の値段を入力
せずに上記した如く各部門毎に予めプリセットされた部
門プリセットデータを用いて処理する場合は、単に部門
キー１２を操作する合のみで、この部門キー１２に対応
するアドレスのプリセットデータを入力データとして上
記同様の処理が行なわれる。次に上記第１図ないし第５
図及び第６図、第７図により時間内集計の動作について
説明する。

まず、売上げ商品に対するデータ投入を行つた後、．第
６図に示すようにレシート発行用キー２２を操作すると
、そのキー入力信号がＩ／０コントローラ３１を介して
ＣＰＵ３４へ送られ、入出力レジスタ７８にセットされ
る。この入出力レジスタ７８にセットされたデータは、
ゲート回路７０、ア５ダー回路７１を介して判断回路８
４へ送られる。この判断回路８４は上記キー入力信号の
内容を判断し、その判断結果をアドレス回路６１に与え
る。このアドレス回路６１は判断回路８４からの判断結
果に従つてＲＯＭ６２のアドレスを指定くし、ＲＯＭ６
２から時計回路４８内のメモリ１００を指定するチップ
指定データを読出して入出力レジスタ７８の所定桁にセ
ットする。また、ＲＯＭ６２からはチップ指定回路８２
への動作指令が送られる。これによりチップ指定回路８
２は入出力レジスタ７８の所定桁からチップ指定データ
を読出してチップイネーブル信号ＣＥ８を出力し、メモ
リ１００を指定する。次いでＲＯＭ６２からはメモリ１
００の第４行２列を指定するアドレスコードが出力され
、コード発生回路６７によりシリアルコードに変換され
た後、ゲート回路７０を介してアダー回路７１へ送られ
る。そしてこのアダー回路７１から出力されるアドレス
デーノタはアドレスレジスタ８３に読出され、パラレル
データに変換されて時計回路４８内のレジスタ１０１に
転送される。また、このレジスタ１０１にはＲＯＭ６２
によりインストラクションデコーダ６９を介して読出し
命令がセットされる。すなわち、合計等を求めレシート
を発行するキー２２が操作されることによつて、第６図
のステップＡに示すようにチップイネーブル信号ＣＥ２
による時計回路４８の指定及びメモリ１００のフラグＦ
ｌａｇ２に対するアドレス指定が行われる。このステッ
プＡにおけるアドレス指定により、ステップＢに示すよ
うにメモリ１００から第４行？列に記憶されているフラ
グＦｌａｇ２が読出され、ゲート回路１０９、オア回路
８０、アンド回路７５、オア回路７６を介して入出力レ
ジスタ７８へ送られる。なお、上記時計回路４８は、メ
モリ１００から現在時刻をバッファ１０３に読出した際
、所定の周期でメモリ１００から時間内集計用時刻デー
タＴ１〜Ｔ４を順次読出してゲート回路１０４を介して
アダー回路１０６に加え、バッファ１０３に貯えた現在
時刻との比較を行つている。この比較結果は判断回路１
０８において判断され、この判断結果に従つて、つまり
現在時刻がＴ１〜Ｔ２、Ｔ２〜Ｔ３、Ｔ３〜Ｔ４の何れ
の時間帯であるかによつてメモリ１００のＦｌａｇ２記
憶部の対応ビットに“１゛がセットされる。しかして、
今例えば第７図に示すように時刻Ｔ１が１０時、Ｔ２が
１満、Ｔ３がｕ時、Ｔ４が１詩にプリセットされている
状態で１時３紛にレシート発行処理が行われ、合計等を
求めレシートを発行するキー２２が操作されたとすると
、上記したように時計回路４８におけるメモリ１００の
第４行？列が指定され、フラグＦｌａｇ２の内容がメモ
リ１００から入出力レジスタ７８に読出される。

現在時刻１Ｃ＠３紛は、Ｔ１〜Ｔ２の指定時間、つまり
、■時〜帛時の時間帯にあるので、Ｆｌａ臣は第１ビッ
トｂ１に゜“１゛がセットされＪＯＯＯｌＪとなつてい
る。そして、第６図ステップＢに示す如く上記入出力レ
ジスタ７８に読出されたＦｌａ臣の内容ＲＯＯＯｌＪは
ゲート回路７０及びアダー回路７１を介して判断回路８
４へ送られ、第６図のステップＣ及び第７図に示すよう
にＦｌａ臣内の何れかのビットに６６ｒ゛がセットされ
ているか否かの判断が行われる。この判断の結果がＮＯ
つまり、いずれの時間内でもない時は時間内集計は行わ
ず、直ちにレシート発行処理を行うが、ＹＥＳつまり、
いずれかの時間内である時は第６図のステップＤに進み
、ＲＯＭ６２の制御によりチップ指定回路８２からチッ
プイネーブル信号ＣＥｌを出力してメモリ４７を指定す
ると共にアッパーアドレス１播地〜１幡地の何れかをＦ
ｌａ臣の記憶状態に対応して指定する。この場合には現
在時刻がＴ１〜Ｔ２の時間内にあるのでメモリ４７のア
ッパーアドレス１７番地が指定され、その内容例えば第
７図に示すようにＴ１〜Ｔ２内件数Ｒ２Ｏ！及びＴ１〜
Ｔ２内合計金額Ｒｌ３２ＯＯ．Ｊ円が入出力レジスタ７
８に読出される。次いで第６図のステップＥに進み、上
記入出力レジスタ７８に読出された内容Ｒｌ３２ＯＯョ
円及びレジスタ群７７内の他のレジスタに記憶されてい
る売上げデータ例えばＲ７ＯＯＪ円がゲート回路７０を
介してアダー回路７１へ送られて加算される。また、こ
の際Ｔ１〜Ｔ２内件数Ｒ２Ｏ．Ｊもアダー回路７１へ送
られて１＋しされる。そして、このアダー回路７１で加
算されたＴ１〜Ｔ２内合計金額Ｒｌ３９ＯＯＪ及びＴ１
〜Ｔ２内件数Ｒ２ｌＪはメモリ４７に送られてアッパー
アドレス１播地に書込まれる。次に第６図のステップＦ
に進み、レジスタ群７７内レジスタに保持されている今
回の売上げデータ（上述した合計金額）がＩ／０コント
ローラ３１に送られ、Ｉ／０バッファ（図示せず）に貯
えられる。Ｉ／０コントローラ３１は、Ｉ／Ｏバッファ
に貯えたデータに基ずいて印字部３３を制御し、第６図
のステップＧに示すように印字部３３により印字動作を
行わせ、レシートを発行させる。以下Ｔ２によつて指定
される１満までは上記の場合と同様の動作が行われる。

第７図では１１時５０分に売上げを行つた場合の動作を
示してある。そして、１満を過ぎても売上げ処理を行う
と、例えば第７図に示すように帛時１分に売上げ処理を
行つて合計等を求めレシートを発行するキー２２を操作
しようとすると、この時点では時計回路４８におけるメ
モリ１００のＦｌａｇ２の内容が第２ビット■に“１゛
がセットされてＲＯＯｌＯョをなつており、このためメ
モリ４７は第１８行Ｂ６〜司列がアドレス指定される。
この時の売上げ処理が１２時以後初めてであるとすれば
、メモリ４７の第１８行Ｂ６〜Ｂ１列の内容はオール“
０゛である。従つてメモリ４７の第１桁Ｂ６〜囚列には
、Ｔ２〜Ｔ３内件数としてＲｌＪＮＴ２〜Ｔ３内合計金
額としてこの時の売上げ金額例えばＲ４５Ｏ．．円が書
込まれる。以後はＴ３時刻つまり１４時まではメモリ４
７の第１８行Ｂ６〜？列に対してデータの集計が行われ
る。また、ｕ時以後はＴ４時刻つまりこの例ては１７時
まではメモリ４７の第１９行Ｂ６〜？列に対してデータ
の集計が行われる。

なお、上記実施例では設定された時間内に於る金額及び
件数を集計するようにしているが、本発明はこれに限ら
れることなく、例えば各部門毎で設定された時間内に於
る金額及び件数を集計するようにしてもよく、その他本
発明の主旨を逸脱しない範囲で種々変形応用し得る。

以上述べたように本発明によれば、時計機能を備え、売
上げ処理時に上記時計機能を備え、売上げ処理時に上記
時計機能による計時時刻とを比較して設定時間別に各種
集計処理を行うようにしたので、予め任意時刻を設定し
ておくことにより、各指定時間内における売上げ集計を
自動的に行うことができる。

このため、各時間帯に於る売上げ状況等を知ることが出
来、例えばオペレータの交代、あるいは商品の補充等の
より細かい資料を作成し得、経営、管理等に極めて役立
つものとすることが出来る等種々の利点を有する。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図はキャッ
シュレジスタ前面操作部のキー類配置状態を示す図、第
２図は全体的な回路構成を示すブロック図、第３図は第
２図におけるＣＰＵｌメモリ及び時計回路の詳細を示す
回路図、第４図は第２図におけるメモリの記憶内容を示
す図、第５図Ａ，ｂは上記時計回路のメモリ記憶内容を
示す図、第６図は時間内集計動作を説明するための図で
あり、第７図は時間内集計中の各レジスタの状態図てあ
る。１０・・・操作部、１１・・・テンキー、２３・・・マ
スタースイッチ、３１・・・Ｉ／Ｏコントローラ、３２
・・・キーボード、３３・・・印字部、３４・・・ＣＰ
Ｕｌ４７・・・メモリ、４８・・・時計回路、７８・・
・入出力レジスタ。

Claims

【特許請求の範囲】

１売上げ商品に対する金額の登録を行う演算回路と、
時刻を計時する時計回路とを備えたキャッシュレジスタ
において、集計時間帯を記憶する第１の記憶手段と、各
時間帯毎の時間帯別集計データを記憶する第２の記憶手
段と、登録時に、上記時計回路の時刻データを読み出し
、この時刻データが上記第１の記憶手段のどの集計時間
帯に属するかを判断する判断手段と、該判断手段の結果
に従つて上記第２の記憶手段内の所定の時間帯別集計デ
ータに登録データを累計する手段とを具備して成るキャ
ッシュレジスタにおける集計方式。