JPS6053380A - 撮像管のビ−ム電流量制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は撮像管の全画面にわたって良好なビーム制御が
できるビーム電流量制御回路に関する。

〔発明の背景〕

撮像管における自動ビーム最適化回路（以下ＡＢＯ，！
：称−ｔ−）は１−テレビジョン学会誌第８号（１９７
５年）第２９巻」等により知られているが、このような
従来の回路においては、ターゲットから出力され前置増
幅器で増幅された信号と、カソード電流を抵抗によシミ
正変換した信号とを差動増幅器に入力し、この出力を駆
動回路及び直流分加算回路を経て第１グリツドに供給し
て制御し、等何曲に戻シビーム量を一定量に保つように
動作する。

しかし、このような制御系では、系全体の利得は画面の
どの点をとっても同一であるが、一般に撮像管のターゲ
ットへ到達する電子ビームは画面の中心と周辺ではその
形状、入射角、ビーム量等が異なることが多いため、た
とえ系の利得が画面中心で最適であっても周辺では不適
切となることがある。

〔発明の目的〕

本発明はこのような点に鑑みてなされたもので、その目
的とするところは、画面全体にわたって良好なビーム電
流の制御が行なえるような撮像管のビーム電流量制御回
路を提供することにある。

〔発明の概要〕

本発明はこのような目的を達成するために、制御系の利
得を画面中心と周辺とで変化させ、画面のどの点におい
ても利得が最適になるようにしたものである。

〔発明の実施例〕

以下、実施例によって本発明の詳細な説明する。

第１図は本発明に係る撮像管のビーム電流量制御回路の
一実施例のブロック図である。図において、１は撮像管
、２はカソード、３はカソード抵抗、４は第１グリツド
、５は第２グリツド、６は第３グリツド、Ｔはメツシュ
、Ｂはターゲット、９は前置増幅器、１０は可変抵抗器
、１１は差動増幅器、１２は利得制御回路、１３は増幅
回路、１４は駆動回路、１５は直流分加算回路、１６は
制御電圧発生回路である。利得制御回路１２．増幅回路
１３及び制御電圧発生回路１６を除いた回路構成及び動
作は従来のＡＢＯと全く同じである。

制御電圧発生回路１６からの制御電圧によって利得制御
回路１２で画面各点の利得を変えることによって、ビー
ム制御信号Ｓを画面の中心と周辺とで変化させるように
しである。利得制御回路１２は入力される制御電圧のピ
ーク値で利得制御を行なうようになっている。

第２図は制御電圧発生回路１６のブロック図である。図
において、１７は水平パラボラ波が入力される入力端子
、１８はＡ／Ｄ変換器、１９はメモリ、２０はＤ／Ａ変
換器、２１はスムージング回路、２２はアドレスカウン
タ、２３Ｆｉ制御電圧が出力される出力端子である。デ
ジタル信号のビット数は多い程よいが、本実施例ではＡ
／Ｄ変換器１８゜Ｄ／Ａ変換器２０は６ビツトにし、メ
モリ１９は画面の横方向を３２分割、縦方向を３２分割
し、レベルを１２８分割して、３２Ｘ３２Ｘ１２８＝１
３１０７２（１２８Ｋ　）ビットにしである。

第３図は制御電圧発生回路１６の入力を水平パラボラ波
にしたときの出力の３次元波形を示す。

３２Ｘ３２に分割された画面の垂直方向を行。

水平方向な列とすると、Ａ／Ｄ変換器１Ｂでデジタル信
号に変換された入力信号は、ＶＤ（ＣＫＯ）　、Ｖ　！
Ｊ上セツトルス（ＣＫＩ　）　、　ＨＩ）　（ＣＨ２）
が一致した時点から、■き込み用のアドレスカウンタ２
２からの命令で最初の行に書き込みが行なわれる。この
とき、アドレスカウンタ２２はメモリ１９のレベルが１
２８段階あるうちの最上位から１き込まれるように命令
を発する。次にＶリセットパルスとＨＤが一致した時点
で２番目の行に入力信号が記憶されるが、このときは１
２８段階の５番目から１き込まれる。次のｖリセットパ
ルスと）ＩＤが一致した時点では１２８段階の８番目か
ら書き込まれる。仁の動作を１６回繰り返すと上位から
４Ｘ１６＝６４段階のメモリを使用したことになる。１
７７番目行から３１番目の行までは１行毎に４段階ずつ
上位のレベルにシフトするように書き込まれ、ＶＤ。

■リセットパルス、ＨＤが一致するときに元に戻る。

このようにすることによって、■方向に対して等測的に
パラボラ波を発生するととができる。なお、ここで、■
リセットパルスはＶＤの周期の１／３２のパルスでおる
。

一方、水平方向については、ＨＤとＨ分割用クロックパ
ルス（ＣＨ２）が一致した時点から名列に応じた値が記
憶される。ここで、Ｈ分割用クロックパルスは［）の周
期の１／ａ２のパルスである。

メモリ１９に記憶された画面名位置のレベルは読み出し
用のアドレスカウンタによって読み出され、Ｄ／Ａ変換
された後スムージング回路を経て制御電圧として出力さ
れる。

以上の実施例では制御電圧として、水平及び垂直パラボ
ラ波を使用したが、画面を分割し分割した単位でメモリ
に記憶させることによシ、任意の波形を発生することが
容易に行なえる。

〔発明の効果〕

以上述べたように、本発明に係る撮像管のビーム電流量
制御回路によれば、ＡＢＯの制御系における利得を画面
の各点において適切な値にすることができるので、画面
全体にわたって良好なビーム電流制御を行なうことがで
きる。

【図面の簡単な説明】

第１図は本発明に係る撮像管のビーム電流量制御回路の
一実施例のブロック図、第２図は制御電圧発生回路のフ
゛ロック図、第３図は制御電圧出力の３次元波形図であ
る。 ２・・・・カソード、４・・・φ第１グリッド、８・・
・・ターゲット、１２・瞼・・利得制御回路、１６・・
・・制御電圧発生回路、１８・・・・Ａ／Ｄ変換器、１
９・・・・メモリ、２０・・・・Ｄ／Ａ変換器、２１・
・・・スムージング回路、２２・Ｑ−舎アドレスカウン
タ０ 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 撮像管のターゲットからの信号とカソード電流に応じた
   信号との差にもとすいて得られたビーム制御信号を撮像
   管に帰還する制御系を設け、自動的にビーム電流を最適
   化するようにした回路において、制御系の中に利得制御
   回路を設け、複数に分割した画面の各点における最適カ
   ビーム量に対応した制御電圧を出力する制御電圧発生回
   路を−設け、この制御電圧によって利得制御回路の利得
   を制御するようＫした撮像管のビーム電流量制御回路。