JPS6053459B2 - プラズマエツチング方法 - Google Patents
プラズマエツチング方法Info
- Publication number
- JPS6053459B2 JPS6053459B2 JP5976277A JP5976277A JPS6053459B2 JP S6053459 B2 JPS6053459 B2 JP S6053459B2 JP 5976277 A JP5976277 A JP 5976277A JP 5976277 A JP5976277 A JP 5976277A JP S6053459 B2 JPS6053459 B2 JP S6053459B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma etching
- pattern
- gas
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明はプラズマエッチング方法、特に有機樹脂性の
ホトマスクを通してのシリコン又はシリコン化合物に対
するプラズマエッチング方法に関する。
ホトマスクを通してのシリコン又はシリコン化合物に対
するプラズマエッチング方法に関する。
半導体装置の製造においては、シリコン（Ｓｉ単結晶又
はＳｉ多結晶）およびシリコン化合物（ＳｉＯ２、Ｓｉ
３Ｎ。
はＳｉ多結晶）およびシリコン化合物（ＳｉＯ２、Ｓｉ
３Ｎ。
等）を選択的にエッチングする有効な手段として最近、
０、を少量（通常４〜１０％）に含むＣＦ４（四フッ化
炭素）ガスをエッチングガスとして用いるプラズマエッ
チングが採用されている。ところでＳｉウェハやその表
面に形成されたＳｉ化合物をプラズマエッチする際に樹
脂性のレジストをマスクとして使用するが、その場合に
エッチング後のＳｉウェハにおけるパターン寸法がホト
レジストパターンの寸法よりも小さくなり、かつパター
ン寸法のばらつきができるという欠点がある。
０、を少量（通常４〜１０％）に含むＣＦ４（四フッ化
炭素）ガスをエッチングガスとして用いるプラズマエッ
チングが採用されている。ところでＳｉウェハやその表
面に形成されたＳｉ化合物をプラズマエッチする際に樹
脂性のレジストをマスクとして使用するが、その場合に
エッチング後のＳｉウェハにおけるパターン寸法がホト
レジストパターンの寸法よりも小さくなり、かつパター
ン寸法のばらつきができるという欠点がある。
このような欠色が生じる理由として、田レジストマスク
下にアンダーカットが起るためパターン寸法が減少する
、（２）オーバーエッチをした場合、アンダーカットは
とくに甚しくなるため、ウェハ内のエッチされるべき膜
の厚さのばらつきが増幅され、パターン寸法のばらつき
となつて現れると考えられる。
下にアンダーカットが起るためパターン寸法が減少する
、（２）オーバーエッチをした場合、アンダーカットは
とくに甚しくなるため、ウェハ内のエッチされるべき膜
の厚さのばらつきが増幅され、パターン寸法のばらつき
となつて現れると考えられる。
本願発明にあたつては、たまたまマスクにアルミニウム
を用いてＳｉ３Ｎ４のプラズマエッチングを行つたとこ
ろパターン寸法の減少はほとんど見出せなかつたことか
ら、寸法減少、すなわちアンダーカットは樹脂性レジス
ト使用時の特有な現象であり、エッチングガスとレジス
トとの間に物理的に又は化学的に何らかの相互作用があ
ると推測され、エッチングガスの成分や成分比を種々変
える検討がなされた。
を用いてＳｉ３Ｎ４のプラズマエッチングを行つたとこ
ろパターン寸法の減少はほとんど見出せなかつたことか
ら、寸法減少、すなわちアンダーカットは樹脂性レジス
ト使用時の特有な現象であり、エッチングガスとレジス
トとの間に物理的に又は化学的に何らかの相互作用があ
ると推測され、エッチングガスの成分や成分比を種々変
える検討がなされた。
したがつてこの発明は、プラズマエッチングにおけるパ
ターン寸法の減少やばらつきをなくし、集積回路におけ
る設計上の余裕度を大きくすることを目的とする。
ターン寸法の減少やばらつきをなくし、集積回路におけ
る設計上の余裕度を大きくすることを目的とする。
上記目的を達成するための発明の構成は、有機・樹脂性
のマスクを通してシリコン又はシリコン化合物をプラズ
マエッチングする方法においてエッチングガスとして酸
素を含む四フッ化炭素（ＣＦ０）とチッ素との混合物を
用いることを要旨とする。
のマスクを通してシリコン又はシリコン化合物をプラズ
マエッチングする方法においてエッチングガスとして酸
素を含む四フッ化炭素（ＣＦ０）とチッ素との混合物を
用いることを要旨とする。
さらに本発明の望ましい実施態様としては、上記酸素の
含有量を４〜１０％とくるとともに、チッ素と四チッ化
炭素の混合比を１以上とすることである。
含有量を４〜１０％とくるとともに、チッ素と四チッ化
炭素の混合比を１以上とすることである。
このような構成によれば、ＣＦ，にＮ２を混合すること
でＣＦ，のみの場合に生じるエッチングガスとレジスト
との間の不都合な相互作用が起らなくなり、したがつて
アンダーカットが生じることがなく前記目的が達成でき
る。
でＣＦ，のみの場合に生じるエッチングガスとレジスト
との間の不都合な相互作用が起らなくなり、したがつて
アンダーカットが生じることがなく前記目的が達成でき
る。
第１図はこの発明をＳｉ，Ｎ，膜のパターングに用いた
場合の実施例において、ＣＦ，系プラズマエッチングの
際のパターン寸法変化に及ぼすＮ２希釈（分圧比）の効
果を示すものである。
場合の実施例において、ＣＦ，系プラズマエッチングの
際のパターン寸法変化に及ぼすＮ２希釈（分圧比）の効
果を示すものである。
この図中で、実線Ａは測定結果に対する上限、実線Ｂ，
Ｃはそれぞれ代表値及び下限を示す。プラズマエッチン
グ条件は以下の通り。
Ｃはそれぞれ代表値及び下限を示す。プラズマエッチン
グ条件は以下の通り。
（１）装置１ＰＣ社製（電極形式：コンデンサ型）アル
ミニウム製エッチトンネル使用（２）ＲＦパワー１００
Ｗ （３）ガス組成及び圧力（全圧０．６ｔ０ｒｒ′）ＣＦ
，（０２４％入り０．３０ｒｒ（分圧））Ｎ２Ｏ．３ｔ
Ｏｒｒ（分圧）（４）エッチング開始時のエッチトンネ
ル温度５０℃（５）エッチング時間１紛 プラズマエッチング前後の素子断面形態は第２図Ａ，Ｂ
，Ｃに示され、各図において、１はＳｉ基板（ウェハ）
、２はＳｉＱ．被膜、３はＳｉ３Ｎ４被膜（１５００Ａ
）、４はホトレジストである。
ミニウム製エッチトンネル使用（２）ＲＦパワー１００
Ｗ （３）ガス組成及び圧力（全圧０．６ｔ０ｒｒ′）ＣＦ
，（０２４％入り０．３０ｒｒ（分圧））Ｎ２Ｏ．３ｔ
Ｏｒｒ（分圧）（４）エッチング開始時のエッチトンネ
ル温度５０℃（５）エッチング時間１紛 プラズマエッチング前後の素子断面形態は第２図Ａ，Ｂ
，Ｃに示され、各図において、１はＳｉ基板（ウェハ）
、２はＳｉＱ．被膜、３はＳｉ３Ｎ４被膜（１５００Ａ
）、４はホトレジストである。
同図Ａはプラズマエッチ前、Ｂはプラズマエッチ完了時
、Ｃはエッチ後レジストを除去した状態である。パター
ン寸法変化ΔＷはエッチ前のレジストのパターン寸法Ｗ
１とエッチ後のＳｉ３Ｎ，膜のパターン寸法Ｗ２の差を
もつて表わし、Ｗｌ，Ｗ２の測定精度．は±０．１ＰＴ
ｒ１．とする。各分圧Ｐｃｐ，に対するΔＷはウェハ内
、ウェハ間の平均値のみを示し、ばらつきは±０．３Ｐ
ＴｒＬ程度である。
、Ｃはエッチ後レジストを除去した状態である。パター
ン寸法変化ΔＷはエッチ前のレジストのパターン寸法Ｗ
１とエッチ後のＳｉ３Ｎ，膜のパターン寸法Ｗ２の差を
もつて表わし、Ｗｌ，Ｗ２の測定精度．は±０．１ＰＴ
ｒ１．とする。各分圧Ｐｃｐ，に対するΔＷはウェハ内
、ウェハ間の平均値のみを示し、ばらつきは±０．３Ｐ
ＴｒＬ程度である。
以上の実施例において、エッチング前後におけζるパタ
ーン寸法の減少及びそのバッチ間変動は、上記条件でエ
ッチした場合０．１±０．かＭＣＦ，のみ（Ｎ２なし）
でエッチの場合０．３±０．３μｍとなり、Ｎ２を混合
した効果が明らかである。
ーン寸法の減少及びそのバッチ間変動は、上記条件でエ
ッチした場合０．１±０．かＭＣＦ，のみ（Ｎ２なし）
でエッチの場合０．３±０．３μｍとなり、Ｎ２を混合
した効果が明らかである。
第１図によればＰＮ２／ＰＣＰ，（分圧比）が１以上に
おいてパターン寸法減少が０．２７！７至０に安定する
ことが示される。第３図乃至第４図はＳｉ３Ｎ，膜をプ
ラズマエッチした後の断面形状を拡大視したものである
。
おいてパターン寸法減少が０．２７！７至０に安定する
ことが示される。第３図乃至第４図はＳｉ３Ｎ，膜をプ
ラズマエッチした後の断面形状を拡大視したものである
。
第３図は従来法により、ＣＦ，のみをエッチングガスと
して使用した場合で、ホトレジスト４とＳｉ３Ｎ，膜３
の界面部（破線５で囲む部分）でアンダーカットが進行
し、Ｓｉ３Ｎ４のパターンのエッジ６が後退している。
すなわちパターン寸法がΔｗだけ減少する。又、エッジ
の角度θ１は約３０ｗでノある。一方、第４図は本発明
方法により、 ＣＦ，Ｏ．３ｌ′０ｒｒ（分圧）Ｎ２Ｏ．ｌ）Ｒｒ（分
圧）の混合ガスでエッチングした場合でＳｉ３Ｎ，膜パ
ターンの後退（ΔＷ＝０）がなく、エッジの角度０２は
約６０．℃である。
して使用した場合で、ホトレジスト４とＳｉ３Ｎ，膜３
の界面部（破線５で囲む部分）でアンダーカットが進行
し、Ｓｉ３Ｎ４のパターンのエッジ６が後退している。
すなわちパターン寸法がΔｗだけ減少する。又、エッジ
の角度θ１は約３０ｗでノある。一方、第４図は本発明
方法により、 ＣＦ，Ｏ．３ｌ′０ｒｒ（分圧）Ｎ２Ｏ．ｌ）Ｒｒ（分
圧）の混合ガスでエッチングした場合でＳｉ３Ｎ，膜パ
ターンの後退（ΔＷ＝０）がなく、エッジの角度０２は
約６０．℃である。
以上実施例について述べたが本発明はこれに限定される
ものではない。
ものではない。
例えばエッチングされる物質としてＳｉ（単結晶及び多
結晶）、ＳｉＯ２の場合に適用して同様の効果が得られ
る。エッチングガスの混合ＪｌｔＮ２／ＣＦ４を１未満
とするときはパターン寸法減少を０にすることはできな
いとしても、混合比に応じて寸法減少がＮ２を加えない
場合に比して効果があることが第１図によつても明らか
である。この発明は特に酸化膜アイソレーシヨン方式に
よるバイポーラＩＣ，．ＬＳＩｌあるいはＭＯＳメモリ
等の製造に適用して有効である。
結晶）、ＳｉＯ２の場合に適用して同様の効果が得られ
る。エッチングガスの混合ＪｌｔＮ２／ＣＦ４を１未満
とするときはパターン寸法減少を０にすることはできな
いとしても、混合比に応じて寸法減少がＮ２を加えない
場合に比して効果があることが第１図によつても明らか
である。この発明は特に酸化膜アイソレーシヨン方式に
よるバイポーラＩＣ，．ＬＳＩｌあるいはＭＯＳメモリ
等の製造に適用して有効である。
第１図はＣＮ４系プラズマによるＳｉ３Ｎ４膜のエッチ
ングの際のＮ２／ＣＦ，比とパターン寸法減少の関係を
示す曲線図、第１Ａ図はパターン寸法Ｗｌ，Ｗ２の関係
を示す模型断面図、第２図Ａ−Ｃはプラズマエッチ前後
における素子の形態を示す断面図、第３図及び第４図は
プラズマエッチ後のＳｉ３Ｎ，膜とホトレジストの断面
形態を拡大視した斜面図で第３図が従来例、第４図は本
発明例である。 １・・・・・・Ｓｉ基板、２・・・・・・ＳｉＯ２膜、
３・・・・・・Ｓｉ３Ｎ，膜、４・・・・・・レジスト
、５・・・・・ホトレジスト●Ｓｉ３Ｎ４界面部、６・
・・・・・Ｓｉ３Ｎ，のエッジ部。
ングの際のＮ２／ＣＦ，比とパターン寸法減少の関係を
示す曲線図、第１Ａ図はパターン寸法Ｗｌ，Ｗ２の関係
を示す模型断面図、第２図Ａ−Ｃはプラズマエッチ前後
における素子の形態を示す断面図、第３図及び第４図は
プラズマエッチ後のＳｉ３Ｎ，膜とホトレジストの断面
形態を拡大視した斜面図で第３図が従来例、第４図は本
発明例である。 １・・・・・・Ｓｉ基板、２・・・・・・ＳｉＯ２膜、
３・・・・・・Ｓｉ３Ｎ，膜、４・・・・・・レジスト
、５・・・・・ホトレジスト●Ｓｉ３Ｎ４界面部、６・
・・・・・Ｓｉ３Ｎ，のエッジ部。
Claims (1)
- １ パターニングされた有機ホトレジスト膜を耐エッチ
ング・マスクとして下地のシリコン・ナイトライド膜に
対してプラズマ・エッチングを行なうにあたり、エッチ
ング、ガスとして４〜１０％の酸素を含む四フッ化炭素
に対するチッ素の分圧比が１．０以上の混合ガスを用い
ることを特徴とするプラズマ・エッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5976277A JPS6053459B2 (ja) | 1977-05-25 | 1977-05-25 | プラズマエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5976277A JPS6053459B2 (ja) | 1977-05-25 | 1977-05-25 | プラズマエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53145575A JPS53145575A (en) | 1978-12-18 |
| JPS6053459B2 true JPS6053459B2 (ja) | 1985-11-26 |
Family
ID=13122595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5976277A Expired JPS6053459B2 (ja) | 1977-05-25 | 1977-05-25 | プラズマエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053459B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111222A (en) * | 1980-01-31 | 1981-09-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Dry etching method on silicon nitride film |
| JPS60192334A (ja) * | 1984-03-13 | 1985-09-30 | Fuji Electric Corp Res & Dev Ltd | ドライエツチング方法 |
| JPH0797575B2 (ja) * | 1986-02-06 | 1995-10-18 | 沖電気工業株式会社 | プラズマエツチング方法 |
| US5545290A (en) * | 1987-07-09 | 1996-08-13 | Texas Instruments Incorporated | Etching method |
-
1977
- 1977-05-25 JP JP5976277A patent/JPS6053459B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53145575A (en) | 1978-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5854136A (en) | Three-step nitride etching process for better critical dimension and better vertical sidewall profile | |
| US7214626B2 (en) | Etching process for decreasing mask defect | |
| US8728945B2 (en) | Method for patterning sublithographic features | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| JPH05304119A (ja) | ポリシリコン膜のエッチング方法 | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| JPS6053459B2 (ja) | プラズマエツチング方法 | |
| US5989979A (en) | Method for controlling the silicon nitride profile during patterning using a novel plasma etch process | |
| JP2003332312A (ja) | 半導体装置の製造方法 | |
| JPH08321484A (ja) | 半導体装置の製造方法 | |
| JP5164446B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JP2824584B2 (ja) | ドライエツチング方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| US4465553A (en) | Method for dry etching of a substrate surface | |
| JPH07201830A (ja) | 半導体装置の製造方法 | |
| JP2629721B2 (ja) | ドライエッチング方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH08274078A (ja) | エッチング方法 | |
| JP2002141328A (ja) | 半導体装置およびその製造方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JP2760426B2 (ja) | レジスト膜のドライエツチング方法 |