JPS605352A - アドレストリガ回路 - Google Patents
アドレストリガ回路Info
- Publication number
- JPS605352A JPS605352A JP58112761A JP11276183A JPS605352A JP S605352 A JPS605352 A JP S605352A JP 58112761 A JP58112761 A JP 58112761A JP 11276183 A JP11276183 A JP 11276183A JP S605352 A JPS605352 A JP S605352A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- circuit
- microcomputer
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、マイクロコンピュータを使用した装置のソフ
トデバッグ等プログラムチェックのためのソフトウェア
開発、測定機器に関するものである。
トデバッグ等プログラムチェックのためのソフトウェア
開発、測定機器に関するものである。
（従来技術とその間鮪点）
従来のソフトウェア開発用測定器では、該測定器側で特
定のアドレスを指定ｔ〜、その指定アドレスを被測定器
側で実行した時、すなわち、実行アドレスと指定アドレ
スが一致七−だとき、測定器ではトリガ信号を発し、被
測定装置の実行アドレスのデータ（内容）を例えばＤタ
イプのラッチ回路にセン’）−ｉろ。この七ノトシたデ
ータを確認スルときは、このランチ回路から取り出し読
むことは可能であった。しかし、この方法は被測定装置
の指定されたメモリアドレスのデータ（内容）のみを検
出することが可能なだけであった。
定のアドレスを指定ｔ〜、その指定アドレスを被測定器
側で実行した時、すなわち、実行アドレスと指定アドレ
スが一致七−だとき、測定器ではトリガ信号を発し、被
測定装置の実行アドレスのデータ（内容）を例えばＤタ
イプのラッチ回路にセン’）−ｉろ。この七ノトシたデ
ータを確認スルときは、このランチ回路から取り出し読
むことは可能であった。しかし、この方法は被測定装置
の指定されたメモリアドレスのデータ（内容）のみを検
出することが可能なだけであった。
一方、このメモリアドレスのデータを時間軸として、実
行している間、そのデータの変化を追い。
行している間、そのデータの変化を追い。
特定アドレスのデータ（内容）がプログラム通りの処理
を行なっていることを見て確認することは。
を行なっていることを見て確認することは。
一つのマイクロコンピュータのオンラインプログラムを
チェックする手段として非常に有効である。
チェックする手段として非常に有効である。
ある。
しかシフ、前記のような測定器で゛はこのメモリアドレ
スを実行している状態のプログラムカウンタ値（以下１
）Ｃ（的と称す）をとらえることは不可であり、Ｉ−’
Ｃはプログラムリストを人手により追い。
スを実行している状態のプログラムカウンタ値（以下１
）Ｃ（的と称す）をとらえることは不可であり、Ｉ−’
Ｃはプログラムリストを人手により追い。
確認する方法がなかった。
また、ＰＣ値をとらえるには測定器に２５６．〜ＩＯ２
４ハイドというメモリを内蔵しこのメモリにトリガ点前
後の内容（アドレス、データ）を取り込ツメ２．のちに
このメモリよりテークアウトさせトレース機能等を使用
１．チェックする方法を取る必要がある。しかし、この
ような機能を持つ測定器又は開発機器は大変に高価なも
のであり又、更に非常に操作性が悪いなどの欠点があっ
た。
４ハイドというメモリを内蔵しこのメモリにトリガ点前
後の内容（アドレス、データ）を取り込ツメ２．のちに
このメモリよりテークアウトさせトレース機能等を使用
１．チェックする方法を取る必要がある。しかし、この
ような機能を持つ測定器又は開発機器は大変に高価なも
のであり又、更に非常に操作性が悪いなどの欠点があっ
た。
（目的）
本発明は、これらの欠点を除去するためメモリアドレス
を設定１２．被測定装置側ｊのマイクロコンビ、−タが
実行しているプログラムと設定アドレスとが一致をした
時、このメモリアドレスのＰＣ値を簡単に取り出すこと
ができるようにしたものである。
を設定１２．被測定装置側ｊのマイクロコンビ、−タが
実行しているプログラムと設定アドレスとが一致をした
時、このメモリアドレスのＰＣ値を簡単に取り出すこと
ができるようにしたものである。
（実施例）
本発明（・オ、メモリアドレスを設定することにより、
このアドレスの実行番地（ＰＣ）値を、数値で表示し、
確認することができるようにトリガ回路を構成したもの
で、その実施例を第１図〜第５図を用いて説明する。
このアドレスの実行番地（ＰＣ）値を、数値で表示し、
確認することができるようにトリガ回路を構成したもの
で、その実施例を第１図〜第５図を用いて説明する。
第１図は本発明の詳細な説明するブロック図で、】は測
定器の操作パネル面上のスイッチ群で構成される指定ア
ドレス回路、２は図示しない被測定装置マイクロコンビ
、−一夕からのアドレスバスでアドレス信号Ａ、Ｏ−Ａ
１．５を人力する。３はバッファゲート、４は一致回路
で指定アドレス］の指定アドレスとアドレスバス２のア
ドレス信号ＡＯ〜Ａ１５の一致を検出する。第４図はこ
の一致回路４のより詳細な例を示す図で各アドレスバス
に対応する４１〜４４はＡ−１３を検出するコンパレー
タで構成される。５はこの一致回路４からのアドレス一
致を示す一致信号、６は被測定装置のマイクロコンピュ
ータからコントロール信号テ。
定器の操作パネル面上のスイッチ群で構成される指定ア
ドレス回路、２は図示しない被測定装置マイクロコンビ
、−一夕からのアドレスバスでアドレス信号Ａ、Ｏ−Ａ
１．５を人力する。３はバッファゲート、４は一致回路
で指定アドレス］の指定アドレスとアドレスバス２のア
ドレス信号ＡＯ〜Ａ１５の一致を検出する。第４図はこ
の一致回路４のより詳細な例を示す図で各アドレスバス
に対応する４１〜４４はＡ−１３を検出するコンパレー
タで構成される。５はこの一致回路４からのアドレス一
致を示す一致信号、６は被測定装置のマイクロコンピュ
ータからコントロール信号テ。
ＷＲはライト命令信号、ＲＤはリード命令信号。
ＭＲＢＱはメモリリクエスト信号、７はコントロール信
号６のタイミングで、前記一致信号５をラッチするラッ
チ回路で詳細な回路構成の一例は第３図に示すようにフ
リップフロップ回路、論理回路で構成されている。８は
前記ラッチ回路７のアドレストリガ出力と、マシンサイ
クルのＡＮＤ条イ牛により出力するＰＣ値セント信号、
９はアト属スラッチ回路で１図示しない次段に実行番地
の内容（ＰＣ値）を数値で表示する表示回路が接読され
る。第５図はこのアドレスラッチ回路９の回路の一４１
Ｊで同図の通り、フリップフロップ回路で構成すること
ができる。 １０は前記アドレストリガ信号、１１は前
記ラッチ回路７のリセットスイッチである。
号６のタイミングで、前記一致信号５をラッチするラッ
チ回路で詳細な回路構成の一例は第３図に示すようにフ
リップフロップ回路、論理回路で構成されている。８は
前記ラッチ回路７のアドレストリガ出力と、マシンサイ
クルのＡＮＤ条イ牛により出力するＰＣ値セント信号、
９はアト属スラッチ回路で１図示しない次段に実行番地
の内容（ＰＣ値）を数値で表示する表示回路が接読され
る。第５図はこのアドレスラッチ回路９の回路の一４１
Ｊで同図の通り、フリップフロップ回路で構成すること
ができる。 １０は前記アドレストリガ信号、１１は前
記ラッチ回路７のリセットスイッチである。
この動作は初めに、第３図に示すラッチ回路７のリセッ
トスイッチ１１でラッチ回路７をリセットし、第４図に
示す測定器のパネル面（図示せず）」−のスイッチ群で
構成された指定アドレス回路１のスイッチ操作により被
測定装置の任意のアドレスを指定セットする。被測定装
置側マイクロコンビ５−一夕のアドレスバス２から、オ
ンライン、すなわち、実行中のアドレスＡＩ５〜ＡＯを
人力するとバッファゲート３を経由１〜て一致回路４で
前述の通り設定した指定アドレスと被測定装置側のマイ
クロコンピュータの実行アドレスの一致を判定し、これ
が一致すると一致信号５を出力ずろ。この動作は第４図
に示すように、各一致回路４１〜４４は公知のコンパレ
ータを４つ組合せた回路より成り、そのＡ＝Ｂを検出シ
フ、一致信号とする。なお、この回路は市販されている
ＩＣを用いることができる。一方、被測定器側マイクロ
コンピュータから出力されるリード命令ＲＤ、ライト命
令ＷＲ。
トスイッチ１１でラッチ回路７をリセットし、第４図に
示す測定器のパネル面（図示せず）」−のスイッチ群で
構成された指定アドレス回路１のスイッチ操作により被
測定装置の任意のアドレスを指定セットする。被測定装
置側マイクロコンビ５−一夕のアドレスバス２から、オ
ンライン、すなわち、実行中のアドレスＡＩ５〜ＡＯを
人力するとバッファゲート３を経由１〜て一致回路４で
前述の通り設定した指定アドレスと被測定装置側のマイ
クロコンピュータの実行アドレスの一致を判定し、これ
が一致すると一致信号５を出力ずろ。この動作は第４図
に示すように、各一致回路４１〜４４は公知のコンパレ
ータを４つ組合せた回路より成り、そのＡ＝Ｂを検出シ
フ、一致信号とする。なお、この回路は市販されている
ＩＣを用いることができる。一方、被測定器側マイクロ
コンピュータから出力されるリード命令ＲＤ、ライト命
令ＷＲ。
メモリリフニストＭＲＥＱの否定ＲＤ、ＷＲ，，ＭＲＥ
Ｑの各コントロール信号６とのタイミングにより、前記
一致アドレスに対応するコントロール信号６をラッチ回
路７でラッチする。このラッチした信号の出力をアドレ
ストリガ１０として使用する。
Ｑの各コントロール信号６とのタイミングにより、前記
一致アドレスに対応するコントロール信号６をラッチ回
路７でラッチする。このラッチした信号の出力をアドレ
ストリガ１０として使用する。
次に、第２図は代表的マイクロコンピータの基本タイム
チャートと第１図の各部動作のタイミングを示す図で同
図によりアドレストリガ１０とＰＣ値の取１１４０〜タ
イミングを説明する。Ｍｌは、１マシンリーイクルでこ
の１ザイクルは更にＴ１〜Ｔ４に別けられ４）。１０は
ラッグ−回路７のＱ、Ω出力で・ある。ＰＣ値とメモリ
アドレスのタイミングは本図のとおりである。すなわち
、ｌ（、Ｄ又はＷＲとＭ Ｒ，Ｅ Ｑのアンド条件と、
前記−数回路４のＡ ＝ ＩＪＪＫよる一致信号５のア
ンド条件でもって、アドレストリガ１０が反転する。こ
れによりＰＣ値七）ｌ信号８の状態が反転するこの時な
ぜＰＣ値を取り出すことが可能かと見・うと、ラッチ回
路７は、先にリセノＩ・スイッチ１１により、リセット
されておりこの出力Ｑと酊のアンド条件で、Ｐ（］値セ
ット信号８が出力されている。アドレス一致によりこの
ラッチ回路７の出力Ｑ、 Ｑが反転し、ＰＣＣ上セット
信号８無くなる。したがってアドレスバス（Ａ１５〜Ａ
Ｏ）をラッチする回路すなわち、アドレスラッチ９を設
けておけば、このＰＣ値セ、１・信号８で１３Ｃ値の七
ノドが可能となる。このように本発明は複雑にバッファ
メモリ等を構成せずに１命令のみ取り出すようにしてい
る。
チャートと第１図の各部動作のタイミングを示す図で同
図によりアドレストリガ１０とＰＣ値の取１１４０〜タ
イミングを説明する。Ｍｌは、１マシンリーイクルでこ
の１ザイクルは更にＴ１〜Ｔ４に別けられ４）。１０は
ラッグ−回路７のＱ、Ω出力で・ある。ＰＣ値とメモリ
アドレスのタイミングは本図のとおりである。すなわち
、ｌ（、Ｄ又はＷＲとＭ Ｒ，Ｅ Ｑのアンド条件と、
前記−数回路４のＡ ＝ ＩＪＪＫよる一致信号５のア
ンド条件でもって、アドレストリガ１０が反転する。こ
れによりＰＣ値七）ｌ信号８の状態が反転するこの時な
ぜＰＣ値を取り出すことが可能かと見・うと、ラッチ回
路７は、先にリセノＩ・スイッチ１１により、リセット
されておりこの出力Ｑと酊のアンド条件で、Ｐ（］値セ
ット信号８が出力されている。アドレス一致によりこの
ラッチ回路７の出力Ｑ、 Ｑが反転し、ＰＣＣ上セット
信号８無くなる。したがってアドレスバス（Ａ１５〜Ａ
Ｏ）をラッチする回路すなわち、アドレスラッチ９を設
けておけば、このＰＣ値セ、１・信号８で１３Ｃ値の七
ノドが可能となる。このように本発明は複雑にバッファ
メモリ等を構成せずに１命令のみ取り出すようにしてい
る。
第３図は、第２図のタイミングを具体的に回路化したも
ので、動作説明は、前述のとおりである。
ので、動作説明は、前述のとおりである。
（効果）
本発明により、従来プログラムリストで追っていたＰＣ
値が簡単に読めろようになり、ソフ）・デ日 バッグの時間短縮を浜ることか出ぎ、さらにメモ又２本
発明のトリガ信号を、Ｏシックアナライザのワードリコ
グナイザトリガとして使用すれば。
値が簡単に読めろようになり、ソフ）・デ日 バッグの時間短縮を浜ることか出ぎ、さらにメモ又２本
発明のトリガ信号を、Ｏシックアナライザのワードリコ
グナイザトリガとして使用すれば。
２バイトのアドレスのみでなく、さらにトリガ点前後の
アドレストリガをとり込めろため、トレース機能の拡大
を図ることが出来る。
アドレストリガをとり込めろため、トレース機能の拡大
を図ることが出来る。
第１図は９本発明のアドレストリガ回路のブロック図、
第２図は本発明のクイεフッ図、第３図はランチ回路７
０回路図、第４図は一致回路４の回路図、第５図はアド
レスラッチ９の回路図。 １：任意アドレス設定回路、２：被測定器からのアドレ
スバス、３：バッファ’ｙ’−ト、４： −数回路、５
ニ一致信号、６：コントロール信号、７：ラノチ回路、
８：セノト信号、９ニアドレスラツチ、１０ニアドレス
トリガ信号。 ９−
第２図は本発明のクイεフッ図、第３図はランチ回路７
０回路図、第４図は一致回路４の回路図、第５図はアド
レスラッチ９の回路図。 １：任意アドレス設定回路、２：被測定器からのアドレ
スバス、３：バッファ’ｙ’−ト、４： −数回路、５
ニ一致信号、６：コントロール信号、７：ラノチ回路、
８：セノト信号、９ニアドレスラツチ、１０ニアドレス
トリガ信号。 ９−
Claims (1)
- 指定アドレスを任意に設定し、被測定器側のアドレスバ
ス及びコントロール信号を人力ｔｙ＋ このアドレスバ
スにより前記被測定器がオンラインで実行Ｉ−で（・る
メモリアドレスと前記設定したアドレスとが一致をみた
とき、コントロール信号とのタイミングにより一致信号
が出力し、該一致信号をラッチ［７，該ラッチ信号をア
ドレストリガとして使用するとともに、このラッチ信号
と反転する信号をアドレス七ソト信号に使用することに
より前記一致メモリアドレスのプログラムカウンタ値を
取り出すことを特徴とするアドレストリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112761A JPS605352A (ja) | 1983-06-24 | 1983-06-24 | アドレストリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112761A JPS605352A (ja) | 1983-06-24 | 1983-06-24 | アドレストリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605352A true JPS605352A (ja) | 1985-01-11 |
Family
ID=14594867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58112761A Pending JPS605352A (ja) | 1983-06-24 | 1983-06-24 | アドレストリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605352A (ja) |
-
1983
- 1983-06-24 JP JP58112761A patent/JPS605352A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3771131A (en) | Operating condition monitoring in digital computers | |
| US5751942A (en) | Trace event detection during trace enable transitions | |
| EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
| JPS605352A (ja) | アドレストリガ回路 | |
| US3758759A (en) | Apparatus for determining partial memory chip categories | |
| JPS6142186Y2 (ja) | ||
| JPS62239247A (ja) | 電子計算機 | |
| RU2050588C1 (ru) | Способ контроля и отладки программ реального времени и устройство для его осуществления | |
| JPH06202907A (ja) | デバッグ支援装置 | |
| KR0128219Y1 (ko) | 프로그램 실행시간 측정회로 | |
| JPH05224989A (ja) | キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ | |
| JP2513888B2 (ja) | マイクロプロセッサ | |
| JPS5838879B2 (ja) | フエイルメモリ | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPH02113347A (ja) | トレーサー装置 | |
| JPH03263135A (ja) | 分岐制御回路 | |
| JPS6411977B2 (ja) | ||
| JPH0588946A (ja) | ヒストリメモリ書き込み方式 | |
| JPH0231247A (ja) | データ処理装置 | |
| JPH10177505A (ja) | エミュレータ装置 | |
| JPH0756777A (ja) | プログラム開発支援装置 | |
| JPH02230436A (ja) | プログラム実行時間計測方法とその装置 | |
| JPH02127740A (ja) | エミュレータ | |
| JPS63192139A (ja) | 実行バスサイクル検出装置 | |
| JPH0863370A (ja) | 実行アドレス検出機能付きｉｃソケット |