JPH10177505A - エミュレータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 マルチタスクプログラムのタスクごとのメモ
リアクセス履歴を計測できなかったので、メモリの不正
アクセスを検出できないという課題があった。 【解決手段】 実行タスクＩＤ指定レジスタ２４にエミ
ュレーションメモリ１５へのアクセスの履歴を記録した
メモリアクセス履歴を残すべきタスクのＩＤを格納す
る。このＩＤとデータラッチ２３がラッチした実行中の
タスクＩＤとが一致したら、データ比較回路２５は一致
信号を出力する。この一致信号を受信した制御回路１９
は、実行中のタスクがアクセスするエミュレーションメ
モリ１５中のアドレスを取得し、計測用メモリ２０中の
そのアドレスに対応するビットにフラグを立てる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はマイクロコンピュ
ータ等のプログラム開発を支援するエミュレータ装置に
関するものである。

【０００２】

【従来の技術】図３はエミュレータ装置を用いたプログ
ラム開発システムを示す構成図である。図において、１
はホストコンピュータ、２はマイクロコンピュータ等の
プログラム開発において開発中のプログラムの誤りを発
見して修正するために用いられるエミュレータ装置、３
は開発対象となるマイクロコンピュータを搭載したター
ゲットボード、４はホストコンピュータ１とエミュレー
タ装置２との間でデータを送受信するために設けた通信
ケーブル、５はエミュレータ装置２をターゲットボード
３に電気的に接続するプローブである。エミュレータ装
置２とターゲットボード３とは、プローブ５の先端をタ
ーゲットボード３のソケットに挿入することにより電気
的に接続される。

【０００３】次に動作について説明する。ホストコンピ
ュータ１上でデバッガ（デバッグ用プログラム）を起動
し、このデバッガを操作することによりエミュレータ装
置２を制御する。ホストコンピュータ１とエミュレータ
装置２との間は通信ケーブル４で接続されており、この
通信ケーブル４を介してコマンドやデータの送受信を行
う。

【０００４】エミュレータ装置２は、ターゲットボード
３に搭載されたマイクロコンピユータで使用するプログ
ラムの開発において、作成したプログラムの誤り等を発
見して修正するデバッグ作業を行う際に使用する。エミ
ュレータ装置２には、作成したプログラムのデバッグを
行うための機能の一つとして、プログラムの実行によっ
てメモリがアクセスされたかどうかの履歴を残す機能が
ある。

【０００５】図４はエミュレータ装置２の詳細を示すブ
ロック構成図である。図において、１２はプログラム開
発の対象となるマイクロコンピュータ、１３はアドレス
信号を伝送するアドレスバス、１４はデータ信号を伝送
するデータバス、１５はホストコンピュータ１から通信
インターフェイス回路１６およびモニタ回路１７を介し
て転送されて来たデバッグ対象プログラムを格納すると
ともに、マイクロコンピュータ１２上でデバッグ対象プ
ログラムを走らせた場合に当該プログラムがアクセスす
るエミュレーションメモリ、１６はホストコンピュータ
１とモニタ回路１７との間の通信を制御する通信インタ
ーフェイス回路、１７はホストコンピュータ１が発行す
るコマンドを解釈し、解釈結果に応じた処理を実行する
モニタ回路、１８はプログラムの実行によってマイクロ
コンピュータ１２がエミュレーションメモリ１５にアク
セスしたかどうかの履歴を残すためのメモリアクセス履
歴計測回路である。

【０００６】メモリアクセス履歴計測回路１８は、制御
回路１９および計測用メモリ２０から成る。制御回路１
９は、モニタ回路１７から送られて来る、実行中のプロ
グラムがエミュレーションメモリ１５をアクセスした履
歴であるメモリアクセス履歴を残すか否かという情報を
受信し、メモリアクセス履歴を残す必要がある場合には
その旨を記憶しておく。そして、アドレスバス１３に出
力されるアドレスを検出してメモリアクセス情報を出力
する。計測用メモリ２０は、制御回路１９が出力するメ
モリアクセス情報を格納できるようにするために、各ビ
ットがエミュレーションメモリ１５の各アドレスに１対
１に対応付けられている。

【０００７】次に動作について説明する。マイクロコン
ピュータ１２上で走るデバッグ対象プログラムがエミュ
レーションメモリ１５をアクセスした履歴であるメモリ
アクセス履歴を残す必要がある場合、その旨の指示をホ
ストコンピュータ１からエミュレータ装置２に転送す
る。メモリアクセス履歴を残す指示は、通信インターフ
ェイス回路１６およびモニタ回路１７を介してメモリア
クセス履歴計測回路１８に伝達され、メモリアクセス履
歴計測回路１８に設けた制御回路１９に記憶される。

【０００８】初期状態では計測用メモリ２０の全ビット
を“０”に設定しておく。この状態でマイクロコンピュ
ータ１２上でデバッグ対象プログラムを走らせると、こ
のプログラムはエミュレーションメモリ１５をアクセス
する。このときマイクロコンピュータ１２は、アドレス
バス１３に、アクセスするエミュレーションメモリ１５
のアドレスを出力する。アドレスバス１３に出力された
アドレスは制御回路１９が取り込み、対応する計測用メ
モリ２０のビットを“１”にセットする。

【０００９】メモリアクセス履歴の計測は、プログラム
の実行終了後、計測用メモリ２０の各ビットの状態を検
査することにより行う。上述したように、計測用メモリ
２０の各ビットはエミュレーションメモリ１５の各アド
レスに１対１に対応しているから、あるビットが“１”
であることは、エミュレーションメモリ１５の対応する
アドレスがアクセスされたことを意味し、“０”である
ことはアクセスされなかったことを意味する。

【００１０】

【発明が解決しようとする課題】従来のエミュレータ装
置は以上のように構成されているので、デバッグ対象プ
ログラムがマルチタスクプログラムの場合であっても個
々のタスクを識別しないから、各タスクごとのメモリア
クセス履歴を計測することができないという課題があっ
た。この結果、あるタスクが別のタスクのメモリ領域を
不正にアクセスしていてもそれを検出することができな
いという課題があった。

【００１１】この発明は上記のような課題を解決するた
めになされたもので、マルチタスクプログラムの各タス
クごとのメモリアクセス履歴を計測できるようにして、
メモリの不正アクセスを検出できるようにしたエミュレ
ータ装置を得ることを目的とする。

【００１２】

【課題を解決するための手段】請求項１記載の発明に係
るエミュレータ装置は、マルチタスクプログラムを構成
する特定のタスクが実行中にエミュレーションメモリを
アクセスすると、アクセスしたアドレスをメモリアクセ
ス記録手段が取得し、計測用メモリの前記エミュレーシ
ョンメモリのアドレスと１対１に対応するビットにフラ
グを立てるものである。

【００１３】請求項２記載の発明に係るエミュレータ装
置は、タスクＩＤ指定手段にエミュレーションメモリへ
のアクセスの履歴を記録したメモリアクセス履歴を残す
べきタスクの識別番号を格納し、実行タスク検出手段に
より実行中のマルチタスクプログラムの中から前記タス
クＩＤ指定手段に格納した識別番号を有するタスクを検
出し、検出したタスクが実行中にアクセスする前記エミ
ュレーションメモリ中のアドレスを制御回路が取得し、
そのアドレスに対応する計測用メモリ中のビットにフラ
グを立てるものである。

【００１４】請求項３記載の発明に係るエミュレータ装
置は、タスクＩＤ指定手段にエミュレーションメモリへ
のアクセスの履歴を記録したメモリアクセス履歴を残さ
ないタスクの識別番号を格納し、実行タスク検出手段が
実行中のマルチタスクプログラムの中から前記タスクＩ
Ｄ指定手段に格納されていない識別番号を有するタスク
を検出し、検出したタスクが実行中にアクセスする前記
エミュレーションメモリ中のアドレスを制御回路が取得
し、そのアドレスに対応する計測用メモリ中のビットに
フラグを立てるものである。

【００１５】請求項４記載の発明に係るエミュレータ装
置は、第１から第ｎタスクＩＤ指定手段にエミュレーシ
ョンメモリへのアクセスの履歴を記録したメモリアクセ
ス履歴を残すべきタスクの識別番号を格納し、第１から
第ｎ実行タスク検出手段が実行中のマルチタスクプログ
ラムの中から前記第１から第ｎタスクＩＤ指定手段に格
納した識別番号を有するタスクを検出し、検出したタス
クが実行中にアクセスする前記エミュレーションメモリ
中のアドレスを第１から第ｎ制御回路が取得し、当該タ
スクに対応する前記計測用メモリ中の、前記エミュレー
ションメモリのアドレスに対応するビットにフラグを立
てるものである。

【００１６】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるエ
ミュレータ装置を示すブロック構成図である。図におい
て、２はエミュレータ装置、１２はプログラム開発の対
象となるマイクロコンピュータ、１３はアドレス信号を
伝送するアドレスバス、１４はデータ信号を伝送するデ
ータバス、１５はホストコンピュータから通信インター
フェイス回路１６およびモニタ回路１７を介して転送さ
れて来たデバッグ対象のマルチタスクプログラムを格納
するとともに、マイクロコンピュータ１２上でデバッグ
対象のマルチタスクプログラムを走らせたときに実行中
のタスクがアクセスするエミュレーションメモリ、１６
はホストコンピュータとモニタ回路１７との間の通信を
制御する通信インターフェイス回路、１７はホストコン
ピュータが発行したコマンドを解釈し、解釈結果に応じ
た処理を実行するモニタ回路である。

【００１７】１８はプログラムの実行によってマイクロ
コンピュータ１２がエミュレーションメモリ１５にアク
セスしたかどうかの履歴を残すためのメモリアクセス履
歴計測回路である。１９はデータ比較回路２５が出力す
る、実行中のタスクがエミュレーションメモリ１５をア
クセスした履歴であるメモリアクセス履歴を残すタスク
であるという情報を受信したときに、その旨を記憶して
おき、その後、アドレスバス１３に出力されるアドレス
を検出してメモリアクセス情報を出力する制御回路（メ
モリアクセス記録手段）である。２０は各ビットがエミ
ュレーションメモリ１５の各アドレスに１対１に対応付
けられており、制御回路１９が出力するメモリアクセス
情報を格納する計測用メモリである。

【００１８】２１はマイクロコンピュータ１２上で走ら
せるデバッグ対象のマルチタスクプログラムを構成する
複数のタスクのＩＤ（識別番号）を格納するエミュレー
ションメモリ１５上のアドレスを指定する実行タスクＩ
Ｄ格納アドレス指定レジスタである。

【００１９】２２はマイクロコンピュータ１２がアドレ
スバス１３に出力する実行タスクＩＤ格納アドレスと、
実行タスクＩＤ格納アドレス指定レジスタ２１が保持し
ているアドレスとを比較し、一致する場合に一致信号を
出力するアドレス比較回路である。

【００２０】２３はアドレス比較回路２２が出力する一
致信号を受信したときに、マイクロコンピュータ１２が
データバス１４に出力する現在実行中のタスクＩＤをラ
ッチするデータラッチ（メモリアクセス記録手段，実行
タスク検出手段）である。

【００２１】２４はマイクロコンピュータ１２上で走ら
せるデバッグ対象のマルチタスクプログラムを構成する
複数のタスクのうちメモリアクセス履歴を残す必要のあ
る実行タスクのＩＤを格納する実行タスクＩＤ指定レジ
スタ（タスクＩＤ指定手段）である。

【００２２】２５はデータラッチ２３がラッチした実行
タスクＩＤと実行タスクＩＤ指定レジスタ２４が格納し
ているＩＤとを比較し、一致した場合に制御回路１９に
一致信号を出力するデータ比較回路（メモリアクセス記
録手段，実行タスク検出手段）である。

【００２３】次に動作について説明する。マイクロコン
ピュータ１２上で走らせるデバッグ対象のマルチタスク
プログラムを構成する複数の実行タスクのＩＤをホスト
コンピュータからエミュレータ装置２に転送する。これ
ら複数の実行タスクＩＤは、通信インターフェイス回路
１６およびモニタ回路１７を介してメモリアクセス履歴
計測回路１８に伝達され、実行タスクＩＤ格納アドレス
指定レジスタ２１に格納される。

【００２４】デバッグ対象のマルチタスクプログラムを
構成する複数のタスクのうちエミュレーションメモリ１
５をアクセスした履歴であるメモリアクセス履歴を残す
必要のあるタスクのＩＤをホストコンピュータからエミ
ュレータ装置２に転送する。当該タスクのＩＤは、通信
インターフェイス回路１６およびモニタ回路１７を介し
てメモリアクセス履歴計測回路１８に伝達され、実行タ
スクＩＤ指定レジスタ２４に格納される。

【００２５】初期状態では計測用メモリ２０の全ビット
を“０”に設定しておく。この状態でマイクロコンピュ
ータ１２上でデバッグ対象のマルチタスクプログラムを
走らせると、実行中のタスクはエミュレーションメモリ
１５をアクセスする。

【００２６】リアルタイム・マルチタスク・オペレーテ
ィングシステム（ＯＳ）では、カーネルのシステム管理
データ領域に実行タスクＩＤ格納領域（現在実行中のタ
スクのＩＤを保持する領域）が設けられている。ディス
パッチ（実行タスクの切り替え）が発生した場合、ＯＳ
のスケジューラは実行タスクＩＤ格納領域の内容（実行
タスクＩＤ格納アドレス）を次に実行されるタスクのＩ
Ｄに変更する。その際、マイクロコンピュータ１２はア
ドレスバス１３に実行タスクＩＤ格納アドレスを出力す
る。アドレス比較回路２２は、アドレスバス１３中を伝
送するこの実行タスクＩＤ格納アドレスと実行タスクＩ
Ｄ格納アドレス指定レジスタ２１が保持しているアドレ
スとを比較し、一致する場合に一致信号を出力する。

【００２７】この一致信号はデータラッチ２３が受信
し、マイクロコンピュータ１２がデータバス１４に出力
する現在実行中のタスクＩＤをラッチする。データ比較
回路２５は、データラッチ２３がラッチした現在実行中
のタスクＩＤと実行タスクＩＤ指定レジスタ２４が格納
しているタスクＩＤとを比較し、一致する場合に制御回
路１９に一致信号を出力する。

【００２８】この一致信号を受信した制御回路１９は、
現在実行中のタスクがエミュレーションメモリ１５をア
クセスするときにアドレスバス１３に出力するアドレス
信号を取り込み、対応する計測用メモリ２０のビットを
“１”にセットする（フラグを立てる）。

【００２９】メモリアクセス履歴の計測は、デバッグ用
プログラムの実行終了後、計測用メモリ２０の各ビット
の状態を検査することにより行う。上述したように、計
測用メモリ２０の各ビットはエミュレーションメモリ１
５の各アドレスに１対１に対応しているから、あるビッ
トが“１”であることは、エミュレーションメモリ１５
の対応するアドレスがアクセスされたことを意味し、
“０”であることはアクセスされなかったことを意味す
る。

【００３０】以上のように、この実施の形態１によれ
ば、マルチタスクプログラムにおいて指定したタスクの
みのメモリアクセス履歴を計測することが可能になる。
この結果、あるタスクが別のタスクのメモリ領域を権限
なくアクセスするメモリの不正アクセスを検出すること
ができるようになる。この結果、特定のタスクが他のタ
スクのメモリ領域を不正にアクセスしていないことを保
証することができる。また、潜在的な不具合を検出する
ことができるから、機器組み込みソフトウェアの信頼性
を高めることができる。さらに、機器組み込みソフトウ
ェアの信頼性を評価する新たな手段をユーザに提供する
ことができる。

【００３１】実施の形態２．図１において、データラッ
チ２３がラッチしたタスクＩＤと実行タスクＩＤ指定レ
ジスタ２４が格納しているタスクＩＤとの比較は、実施
の形態１と同様にデータ比較回路２５が行い、比較した
結果、両者が一致しなかったときに不一致信号を出力す
るようにし、制御回路１９はこの不一致信号が入力する
と動作するように変更する。これにより、特定のタスク
以外のメモリアクセス履歴の計測を、図１と同じ回路構
成により行うことが可能になる。

【００３２】以上のように、この実施の形態２によれ
ば、マルチタスクプログラムにおいて指定したタスク以
外のタスクによるメモリアクセス履歴を計測することが
可能になる。この結果、あるタスクが別のタスクのメモ
リ領域を権限なくアクセスするメモリの不正アクセスを
検出することができるようになる。この結果、特定のタ
スクが他のタスクのメモリ領域を不正にアクセスしてい
ないことを保証することができる。また、潜在的な不具
合を検出することができるから、機器組み込みソフトウ
ェアの信頼性を高めることができる。さらに、機器組み
込みソフトウェアの信頼性を評価する新たな手段をユー
ザに提供することができる。

【００３３】実施の形態３．図２はこの発明の実施の形
態３によるエミュレータ装置を示すブロック構成図であ
る。図において、２はエミュレータ装置、１２はマイク
ロコンピュータ、１３はアドレスバス、１４はデータバ
ス、１５はエミュレーションメモリ、１６は通信インタ
ーフェイス回路、１７はモニタ回路、１８はメモリアク
セス履歴計測回路、１９ａ，１９ｂ，１９ｃは第１〜第
３制御回路、２０ａ，２０ｂ，２０ｃは第１〜第３計測
用メモリ、２１は実行タスクＩＤ格納アドレス指定レジ
スタ、２２はアドレス比較回路、２３はデータラッチ、
２４ａ，２４ｂ，２４ｃは第１〜第３実行タスクＩＤ指
定レジスタ、２５ａ，２５ｂ，２５ｃは第１〜第３デー
タ比較回路である。これらは図１に示したものと同一あ
るいは相当のものであるので、説明を省略する。

【００３４】この実施の形態３では、計測用メモリを複
数個のバンク構成とした。すなわち、図２には、第１計
測用メモリ２０ａ，第２計測用メモリ２０ｂ，および第
３計測用メモリ２０ｃの３つを設けた例を示したが、こ
れに限らず、計測用メモリは２つ以上の任意の個数設け
ることができる。

【００３５】図２に示す例では計測用メモリを３つ設け
たことに対応して、制御回路，実行タスクＩＤ指定レジ
スタ，およびデータ比較回路も３つずつ設けた。すなわ
ち、第１〜第３制御回路１９ａ〜１９ｃ，第１〜第３実
行タスクＩＤ指定レジスタ２４ａ〜２４ｃ，第１〜第３
データ比較回路２５ａ〜２５ｃがそれである。制御回
路，実行タスクＩＤ指定レジスタ，およびデータ比較回
路も３つずつに限らず、２つ以上の任意の個数設けるこ
とができる。

【００３６】次に動作について説明する。デバッグ対象
のマルチタスクプログラムを構成する複数のタスクのＩ
Ｄを実行タスクＩＤ格納アドレス指定レジスタ２１に格
納するまでの行程は、実施の形態１と同様であるので詳
しい説明は省略する。

【００３７】この実施の形態３では、第１〜第３実行タ
スクＩＤ指定レジスタ２４ａ〜２４ｃに、マルチタスク
プログラムを構成する互いに異なる３つのタスクＩＤを
設定する。タスクＩＤの設定は、ホストコンピュータか
らエミュレータ装置２に転送して行うものであり、実施
の形態１と同様であるので詳しい説明は省略する。ここ
では、第１〜第３実行タスクＩＤ指定レジスタ２４ａ〜
２４ｃに設定したタスクをタスク＃１，タスク＃２，タ
スク＃３と呼ぶことにする。この実施の形態３では、こ
れら３つのタスク＃１〜＃３のメモリアクセス履歴を同
時に計測することができる。

【００３８】初期状態では第１〜第３計測用メモリ２０
ａ〜２０ｃの全ビットを“０”に設定しておく。この状
態でマイクロコンピュータ１２上でデバッグ対象のマル
チタスクプログラムを走らせると、実行中のタスクはエ
ミュレーションメモリ１５をアクセスする。

【００３９】リアルタイム・マルチタスクＯＳの動作
は、実施の形態１で説明した通りであるので詳しい説明
は省略する。ディスパッチ（実行タスクの切り替え）が
発生した場合、スケジューラは実行タスクＩＤ格納領域
の内容を次に実行されるタスクのＩＤ格納アドレスに変
更する。その際に、マイクロコンピュータ１２はアドレ
スバス１３に実行タスクＩＤ格納アドレスを出力する。
アドレス比較回路２２は、アドレスバス１３中を伝送す
るこの実行タスクＩＤ格納アドレスと実行タスクＩＤ格
納アドレス指定レジスタ２１が保持しているアドレスと
を比較し、一致したときに一致信号を出力する。

【００４０】この一致信号を受信したデータラッチ２３
は、データバス１４を伝送する現在実行中のタスクＩＤ
をラッチする。第１〜第３データ比較回路２５ａ〜２５
ｃは、データラッチ２３がラッチした現在実行中のタス
クＩＤと第１〜第３実行タスクＩＤ指定レジスタ２４ａ
〜２４ｃが格納しているタスクＩＤ＃１〜＃３とを比較
し、一致する場合に第１〜第３制御回路１９ａ〜１９ｃ
のうちのいずれか１つに一致信号を出力する。簡単化の
ために、ここでは第１制御回路１９ａに一致信号を出力
する場合を説明する。

【００４１】この一致信号を受信した第１制御回路１９
ａは、タスクＩＤ＃１を有する現在実行中のタスクがエ
ミュレーションメモリ１５をアクセスするときにアドレ
スバス１３に出力するアドレス信号を取り込み、対応す
る第１計測用メモリ２０ａのビットを“１”にセットす
る（フラグを立てる）。

【００４２】メモリアクセス履歴の計測は、デバッグ用
プログラムの実行終了後、第１〜第３計測用メモリ２０
ａ〜２０ｃの各ビットの状態を検査することにより行
う。上述したように、第１〜第３計測用メモリ２０ａ〜
２０ｃはタスクＩＤ＃１を有するタスクに対応してお
り、第１〜第３計測用メモリ２０ａ〜２０ｃの各ビット
はエミュレーションメモリ１５の各アドレスに１対１に
対応していることに基づき、メモリアクセス履歴の計測
は次のようにして行う。

【００４３】第１〜第３計測用メモリ２０ａ〜２０ｃの
３つの計測用メモリのうちから１つを選択することによ
り、メモリアクセス履歴の計測対象となるタスクを選択
する。例えば、第１計測用メモリ２０ａを選択すれば、
タスク＃１を選択したことになる。次いで、第１計測用
メモリ２０ａの各ビットの状態を調べる。あるビットが
“１”であることは、エミュレーションメモリ１５の対
応するアドレスがアクセスされたことを意味し、“０”
であることはアクセスされなかったことを意味する。

【００４４】同様にして、第２計測用メモリ２０ｂおよ
び第３計測用メモリ２０ｃの各ビットを調べることによ
り、タスク＃２およびタスク＃３のメモリアクセス履歴
の計測を行う。

【００４５】以上のように、この実施の形態３によれ
ば、マルチタスクプログラムを構成する複数個のタスク
のうち、指定した２以上の任意個数のタスクのメモリア
クセス履歴を、マルチタスクプログラムを１回走らせる
だけで同時に計測することが可能になる。

【００４６】

【発明の効果】以上のように、請求項１記載の発明によ
れば、マルチタスクプログラムを構成する特定のタスク
が実行中にエミュレーションメモリをアクセスすると、
アクセスしたアドレスをメモリアクセス記録手段が取得
し、計測用メモリの前記エミュレーションメモリのアド
レスと１対１に対応するビットにフラグを立てるように
構成したので、マルチタスクプログラムを構成する複数
個のタスクのうち、特定のタスクあるいは特定のタスク
以外のタスクのメモリアクセス履歴を計測することがで
きるから、タスク間におけるメモリ領域の不正アクセス
を検出することができる効果がある。

【００４７】請求項２記載の発明によれば、タスクＩＤ
指定手段にエミュレーションメモリへのアクセスの履歴
を記録したメモリアクセス履歴を残すべきタスクの識別
番号を格納し、実行タスク検出手段により実行中のマル
チタスクプログラムの中から前記タスクＩＤ指定手段に
格納した識別番号を有するタスクを検出し、検出したタ
スクが実行中にアクセスする前記エミュレーションメモ
リ中のアドレスを制御回路が取得し、そのアドレスに対
応する計測用メモリ中のビットにフラグを立てるように
構成したので、マルチタスクプログラムを構成する複数
個のタスクのうち、特定のタスクのメモリアクセス履歴
を計測することができるから、特定のタスクが他のタス
クのメモリ領域を不正にアクセスしていないかどうかを
検出できる効果がある。

【００４８】請求項３記載の発明によれば、タスクＩＤ
指定手段にエミュレーションメモリへのアクセスの履歴
を記録したメモリアクセス履歴を残さないタスクの識別
番号を格納し、実行タスク検出手段が実行中のマルチタ
スクプログラムの中から前記タスクＩＤ指定手段に格納
されていない識別番号を有するタスクを検出し、検出し
たタスクが実行中にアクセスする前記エミュレーション
メモリ中のアドレスを制御回路が取得し、そのアドレス
に対応する計測用メモリ中のビットにフラグを立てるよ
うに構成したので、マルチタスクプログラムを構成する
複数個のタスクのうち、特定のタスク以外の他のタスク
のメモリアクセス履歴を計測することができるから、他
のタスクが特定のタスクのメモリ領域を不正にアクセス
していないかどうかを検出できる効果がある。

【００４９】請求項４記載の発明によれば、第１から第
ｎタスクＩＤ指定手段にエミュレーションメモリへのア
クセスの履歴を記録したメモリアクセス履歴を残すべき
タスクの識別番号を格納し、第１から第ｎ実行タスク検
出手段が実行中のマルチタスクプログラムの中から前記
第１から第ｎタスクＩＤ指定手段に格納した識別番号を
有するタスクを検出し、検出したタスクが実行中にアク
セスする前記エミュレーションメモリ中のアドレスを第
１から第ｎ制御回路が取得し、当該タスクに対応する前
記計測用メモリ中の、前記エミュレーションメモリのア
ドレスに対応するビットにフラグを立てるように構成し
たので、マルチタスクプログラムを構成する複数個のタ
スクのうち、複数個の特定タスクのメモリアクセス履歴
を計測することができるから、当該複数個の特定タスク
が他のタスクのメモリ領域を不正にアクセスしていない
かどうかを同時に検出できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるエミュレータ
装置を示すブロック構成図である。

【図２】 この発明の実施の形態３によるエミュレータ
装置を示すブロック構成図である。

【図３】 エミュレータ装置を用いたプログラム開発シ
ステムを示す構成図である。

【図４】 エミュレータ装置の詳細を示すブロック構成
図である。

【符号の説明】

２ エミュレータ装置、１５ エミュレーションメモ
リ、１９ 制御回路（メモリアクセス記録手段）、２０
計測用メモリ、２３ データラッチ（メモリアクセス
記録手段，実行タスク検出手段）、２４ 実行タスクＩ
Ｄ指定レジスタ（タスクＩＤ指定手段）、２５ データ
比較回路（メモリアクセス記録手段，実行タスク検出手
段）。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 マルチタスクプログラムを構成するタス
   クが実行中にアクセスするエミュレーションメモリと、
   このエミュレーションメモリのアドレスと１対１に対応
   するビットを有する計測用メモリと、実行中の特定のタ
   スクがアクセスする前記エミュレーションメモリ中のア
   ドレスを取得し、そのアドレスに対応する前記計測用メ
   モリ中のビットにフラグを立てるメモリアクセス記録手
   段とを備えたエミュレータ装置。
2. 【請求項２】 マルチタスクプログラムを構成するタス
   クが実行中にアクセスするエミュレーションメモリと、
   このエミュレーションメモリのアドレスと１対１に対応
   するビットを有する計測用メモリと、前記エミュレーシ
   ョンメモリへのアクセスの履歴を記録したメモリアクセ
   ス履歴を残すべきタスクの識別番号を格納するタスクＩ
   Ｄ指定手段と、実行中のマルチタスクプログラムの中か
   ら前記タスクＩＤ指定手段に格納した識別番号を有する
   タスクを検出する実行タスク検出手段と、この実行タス
   ク検出手段が検出したタスクが実行中にアクセスする前
   記エミュレーションメモリ中のアドレスを取得し、その
   アドレスに対応する前記計測用メモリ中のビットにフラ
   グを立てる制御回路とを備えたエミュレータ装置。
3. 【請求項３】 マルチタスクプログラムを構成するタス
   クが実行中にアクセスするエミュレーションメモリと、
   このエミュレーションメモリのアドレスと１対１に対応
   するビットを有する計測用メモリと、前記エミュレーシ
   ョンメモリへのアクセスの履歴を記録したメモリアクセ
   ス履歴を残さないタスクの識別番号を格納するタスクＩ
   Ｄ指定手段と、実行中のマルチタスクプログラムの中か
   ら前記タスクＩＤ指定手段に格納されていない識別番号
   を有するタスクを検出する実行タスク検出手段と、この
   実行タスク検出手段が検出したタスクが実行中にアクセ
   スする前記エミュレーションメモリ中のアドレスを取得
   し、そのアドレスに対応する前記計測用メモリ中のビッ
   トにフラグを立てる制御回路とを備えたエミュレータ装
   置。
4. 【請求項４】 マルチタスクプログラムを構成するタス
   クが実行中にアクセスするエミュレーションメモリと、
   このエミュレーションメモリのアドレスと１対１に対応
   するビットを有する第１から第ｎ（ｎ：２以上の整数）
   計測用メモリと、前記エミュレーションメモリへのアク
   セスの履歴を記録したメモリアクセス履歴を残すべきタ
   スクの識別番号を格納する第１から第ｎタスクＩＤ指定
   手段と、実行中のマルチタスクプログラムの中から前記
   第１から第ｎタスクＩＤ指定手段に格納した識別番号を
   有するタスクを検出する第１から第ｎ実行タスク検出手
   段と、これら第１から第ｎ実行タスク検出手段が検出し
   たタスクが実行中にアクセスする前記エミュレーション
   メモリ中のアドレスを取得し、当該タスクに対応する前
   記計測用メモリ中の、前記エミュレーションメモリのア
   ドレスに対応するビットにフラグを立てる第１から第ｎ
   制御回路とを備えたエミュレータ装置。