JPS605377Y2 - 記憶回路を含む制御装置の暴走防止回路 - Google Patents

Description

【考案の詳細な説明】 この考案は、記憶回路（例えば、フリップフロップ、メ
モリ等）を含む制御装置が、電源変動に伴なう記憶内容
消失によって予期せぬ動作をすることを未然に防止する
回路に関する。

記憶回路（例えば、各種フリップフロップ、メモリ等）
を内蔵する制御装置、演算装置（例えば、マイクロコン
ピュータ、その他各種シーケンス回路）にあっては、従
来バッテリを内蔵すること、電源と並列に大容量コンデ
ンサを接続する一方ＣＭＯ３等の低消費電力素子を使用
すること、重要な回路についてはＭＮＯＳ等の不揮発性
メモリを使用すること等の方式により、商用電源の変動
、停電等に対処しているが、これらの方式にあっては装
置重量が増大するとともに大型化すること、保守に手間
がかかること、価格アップにつながること、使用素子が
限られ回路設計上の自由度が制限されること等の不都合
があり、家電製品、民生機器のように比較的小型で低価
格な商品等には不向きとされる。

他方、停電時にあっても運転を継続せねばならない装置
は別として、停止が可能な装置の場合、電源電圧保証限
度の近傍における不安定な動作さえ回避することができ
れば仮に停電となっても問題はない。

つまり、電源電圧が一時的に許容限度近傍にまで低下し
て記憶内容が部分的に消失し、その後電源電圧が回復し
て運転が続行され予期せぬ動作が行なわれることが最つ
とも危険なわけである。

すなわち、この考案の目的は上述の如き記憶回路を含む
制御装置において、停電等により電源電圧が異常に低下
したとき、その電圧値が許容限度以下に低下する前に記
憶内容を強制的にリセットすることにより、上述の如き
装置の暴走を防止することにある。

以下に、この考案の一実施例を添付図面に基づいて詳説
する。

第１図は、この考案の電気的構成を示す回路図、第２図
は、第１図における各部の波形を示す図である。

尚、第２図においてＡ−Ｇは第１図中各■〜０における
電圧波形を示すものである。

第１図において、端子１，２間に商用電源（例えば１０
０Ｖ）を印加してスイッチ３を投入すると、トランス４
の２次側には上記商用電源電圧が降圧されて得られ、こ
の電圧は整流回路５によって整流される。

そして、この整流出力によってコンデンサ６は充電され
、図中■点の電圧は第２図Ａの第１領域に示す如く所定
の勾配を描きつつ上昇する。

同時に、直流安定化回路７の出力電圧（以下、安定化出
力と言う。

）、すなわち第１図中０点の電圧も、コンデンサ６の充
電電圧（第２図Ａ）に追随してほぼ等しい増加率で属２
図りの第１領域に示す如く上昇し、あらかじめ設定され
た出力電圧ｖＲになると飽和して一定となる。

そして、この安定化出力（第２図Ｄ）は、内部に制御情
報等を記憶させるための記憶回路を有する制御装置（例
えば、マイクロコンピュータ等）８に動作電源として供
給される他、後述するシュミットトリガ回路９及びトラ
ンジスタインバータ１０の電源としても供給される。

安定化出力（第２図Ｄ）が上昇すると、トランジスタイ
ンバータ１０のコレクタ電圧（第１図中［Ｆ］点の電圧
）も第２図Ｆの第■領域に示す如く上昇し、これがシュ
ミットトリガ回路９の立上り時のスレッショルドレベル
ＶＴＨｈを越えると、シュミットトリガ回路９は反転し
てその出力電圧（第１図中０点の電圧）は第２図Ｇの如
くｒＬ、Ｊから１ＨＪに転じ、この信号は制御装置８の
リセット入力端子８ａへと供給される。

従って、例えばこの信号波形Ｇの立上りで制御装置８内
の必要な記憶回路をリセットするように構成すれば、電
源投入後一定時間のち記憶内容は確実にリセットされる
ことになる。

他方、コンデンサ６に対する充電開始と同期してコンデ
ンサ１１も抵抗１２を介して充電開始され、その充電電
圧である図中０点の電圧は第２図Ｂの第■領域に示す如
く■点の電圧よりも若干なだらかな勾配を描きつつ上昇
する。

そして、この電圧がツェナーダイオード１３のツェナー
電圧■２に達すると、ツェナーダイオード１３は導通し
て抵抗１４．１５を電流が流れ、図中０点の電位は第２
図Ｃの如く充電電圧Ｂの上昇に追随して上昇し、この電
圧Ｃがトランジスタインバータ１０のベース・エミッタ
間のスレッショルドレベル■８Ｒと抵抗１４による電圧
降下Δ■との和となると、トランジスタインバータ１０
は第２図Ｅに示す如＜ＯＮする。

そして、このＯＮに伴なってトランジスタインバータ１
０のコレクタ電圧（第１図中［Ｆ］点の電圧）がシュミ
ットトリガ回路９の立下り時のスレッショルドレベルＶ
Ｔ ＨＩ以下に低下スると、シュミットトリガ回路９
は反転しその出力電圧（第１図中０点の電圧）は第２図
Ｇに示つ如く１Ｈ，から１ＬＪへ転することになる。

その後、電源電圧が変動しない限り第２図の第■領域に
示す如くリセット信号Ｇは発せられない。

次に、電源電圧の低下に伴なって整流回路５の出力電圧
が低下した場合には、それに追随してコンデンサ６の充
電電圧も低下するとともに、コンデンサ１２の電荷につ
いてはダイオード１６を介して放電され、この結果コン
デンサ６．１１の充電電圧は第２図Ａ、 Ｂの第■領域
に示す如くほぼ等しい勾配を描きつつ低下する。

そして、コンデンサ１１の充電電圧が前記Ｖｚ ＋ Ｖ
ＢＥ＋△Ｖにまで低下すると、トランジスタインバー
タ１０はＯＦＦシてシュミットトリガが回路９のの出力
は第２図Ｇの第■領域に示す如＜ ’Ｌヨから１Ｈヨへ
転することになり、この信号はリセット信号としてリセ
ット入力端子８ａへと供給される。

これに対して、安定化出力については直流安定化回路７
の入力側電圧（第１図中■点の電圧）がＶＲ以下に低下
するまでは一定に保持されており、その後Ａ点の電圧に
追随して低下する。

つまり、シュミットトリガ回路９の出力が１Ｌヨからｒ
ＨＪへ転じた時点では、未だ制御装置８の電源電圧は正
常な値ｖＲに保持されている。

従って、前記リセット信号を受けて制御装置８は正常な
リセット動作を行ない、必要な記憶回路についてリセッ
トが行なわれる。

以後、シュミットトリガ回路９の出力電圧は安定化出力
の低下とともに低下する。

以上の説明で明らかなように、この考案は交流電源電圧
を整流、平滑、安定化して得た直流電圧を動作電源とす
るとともに、内部には制御情報などを記憶させるための
記憶回路を有し、かつその記憶内容を強制的にリセット
させるためのリセット入力端子を有する制御装置におい
て； 抵抗を介して前記平滑出力電圧で充電されるコンデンサ
と； 前記低坑と並列に放電電流のみを許容するように接続さ
れたダイオードと； 前記コンデンサの充電電圧が所定値を越えると導通する
ツェナーダイオードと； 前記ツェナーダイオードの導通出力で駆動され、かつ前
記直流安定化出力を動作電源とするトランジスタインバ
ータと； 前記直流安定化出力を動作電源として、前記トランジス
タインバータの出力を２値化する２値化回路とからなり
； 前記２値化回路の出力を前記リセット入力端子に供給す
るように構成したものであるから、停電などにより電源
電圧が異常に低下したとき、その電圧値が許容限度以下
に低下する前に記憶内容を強制的にリセットさせること
ができ、これにより装置が暴走することを未然に防止す
ることができる。

【図面の簡単な説明】

第１図は、この考案の電気的構成を示す回路図、第２図
は、第１図における各部の波形を示す図である。 ５・・・・・・整流回路、７・・・・・・直流安定化回
路、８・・・・・・制御装置、８ａ・・・・・・リセッ
ト入力端子、９・・曲シュミットトリガ回路、１０・・
・・・・トランジスタインバータ、１１・・・・・・コ
ンデンサ、１２・・・・・・低坑、１６・・・・・・ダ
イオード。

Claims (1)

1. 【実用新案登録請求の範囲】 交流電源電圧を整流、平滑、安定化して得られた直流電
   圧を動作電源とするとともに、内部には制御情報等を記
   憶させるための記憶回路とを有し、かつその記憶内容を
   強制的にリセットさせるためのリセット入力端子を有す
   る制御装置において； 抵抗を介して前記平滑出力電圧で充電されるコンデンサ
   と； 前記抵抗と並列に放電電流のみを許容するように接続さ
   れたダイオードと； 前記コンデンサの充電電圧が所定値を越えると導通ずる
   ツェナーダイオードと； 前記ツェナーダイオードの導通出力で駆動され、かつ前
   記直流安定化出力を動作電源とするトランジスタインバ
   ータと； 前記直流安定化出力を動作電源として前記トランジスタ
   インバータの出力を２値化する２値化回路とからなり； 前記２値化回路の出力を前記リセット入力端子に供給す
   るように構成したことを特徴とする記憶回路を含む制御
   装置の暴走防止回路。