JPS6054190B2

JPS6054190B2 - 文字出力制御装置

Info

Publication number: JPS6054190B2
Application number: JP12564776A
Authority: JP
Inventors: 栄一竹内
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1976-10-20
Filing date: 1976-10-20
Publication date: 1985-11-29
Also published as: JPS5350936A

Description

【発明の詳細な説明】本発明は電子計算機等の出力装置に用いられる例えは
印字装置における文字出力制御装置に関する。

従来から印字方式の一つとしてドットマトリクスによ
り印字を行うようにしたものが考えられている。

このドットマトリクスによる印字出力方式は例えば第１
図ａに示すように、直列の配置された７本のピンを有す
る印字ヘッド１を記録紙２に対して行方向に移動するよ
うに設け、上記印字ヘッド１を移動させながら文字指定
信号に応じて所定のピンに駆動信号を与えることによつ
て例えば放電破壊等により第１図をに示すように５×７
（２列は各文字間のスペース分のドットマトリクスによ
る印字を行わせるようにしたものである。この場合、上
記印字ヘッド１の駆動回路は、第１図ｃに示すように構
成されている。すなわち、演算処理装置ＣＰＵから送ら
れてくる印字データは、バッファレジスタ３−旦貯えら
れ、その後、ゲート信号により１文字分ずつデータバッ
ファ４に送られる。そして、このデータバッファ４に貯
えられたデータに応じて文字選択アドレス回路５により
ドットマトリクス回路６の行方向アドレス指定が行われ
ると共に、ドットカウンタ７により列指定が行われる。
上記文字選択アドレス回路５による行方向アドレス指定
及びドットカウンタ７による列指定によつてドットマト
リクス回路６から列単位のドットデータが読出され、ド
ライブ回路８を介してピン駆動信号Ｐ、〜Ｐ７が出力さ
れてドットマトリクスによる印字が行われる。しカル
て、上記従来の小型電子計算機、例えば科学技術用電子
卓上計算機等の印字装置に使用される文字出力制御方式
では、例えば、「ＡＲＣＴＡＮ（アークタンジェント）
」のような複数の文字から構成される略記号単語或いは
単語を印字する場合でも、通常の数字、記号、文字等と
同様にＣＰＵから一文字ずつ各文字コードをバッファレ
ジスタ３に与え、印字の都度ＣＰＵからのゲート信号で
文字コードをデータバッファ４に読出さなければならな
いので、印字中において、ＣＰＵは他の回路の制御を行
なうことが不可能であり、ＣＰＵ側の負担が大きくなる
と共に演算処理が遅くなる。

又印字能率も低減する等の欠点があつた。本発明は上記
の点に鑑みてなされたもので、複数の文字からなる略単
語或いは単語を印字する際は演算処理装置からの単語を
指示する文字コードにより語単位の読み出しで印字を行
うことができ、演算処理装置の負担を軽減し得ると共に
印字処理を能率的に行い得る文字出力制御装置を提供す
ることを目的とする。

以下図面を参照して本発明の一実施例を説明する。

第２図において１１は演算処理装置（以下ＣＰＵを略称
する）から送られてくる印字データつまり文字コードを
一時貯えるバッファレジスタで、このバッファレジスタ
１１に貯えられた文字コードは、アンド回路１２を介し
てアドレスカウンタ１３へアドレスデータとして送られ
る。このアドレスカウンタ１３の出力は、アドレスデコ
ーダ１４へ送られると共にアンド回路１５を介してメモ
リカウンタ１６へ送られる。しかして、上記アドレスデ
コーダ１４の出力によりＲＯＭ（リードオンリメモリ）
マトリクス１７のアドレス指定が行われる。このＲＯＭ
マトリクス１７は、ドットマトリクス形式で各文字デー
タを記憶すると共に制御データすなわち後述するジャン
プ信号及びエンド信号を記憶しており、アドレス指定に
よつて所定の各文字の列ドットデータが順次並列に読出
され、クロルツクパルスＣＰｌに同期して動作す．るＲ
ＯＭバッファ１８に一時記憶される。そして、このＲＯ
Ｍバッファ１８に読出された文字のドットデータはアン
ド回路１９，２０に加えられ、ジャンプ信号及びエンド
信号は制御部２１に加えられる。また、ＲＯＭバッファ
１８に読出されたジャンプ信号は、さらにアンド回路２
０に送られると共にインバータ２２を介してアンド回路
１９に加えられる。このアンド回路１９の出力は、ドラ
イブ回路２３へ送られ、このドライブ回路２３によりピ
ン駆動信号Ｐ１〜Ｐ７として出力され・る。上記制御部
２１はクロックパルスＣＰｌ及びタイミング信号Ｔ１に
同期して動作するもので、信号出力端子ａ−ｄを備えて
おり、端子ａから出力される信号は、印字部からの一列
印字終了信号と共にオア回路２４を介してアドレスカウ
ンタ１３へ＋１信号として送られる。また、端子ａから
出力される信号は、アンド回路２０にも加えられ、この
アンド回路２０の出力はメモリカウンタ１６へ加えられ
る。また、上記制御部２１の端子ｂから出力される信号
は、アンド回路１５，２５に加えられ、端子ｃから出力
される信号はアンド回路２６に加えられる。上記アンド
回路２５，２６にはメモリカウンタ１６の出力が入力さ
れ、アンドノ回路２５，２６の出力はオア回路２７を介
してアドレスカウンタ１３へ送られる。また、制御部３
１の端子ｄから出力される信号はバッファレジスタ１１
へシフト信号として送られ一方、前記ＣＰＵからのスタ
ート指令と共にオア回路２８を介してアンド回路１２に
加えられる。次に第３図により前記制御部２１の詳細に
ついて説明する。

タイミング信号Ｔ１及びＲＯＭバッファ１８からのジャ
ンプ信号は、アンド回路３１を介してフリップフロップ
３２のセット端子Ｓに加えられる。このフリップフロッ
プ３２のＱ側出力は上記ジャンプ信号と共にアンド回路
３３に加えられ、このアンド回路３３の出力が前記端子
ｂの出力となる。また、フリップフロップ３２の出力は
、インバータ３４を介して上記ジャンプ信号と共にアン
ド回路３５に加えられ、このアンド回路３５の出力が前
記端子ａの出力となる。また、アンド回路３５の出力は
、クロックパルスＣＰｌの同期して動作するデイレード
フリツプフロツプ３６を介してアンド回路３７の一方の
入力端に加られる。このアンド回路３７の他方の入力端
には、上記ジャンプ信号がインバータ３８を介して加え
られ、このアンド回路３７の出力はフリップフロップ３
９のセット端子Ｓに加えられる。このフリップフロップ
３９及び上記フリップフロップ３２は前記エンド信号に
よつてリセットされる。そして、上記フリップフロップ
３９のＱ側出力は上記エンド信号と共にアンド回路４０
に加えられ、このアンド回路４０の出力が前記端子ｄの
出力となる。また、フリップフロップ３９の出力は、イ
ンバータ４１を介して上記エンド信号及びフリップフロ
ップ３２の出力と共にアンド回路４２に加えられ、この
アンド回路４２の出力及び前記アンド回路３７の出力が
オア回路４３を介して前記端子ｅの出力となる。次に上
記のように構成された本発明の動作を第６図のフローチ
ャートを参照して説明する。

ＲＯＭマトリクス１７は、第４図に示すように例えばＲ
ＮＪ，ｒＡＪ・・・等の文字及び１÷Ｊ，ｒ×ョ等の記
号のデータ（以後説明を容易にするため、文字及び記号
を単に文字と呼ふ）を記憶するＢ領域と、このＢ領域の
文字データの先頭アドレスを記憶するＡ領域とからなつ
ている。上記Ｂ領域は連続する５つのアドレスで１文字
分の文字データを記憶するもので例えば第５図に示すよ
うに八〜八＋４によりＲＮＪの文字データを記憶し、か
つ、アドレス八＋４即ち最終アドレスにはエンド信号を
記憶している。また、Ａ領域はＣＰＵからバッファレジ
スタ１１に送られた文字コードによつて先頭アドレスが
指定されるもので、各文字に対応した文字データ記憶部
と、指定されたフリップフロップの領域から他の領域の
アドレスヘジヤンプ動作を行わせるための“１゛信号即
ちジャンプ信号を書込むことが可能なジャンプ信号記憶
部とからなり、例えば１÷ョのような一文字の文字コー
ドの場合は第４図に示すようにアドレスん＋７に１÷ョ
の文字データの先頭アドレスＢ６を記憶すると共にジャ
ンプ信号記憶部にぱ゜１゛が書き込まれ、その前後のア
ドレスＡ。＋６，Ａ０十８には文字データ記憶部及びジ
ャンプ信号記憶部共に何も記憶されない。また、例えば
ＲＡＲＣＴＡＮＪのように複数の文字の文字コードに対
しては、アドレスＡ。

にＲＮＪの先頭アドレス八、アドレスＡ。＋１にＲＡＪ
の先頭アドレスＢｌ，・・・と連続したアドレスに各文
字データの先頭アドレスが夫々記憶されると共に、ジャ
ンプ信号記憶部にも“゜１゛が記憶される。また、上記
ＲＯＭマトリクス１７のＢ領域にも、ジャンプ信号が書
込めるようになつているが、Ｂ領域のジャンプ信号はす
べて“４０゛になつている。しかして、ＣＰＵから送ら
れてくる文字コードは、まず、バッファレジスタ１１に
貯えられる。

そしてＣＰＵからスタート指令が与えられると、このス
タート指令はオア回路２８を介してアンド回路１２に送
られ、そのゲートを開く。この結果第６図のステップＡ
に示すようにバッファレジスタ１１内の文字コードがア
ンド回路１２を介してアドレスカウンタ１３へ送られて
セットされる。そして、このアドレスカウンタ１３の内
容によりアドレスデコーダ１４を介してＲＯＭマトリク
ス１７のアドレスが指定される。例えばバッファレジス
タ１１からアドレスカウンタ１３に送られた文字コード
が複数の文字ＲＡＲＣＴＡＮＪを協定するデータ、すな
わちアドレスデータＲＡＯＪであつた場合、このアドレ
スデータＲＡＯＪに対応するＲＯＭマトリクス１７のア
ドレスＡ。がアドレスデコーダ１４により指定される。
このアドレスデコーダ１１によつて指定されるＲＯＭマ
トリクス１７のアドレスＡ。には、第４図ａに示すよう
にアドレスデータＲＢＯョ及びジャンプ信号゜゜１゛が
記憶されており、そのアドレス指定によつてＲＯＭバッ
ファ１８に読出される。このＲＯＭバッファ１８に読出
されたアドレスデータＲＢＯ．Ｕ及びジャンプ信号゜“
１゛は、アンド回路２０に加えられると共に第３図に詳
細を示す制御部３に加えられる。この制御部２１は、最
初、すなわち新たな文字コードに対する印字を行なう際
、直前の文字コードに対する印字の終了時に出力された
エンド信号によりフリップフロップ３２がリセットされ
てその出力が゜“０゛となつているので、インバータ３
４からは“゜１゛信号が出力されている。この結果制御
部２１にジャンプ信号゜゜１゛が与えられると、アンド
回路３５の出力が゜“１゛となり、端子ａから“゜１゛
信号が出力される。この端子ａから出力される信号は、
第２図におけるアンド回路２０に加えられるので、その
ゲートが開かれて上訃？０Ｍバッファ１８から出力され
ているアドレスデータ１１がアンド回路２０を介してメ
・モリカウンタ１６にセットされる。また、上記制御部
２１の出力端子ａから出力される信号は、オア回路２４
を介してアドレスカウンタ１３へ送られ、その内容を＋
１する。すなわち、第６図のステップＡを終了するとス
テップＢに進み、ＲＯＭ・マトリクス１７の出力、即ち
アドレスデータＲＢＯＪをメモリカウンタ１６にセット
すると共にアドレスカウンタ１３の内容ＲＡＯＪをＲＡ
Ｏ＋１Ｊにして、ＲＯＭマトリクスのアドレスＡＯ＋１
を指定する。次いでステップＣに進み、ＲＯＭマノトリ
クス１７の出力、即ちアドレスＡ。＋１にジャンプ信号
“１゛があるか否かの判定が行われる。すなわちステッ
プＡでＲＯＭバッファ１８から制御部２にジャンプ信号
が与えられた場合、第７図ｂ−ｅに示すようにタイミン
グ信号Ｔ１、によつてアンド回路３１のの出力が゜゜１
゛となり、フリップフロップ３２がセットされる。従つ
てステップＣでジャンプ信号が出力されてもアンド回路
３５はゲートを開かず端子ａからの出力はない。これに
対してアンド回路３３のゲートが開かれ、ジャンプ信号
゜゛１゛はアンド回路３を介して端子ｂより出力される
。このようにしてステップＣでＲＯＭマトリクス１７の
出力にジャンプ信号“１゛があつた場合、制御部２１の
端子ｂから゜゜１゛信号が出力され、第６図のステップ
Ｄに進み、アドレスカウンタ１３の内容ＲＡＯ＋１ｊと
メモリカウンタ１６の内容ＲＢＯョが変換される。すな
わち、この交換動作は制御部２１の端子６からの゛゜１
゛信号の力によりアンド回路１５及びアンド回路２５の
ゲートが開かれることにより行なわれるものであり、ア
ドレスカウンタ１３の内容はアンド回路１５を介してメ
モリカウンタ１６に書き込まれ、一方、メモリカウンタ
１６の内容はアンド回路２５及びオア回路２７を介して
アドレスカウンタ１３に書き込まれることにより行なわ
れるものである。この交換動作によりアドレスカウンタ
１３の内容がＲＢＯョ、メモリカウンタ１６の内容がＲ
ＡＯ＋１ョとなる。そして、上記アドレスカウンタ１３
のＲＢＯ．Ｊにより、ＲＯＭマトリクス１７のＢ領域の
アドレスＲＢＯＪを指定し、その内容を読出す。このＲ
ＯＭマトリクス１７から読出されたデータは、ＲＯＭバ
ッファ１８に貯えられ、アンド回路１９へ加えられる。
この場合、ＲＯＭマトリクス１７のＢ領域にはジャンプ
信号゜“１゛が書き込まれていない。つまりジヤ．ンプ
信号６゜０゛であるので、インバータ２２の出力が゜゜
１゛となつてアンド回路１９のゲートが開かれる。この
ためＲＯＭバッファ１８から出力されるデータがアンド
回路１９を介してドライブ回路２３へ送られ、ドライブ
回路２３より第５図に．示すようにピン駆動信号Ｐ１〜
Ｐ７が出力される。この駆動信号Ｐ１〜Ｐ７は印字部へ
送られてＲＮＪの文字内の１列の印字動作を行う。また
、上記ＲＯＭマトリクス１７からアドレスＲＢＯョの内
容が読出されると、ステップＥに示すようにＲＯＭマト
リクス１７の出力にエンド信号があるか否かの判定が行
われる。ＲＯＭマトリクス１７の出力にエンド信号が無
かつた場合、制御部２１のａ−ｄの何れかの端子からも
信号が出力されず、この結果ステップＦに進み、印字部
から１列印字終了信号が与えられた際にこの終了信号が
オア回路２４を介してアドレスカウンタ１３に加わり、
その内容を＋１する。このステップＦの動作によりアド
レスカウンタ１３の内容ＲＢＯＪがＲＢＣ）＋１ョとな
り、ＲＯＭマトリクス１７のアドレス指定が行われる。
上記ステップＥ，Ｆの動作は、ＲＯＭマトリクス１７か
らエンド信号が出力されるまで繰返され、その都度ＲＯ
Ｍマトリクス１７から読出さ）れたデータがＲＯＭバッ
ファ１８、アンド回路１９を介してドライブ回路２３へ
送られ、このドライブ回路２３からピン駆動信号Ｐ１〜
Ｐ７が出力される。しかして、アドレスカウンタ１３の
内容が八＋４まで、即ち印字文字ＲＮＪに対する最終−
アドレスまで進むと、ＲＯＭマトリクス１７からエンド
信号がＲＯＭバッファ１８に読出され、制御部２１に送
られる。こ時点では、制御部２１はフリップフロップ３
２がセット状態で６′ｒ′信号がアンド回路４２に加え
られていると共に、フリップフロップ３９がリフト状態
でその゜“０゛信号出力がインバータ４１で“１゛信号
に反転されてアンド回路４２に加えられている。従つて
第７図１，ｊに示すようにエンド信号が制御部２１に与
えられるとアンド回路４２の出力が゜゜１゛となり、オ
ア回路４３を介て端子ｃより゜゜１゛信号が出力される
。この端子ｃから出力される“゜１゛信号は、アンド回
路２６に送られてそのゲートを開くのでステップＧに示
すようにメモリカウンタ１６の内容がアドレスカウンタ
１３に送られる。すなわち、それまでメモリカウンタ１
６に保持されていたＲＡＯ＋Ｌのアドレスデータがアド
レスカウンタ１３へ送られる。その後、ステップＢに戻
り、アドレスデータＲＡＯ＋１ＪによりＲＯＭマトリク
ス１７の内容ＲＢｌＪを読出し、前記の場合と同様にし
てステップＢ−Ｇにより今度は文字ＲＡＪに対する印字
動作を行う。以下同様にしてＲＴ．，ｒｅＪｒＲＪの印
字動作がなされる。しかしてＲＲＪの印字動作がステッ
プＥにてなされた際は、メモリカウンタ１６にはＲＡＯ
＋５Ｊが保持されていることとなり、このメモリカウン
タ１６に保持されている内容ＲＡＯ＋５ＪをステップＧ
によりアドレスカウンタ１３へ転送し、その後ステップ
Ｂにおいてアドレスカウンタ１３に＋１し、Ｒ，ＡＯ＋
６Ｊに対するＲＯＭマトリクス１７の内容ＲＢ５Ｊ及び
ジャンプ信号を読出すと、このアドレスん＋６内には第
４図ａに示すようにジャンプ信号６“１゛が記憶されて
いないので、第６図のステップＣからステップＨに進み
メモリカウンタ１６へ送られたアドレスＡ。＋５の内容
１ｉをアドレスカウンタ１３へ転送する。すなわち、ま
ず、ＲＯＭマトリクス１７のアドレスＲＡＯ＋５ョ内の
ジャンプ信号“゜１゛が第８図ｃに示すように読出され
ると、第３図の制御部２１において、最初、すなわち直
前の文字の印字動作の終了時に出力されたエンド信号に
より、フリップフロップ３２はリセットされており、そ
の結果インバータ３４の出力が゜゜１゛となつてアンド
回路３５のゲートが開かれているので、ジャンプ信号は
アンド回路３５より出力され、端子ａの出力が第８図ｆ
に示すように゜“１゛となる。この端子ａの出力により
前記したようにアドレスカウンタ１３の内容が＋１され
てＲＡＯ＋６ョとなる。また、上記アンド回路３５の出
力は、クロックパルスＣＰｌに同期してデイレードフリ
ツプフロツプ３６に読み込まれ、１クロック分？れてア
ンド回路３７に加えられる。また、上記ジャンプ信号は
第８図Ｄ，ｅに示すようにタイミング信号Ｔ１に同期し
てアンド回路３１より出力され、その後縁においてフリ
ップフロップ３２をセットする。この状態でアドレスカ
ウンタ１３の内容ＲＡＯ＋６ＪによりＲＯＭマトリクス
１７の内容が読出されると、このアドレスＲＡＯ＋６ョ
内にはジャンプ信号“１゛が書込まれていないので、制
御部２１へのジャンプ信号入力が“０゛となり、インバ
ータ３８の出力が゜゜１゛となつてアンド回路３７のゲ
ートが開かれる。この結果デイレードフリツプフロツプ
３６の出力が第８図ｇに示すようにアンド回路３７から
出力され、その後縁において第８図ｈに示すようにフリ
ップフロップ３９がセットされる。この結果フリップフ
ロップ３９がセットしてインバータ４１の出力が６６０
″となつてアンド回路４２の出力が禁止される。また、
上記アンド回路３７の出力はオア回路４３を介して端子
ｃの出力となる。この端子ｃから出力される信号によつ
てメモリカウンタ１６の内容ＲＢ５Ｊがアドレスカウン
タ１３に転送される。そして、このアドレスデータＲＢ
５ョに対してステップＩ，Ｊにより前記ステップＥ，Ｆ
と同様にしてマトリクス１７からエンド信号が読出され
るまでアドレスカウンタ１３の内容ＲＢ５Ｊを＋１して
順次、次アドレスを指定する。そして、アドレスカウン
タ１３の内容がＲＢ５＋４Ｊになると、即ち、ＲＡ．Ｊ
の文字の最終列のドット信号が出力されるとＲＯＭマト
リクス７からバッファレジスタ１８にエンド信号が読出
され、ＲＡＲＣＴＡＮＪに対する印字動作を終了して次
の文字コードに対する印字動作に入る。すなわち、制御
部２１に第８図ｊに示すエンド信号が与えられると、こ
の時点ではフリップフロップ３９のセット出力によりア
ンド回路４０のゲートが開かれているので、エンド信号
はアンド回路４０から出力され、端子ｄから第８図ｋに
示すように“１゛信号が出力される。この場合エンド信
号はアンド回路４２にも入力されるが、アンド回路４２
はインバータ４１の出力によつて出力が禁止さているの
で、端子ｃからの出力はない。また上記エンド信号の後
縁によつてフリップフロップ３２，３９がリセットされ
る。しかして、上記制御部２１の端子ｄから出力される
信号は、バッファレジスタ１１へ送られると共に、オア
回路２８を介してアンド回路１２へ送られてそのゲート
を開く。この結果バッファレジスタ１１がシフトされ次
の文字コードがアンド回路１２を介してア下レスカウン
タ１３へ送られ、次の印字動作が開始される。しかして
、１文字の文字コード例えば１÷ョの文字コードがアド
レスカウンタ１３にセットされると、アドレスデコーダ
１４からＲＡＯ＋７ョの・アドレスデータが出力される
。

このアドレスデータＲＡＯ＋７Ｊによつて指定されるＲ
ＯＭマトリクス１７内には、第４図に示すようにアドレ
スデータＲＢ６Ｊ及びジャンプ信号が記憶されており、
この結果前記したようにアドレスデータＲＢ４３Ｊ，が
メモリカウンタ１６にセットされると共にアドレスカウ
ンタ１３の内容ＲＡＯ＋７Ｊに＋１されてＲＡＯ＋８ョ
となる。このアドレスデータＲＡＯ＋８Ｊによつて指定
されるＲＯＭマトリクス１７内には第４図に示すように
ジャンプ信号が記憶さ）れていないので、メモリカウン
タ１６の内容Ｂ６がアドレスカウンタ１３に転送される
。すなわち、このように印字文字が１字の場合には、前
記連続文字の最終文字、つまり、ＲＡＯ＋５Ｊのアドレ
スに対する動作と同様の動作が行われる。すなわち、第
６図のステップＡ−Ｃ，Ｈ−Ｊに示す動作が行われる。
前記実施例では、複数の文字からなる語及び単独の文字
の何れの場合に対してもＲＯＭマトリクス１７内のＢ領
域に文字データ、Ａ領域にＢ領域のアドレス及びジャン
プ信号６６ｒ２を記憶するようにしたが、その他例えば
第９図に示すように、単独文字に対してはＡ領域に直接
ドットデータを記憶するようにしても同一目的を達成し
得るものである。

第１０図はこの場合のフローチャートを示すもので、第
６図のフローチャートに対し、ステップＡ＜１５Ｂとの
間にＲＯＭマトリクス１７の出力にジャンプ信号がある
か否かの判断ステップＫを設けると共に、ステップＣＩ
：．Ｈとの間にアドレスカウンタ１３とメモリカウンタ
１６の内容を交換するステップＬ．．ＲＯＭマトリクス
１７にエンド信号があるか否かの判断ステップＭ１この
ステップＭの判断の結果がＮＯの場合にアドレスカウン
タ１３の内容に＋１するステップＮを付加したものであ
る。なお、前記実施例ではＪＡＲＣＴＡＮ／÷ョの印字
を行う場合について説明したが、その他の文字、記号あ
るいは数字に対しても同様にして印字し得ることは勿論
である。

また、本発明はプリンタ等の印字装置だけでなく、例え
ばＣＲＴ等の文字制御にも応用できる等要は本発明の要
旨を逸脱しない範囲で種々変形可能である。

以上述べたように本発明によれば、ＲＯＭマトリクスに
各データを関連的に記憶させ、この関連．するデータを
ＣＰＵからの指定コードにより順次読出すようにしたの
で、各文字に対してＣＰＵから文字コードを送ることな
く、１つの指定コードにより複数の文字の印字を行ない
うると共に印字中に他の演算処理も並行に行わせること
ができる。

このため印字部に対するＣＰＵの負担を軽減し得ると共
に印字を能率的に行うことができる。文字バッファ内に
単語を指定する文字コードを記憶しているので、従来の
ように単語を１文字づつ記憶する場合に比較し、バッフ
ァへのメモリ容量を拡大することができる。さらに、文
字バッファ内に第１の文字コードと第２の文字コードと
が混”在していても、判別手段によりそのコードを判別
しているので、コード内容に応じた文字出力制御が可能
である。

【図面の簡単な説明】

第１図は従来の文字制御装置を示すもので、第１図ａは
記憶紙と印字ヘッドとの関係を示す図、第１図ｂはドッ
トマトリクスによる文字印字状態を示す図、第１図ｃは
印字制御部の構成を示すブロック図、第２図は本発明の
一実施例を示す構成図、第３図は同実施例における制御
部の詳細を示す構成図、第４図Ａ，ｂは同実施例におけ
るＲＯＭマトリクスの記憶内容の一例を示す図、第５図
は同実施例におけるドットマトリクスによる文字印字状
態を示す図、第６図は同実施例の動作を説明するための
フローチャート、第７図ａ−ｊ及び第８図ａ−ｋは同実
施例の動作を説明するためのタイムチャート、第９図は
本発明の他の実施例を説明するためのＲＯＭマトリクス
の記憶内容を示す図、第１０図は同実施例の動作を示す
フローチャートである。１１・・・バッファレジスタ、１３・・・アドレスカウ
ンタ、１６・・・メモリカウンタ、１７・・・ＲＯＭマ
トリクス、２・・・制御部、２３・・・ドライブ回路。

Claims

【特許請求の範囲】

１複数の文字パターン情報を記憶する第１の記憶手段
と、各種文字コードに対応して対応文字の上記第１の記
憶手段におけるアドレス、該文字に対する後続文字を示
す信号、及び該後続文字の上記第１の記憶手段における
アドレスを記憶する第２の記憶手段と、文字コードの出
力指示に際し、指示された文字コードに対応して上記第
２の記憶手段に後続文字を示す信号が有るか否かを判別
する判別手段と、該判別手段により後続文字有りと判別
された際に文字コードに対応する文字の文字のアドレス
により文字パターン情報を出力した後、上記文字コード
に対応する後続文字のアドレスにより文字パターン情報
を連続して出力する手段とを具備したことを特徴とする
文字出力制御装置。