JPS60196855A - メモリ制御方式 - Google Patents
メモリ制御方式Info
- Publication number
- JPS60196855A JPS60196855A JP5329184A JP5329184A JPS60196855A JP S60196855 A JPS60196855 A JP S60196855A JP 5329184 A JP5329184 A JP 5329184A JP 5329184 A JP5329184 A JP 5329184A JP S60196855 A JPS60196855 A JP S60196855A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- image memory
- control signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、イメージ情報を複製記憶するイメージメモ
リ等のメモリ制御方式に関する。
リ等のメモリ制御方式に関する。
一般に１マイクロプログラム制御方式のデータ処理シス
テム、例えば、文章ファイルにあっては、イメージリー
ダで読み取った原稿１画面分のデータをイメージメモリ
にストアしてイメージプリンタに出力するようにしてい
る。この場合、イメージリーダへ出力した後においても
、イメージメモリに前回のデータが残っていると、これ
も印字されるため、次の原稿に対する読み込動作を開始
するまでに、イメージメモリの内容を消去する等のイニ
シャライズ処理が必要であった。
テム、例えば、文章ファイルにあっては、イメージリー
ダで読み取った原稿１画面分のデータをイメージメモリ
にストアしてイメージプリンタに出力するようにしてい
る。この場合、イメージリーダへ出力した後においても
、イメージメモリに前回のデータが残っていると、これ
も印字されるため、次の原稿に対する読み込動作を開始
するまでに、イメージメモリの内容を消去する等のイニ
シャライズ処理が必要であった。
しかしながら、イメージメモリの内容を消去する処理に
は、相当の時間を要するため、原稿を読み取る毎にイメ
ージメモリの内容を消去することは、処理能率を大幅に
低下させる。
は、相当の時間を要するため、原稿を読み取る毎にイメ
ージメモリの内容を消去することは、処理能率を大幅に
低下させる。
この発明は、上述した事情を背景になされたもので、そ
の目的とするところは、例えば、イメージメモリの内容
を消去する場合、その処理効率を大幅に向上させたメモ
リ制御方式を提供することにある。
の目的とするところは、例えば、イメージメモリの内容
を消去する場合、その処理効率を大幅に向上させたメモ
リ制御方式を提供することにある。
この発明は、上述した目的を達成するために、メモリを
順次アドレス指定してその内容を読み出す時に、メモリ
からアドレス指定されたデータが読み出された後であっ
て、同一の読み出しアドレスが指定されている期間内の
特定期間中に、前記メモリへ書込制御信号を入力すると
共に、との書込制御信号が入力されている期間において
、読み出しアドレスで指定されるメモリへ所定のデータ
を書き込むようにした点を要旨とするものである。
順次アドレス指定してその内容を読み出す時に、メモリ
からアドレス指定されたデータが読み出された後であっ
て、同一の読み出しアドレスが指定されている期間内の
特定期間中に、前記メモリへ書込制御信号を入力すると
共に、との書込制御信号が入力されている期間において
、読み出しアドレスで指定されるメモリへ所定のデータ
を書き込むようにした点を要旨とするものである。
以下、この発明を図面に示す一実施例に基づいて具体的
に説明する。第１図は文章ファイルのシステム構成図で
、図中１は、光電変換素子を有し、原稿に記録されてい
るイメージ情報を読み取るイメージリーダである。この
イメージリーダ１で読み取られたデータは、予め記憶さ
れているマイクロプログラムにしたがって各種の動作を
制御するＣＰＵ（中央演算処理回路）２の制御下で、イ
メージメモリ３に順次ストアされる。イメージメモリ３
は、−原稿分のデータを記憶可能なもので、イメージリ
ーダ１で読み取られた順序にしたがってその先頭アドレ
ス領域から順次記憶され、アクセス制御回路４に応じて
制御される。このイメージメモリ３に記憶されたデータ
は、アクセス制御回路４を介して１リード毎にプリンタ
５に送られて記録用紙に印字され、これに応じてプリン
タ５は１ワ一ド印字する毎に同期信号を出力してＣＰＵ
２に送る。また、イメージメモリ３から読み出されたデ
ータは、ディスプレイコントローラ６を介してディスプ
レイ装置（ＣＲＴ）７に送られて表示される他、所定の
大きさに圧縮されたのち、磁気あるいは光デイスク記憶
装置８に送られてストアされる。なお、ディスク記憶装
置８にストアされたデータの読み出し時には、データの
伸張処理が実行され、また、キーボード９から操作キー
に対応して出力されるキー人力データは、ＣＰＵ２に取
シ込まれて入力処理が実行される。。
に説明する。第１図は文章ファイルのシステム構成図で
、図中１は、光電変換素子を有し、原稿に記録されてい
るイメージ情報を読み取るイメージリーダである。この
イメージリーダ１で読み取られたデータは、予め記憶さ
れているマイクロプログラムにしたがって各種の動作を
制御するＣＰＵ（中央演算処理回路）２の制御下で、イ
メージメモリ３に順次ストアされる。イメージメモリ３
は、−原稿分のデータを記憶可能なもので、イメージリ
ーダ１で読み取られた順序にしたがってその先頭アドレ
ス領域から順次記憶され、アクセス制御回路４に応じて
制御される。このイメージメモリ３に記憶されたデータ
は、アクセス制御回路４を介して１リード毎にプリンタ
５に送られて記録用紙に印字され、これに応じてプリン
タ５は１ワ一ド印字する毎に同期信号を出力してＣＰＵ
２に送る。また、イメージメモリ３から読み出されたデ
ータは、ディスプレイコントローラ６を介してディスプ
レイ装置（ＣＲＴ）７に送られて表示される他、所定の
大きさに圧縮されたのち、磁気あるいは光デイスク記憶
装置８に送られてストアされる。なお、ディスク記憶装
置８にストアされたデータの読み出し時には、データの
伸張処理が実行され、また、キーボード９から操作キー
に対応して出力されるキー人力データは、ＣＰＵ２に取
シ込まれて入力処理が実行される。。
第２図は、第１図において破線で囲んだ部分の詳細な回
路構成図で、以下、第２図を参照してイメージメモリ３
のアクセス制御回路４を詳述するＯイメージメモリ３は
、ＲＡＭ（ランダム・アクセス・メモリ）によって構成
され、ＣＰＵ２からアドレスバスＡＢｆ：介して入力さ
れるアドレスデータにしたがってアドレス指定され、そ
の指定アドレスに対してデータの書き込み、読み出し動
作を実行する。イメージメモリ３とＣＰＵ２とはデータ
バスＤＢを介して相方向に接続されており、このデータ
バスＤＢ中には、ＣＰＵ２からの制御信号ＢＣにしたが
ってデータノ（スＤＢを開閉する／くスコントロール回
路１１が設けられている。このバスコントロール回路１
１から出力されるデータは、内部データバスＤＢ工Ｎを
介してイメージメモリ３の指定アドレス（書き込まれる
。また、ＣＰＵ２からはイメージメモリ３の内容を消去
する消去データをデータノくスＤＢ’を介して消去デー
タラッチ回路１２に読み込まれる。このラッチ回路１２
はＣＰＵ２からの制御信号ＤＬにしたがって消去データ
を読み込むもので、その出力データはゲート回路１３か
ら送出され、内部データノくスＤＢ工Ｎを介してイメー
ジメモリ３０指定アドレスに書き込まれる。而して、イ
メージメモリ３から読み出されたデータは内′部データ
ノ（スＤＢＩＮを介して出力データラッチ回路１４に読
み込まれる。
路構成図で、以下、第２図を参照してイメージメモリ３
のアクセス制御回路４を詳述するＯイメージメモリ３は
、ＲＡＭ（ランダム・アクセス・メモリ）によって構成
され、ＣＰＵ２からアドレスバスＡＢｆ：介して入力さ
れるアドレスデータにしたがってアドレス指定され、そ
の指定アドレスに対してデータの書き込み、読み出し動
作を実行する。イメージメモリ３とＣＰＵ２とはデータ
バスＤＢを介して相方向に接続されており、このデータ
バスＤＢ中には、ＣＰＵ２からの制御信号ＢＣにしたが
ってデータノ（スＤＢを開閉する／くスコントロール回
路１１が設けられている。このバスコントロール回路１
１から出力されるデータは、内部データバスＤＢ工Ｎを
介してイメージメモリ３の指定アドレス（書き込まれる
。また、ＣＰＵ２からはイメージメモリ３の内容を消去
する消去データをデータノくスＤＢ’を介して消去デー
タラッチ回路１２に読み込まれる。このラッチ回路１２
はＣＰＵ２からの制御信号ＤＬにしたがって消去データ
を読み込むもので、その出力データはゲート回路１３か
ら送出され、内部データノくスＤＢ工Ｎを介してイメー
ジメモリ３０指定アドレスに書き込まれる。而して、イ
メージメモリ３から読み出されたデータは内′部データ
ノ（スＤＢＩＮを介して出力データラッチ回路１４に読
み込まれる。
なお、この出力データラッチ回路１４に読み込ま −れ
たデータは、プリンタ５等に送られるデータである。
たデータは、プリンタ５等に送られるデータである。
他方、ＣＰＵ２から出力される制御信号ＭＥＭは、タイ
ミングカウンタ１５に動作指令として入力され、このタ
イミングカウンタ１５は上記制御信号ＭＥＭが入力され
ている間、所定周波数のクロック信号ＣＬＯＣＫに応じ
たタイミング信号を出力し、制御信号生成回路１６に与
え、そして、制御信号生成回路１６は、上記タイミング
信号に応じて各種の制御信号を生成出力し、アントゲ−
）１７．１８、出力データラッチ回路１４に与える。こ
の場合、アンドゲート１７から出力される制御信号ＷＴ
はイメージメモリ３に与えられる消去データ書き込み指
令信号であり、また、アンドゲート１８から出力される
制御信号ＧＴはゲート回路１３に与えられるゲート開閉
信号、更に、制御信号ＬＴは、串カデークランチ回路１
４に与えられる読み込み指令信号である。なお、アンド
ゲート１７，１８は、ＳＲ型スフリップフロップＦＦ）
１９のＱ出力に応じて開成される。また、ＦＦ１９はＣ
ＰＵ２からの制御信号ＩＰ、ＩＥが対応するＳ、Ｒ入力
端に与えられることによりセット・リセットされる。
ミングカウンタ１５に動作指令として入力され、このタ
イミングカウンタ１５は上記制御信号ＭＥＭが入力され
ている間、所定周波数のクロック信号ＣＬＯＣＫに応じ
たタイミング信号を出力し、制御信号生成回路１６に与
え、そして、制御信号生成回路１６は、上記タイミング
信号に応じて各種の制御信号を生成出力し、アントゲ−
）１７．１８、出力データラッチ回路１４に与える。こ
の場合、アンドゲート１７から出力される制御信号ＷＴ
はイメージメモリ３に与えられる消去データ書き込み指
令信号であり、また、アンドゲート１８から出力される
制御信号ＧＴはゲート回路１３に与えられるゲート開閉
信号、更に、制御信号ＬＴは、串カデークランチ回路１
４に与えられる読み込み指令信号である。なお、アンド
ゲート１７，１８は、ＳＲ型スフリップフロップＦＦ）
１９のＱ出力に応じて開成される。また、ＦＦ１９はＣ
ＰＵ２からの制御信号ＩＰ、ＩＥが対応するＳ、Ｒ入力
端に与えられることによりセット・リセットされる。
次に、上記実施例の動作を第５図のタイミングチャート
を参照して説明する。第３図は、イメージメモリ３内の
データを１ワード分読み出して印字する場合のタイミン
グチャートである。先ず、イメージメモリ３内のデータ
を読み出す前に、ＣＰＵ２はイ・メージメモリ３の内容
を消去する消去データを出力して消去データラッチ回路
１２にセットし、次で、制御信号ＩＰを出力してＦＦ１
９をセットしておく。この状態において、プリンタ５か
ら同期信号が来ると、制御信号ＭＥＭの出力を停止した
後、イメージメモリ３に対する読み出しアドレスを出力
する（第６図参照）。而して、このアドレスのインクリ
メント処理を実行した後、そのアドレスがイメージメモ
リ３の最終アドレスでなければ、制御信号ＭＥＭの出力
を開始する（第３図参照）。
を参照して説明する。第３図は、イメージメモリ３内の
データを１ワード分読み出して印字する場合のタイミン
グチャートである。先ず、イメージメモリ３内のデータ
を読み出す前に、ＣＰＵ２はイ・メージメモリ３の内容
を消去する消去データを出力して消去データラッチ回路
１２にセットし、次で、制御信号ＩＰを出力してＦＦ１
９をセットしておく。この状態において、プリンタ５か
ら同期信号が来ると、制御信号ＭＥＭの出力を停止した
後、イメージメモリ３に対する読み出しアドレスを出力
する（第６図参照）。而して、このアドレスのインクリ
メント処理を実行した後、そのアドレスがイメージメモ
リ３の最終アドレスでなければ、制御信号ＭＥＭの出力
を開始する（第３図参照）。
この制御信号ＭＥＭの出力開始によりタイミングカウン
タ１５は動作し、第３図に示すようなタイミング信号を
出力し、制御信号生成回路１６に与える。この結果、制
御信号生成回路１６は各種の制御信号を出力する。先ず
、Ｔ６の立ち上がシに同期して出力データラッチ回路１
４に制御信号ＬＴが与えられる。この場合、内部データ
バスＤＢ工、上のデータは読み出しアドレスに応じてイ
メージメモリ３から読み出されたデータであり、このデ
ータが制御信号ＬＴの出力タイミングにしたがって出力
データラッチ回路１４に読み込まれる。次に、Ｔ５の立
ち下がりに同期してゲート回路１３に制御信号ＧＴが与
えられる。この結果、内部データバスＤＢＩＮ上のデー
タは消去データラッチ回路１２からの消去データとなる
。而して、Ｔ６の立ち上がりに同期してイメージメモリ
３に制御信号ＷＴが与えられる。この結果、イメージメ
モリ３においては、内部データバスＤＢＩＮ上の消去デ
ータがその指定アドレスに書き込まれる。
タ１５は動作し、第３図に示すようなタイミング信号を
出力し、制御信号生成回路１６に与える。この結果、制
御信号生成回路１６は各種の制御信号を出力する。先ず
、Ｔ６の立ち上がシに同期して出力データラッチ回路１
４に制御信号ＬＴが与えられる。この場合、内部データ
バスＤＢ工、上のデータは読み出しアドレスに応じてイ
メージメモリ３から読み出されたデータであり、このデ
ータが制御信号ＬＴの出力タイミングにしたがって出力
データラッチ回路１４に読み込まれる。次に、Ｔ５の立
ち下がりに同期してゲート回路１３に制御信号ＧＴが与
えられる。この結果、内部データバスＤＢＩＮ上のデー
タは消去データラッチ回路１２からの消去データとなる
。而して、Ｔ６の立ち上がりに同期してイメージメモリ
３に制御信号ＷＴが与えられる。この結果、イメージメ
モリ３においては、内部データバスＤＢＩＮ上の消去デ
ータがその指定アドレスに書き込まれる。
すなわち、イメージメモリ３からデータが読み出された
後であって、同−読み出しアドレスが指定されている期
間の特定期間中に制御信号ＷＴがイメージメモリ３に与
えられ、この制御信号ＷＴが入力されている期間におい
て、イメージメモリ３の読み出しアドレスで指定される
エリアに消去データが書き込まれる。なお、出力データ
ラッチ回路１４でイメージメモリ３の１ワ一ド分のデー
タをラッチしている期間がプリンタ５の印字期間ＰＴ、
となる。そして、この印字期間ＰＴが終ると、プリンタ
５からは同期信号が再び出力されるので、ＣＰＵ２は上
述した動作、すなわち、制御信号ＭＥＭの出力停止から
出力開始までの動作を繰り返す。
後であって、同−読み出しアドレスが指定されている期
間の特定期間中に制御信号ＷＴがイメージメモリ３に与
えられ、この制御信号ＷＴが入力されている期間におい
て、イメージメモリ３の読み出しアドレスで指定される
エリアに消去データが書き込まれる。なお、出力データ
ラッチ回路１４でイメージメモリ３の１ワ一ド分のデー
タをラッチしている期間がプリンタ５の印字期間ＰＴ、
となる。そして、この印字期間ＰＴが終ると、プリンタ
５からは同期信号が再び出力されるので、ＣＰＵ２は上
述した動作、すなわち、制御信号ＭＥＭの出力停止から
出力開始までの動作を繰り返す。
このように本実施例においては、イメージメモリ３の通
常の読み出し時には、ＦＦ１９がリセットされている為
、イメージメモリ３からプリンター５にデータが読み出
されたとしても、その内容は保持されるが、ＦＦ１９が
セットされている状態においては、イメージメモリ３か
らデータが読み出された後、その内容は同一の読み出し
アドレスが指定されている期間内の特定期間中に自動的
に消去される。
常の読み出し時には、ＦＦ１９がリセットされている為
、イメージメモリ３からプリンター５にデータが読み出
されたとしても、その内容は保持されるが、ＦＦ１９が
セットされている状態においては、イメージメモリ３か
らデータが読み出された後、その内容は同一の読み出し
アドレスが指定されている期間内の特定期間中に自動的
に消去される。
なお、上記実施例においては、イメージメモリ３に消去
データを書き込むようｉしたが、書き込みデータは任意
であり、例えば※印等であってもよい。
データを書き込むようｉしたが、書き込みデータは任意
であり、例えば※印等であってもよい。
この発明は、以上詳細に説明したように、メモリを順次
アドレス指定してその内容を読み出す時に、メモリから
アドレス指定されたデータが読み出された後であって、
同一の読み出しアドレスが指定されている期間内の特定
期間中に、前記メモリへ書込制御信号を入力すると共に
、この書込制御信号が入力されている期間において、読
み出しアドレスで指定されるメモリへ所定のデータを書
き込むようにしたから、例えば、イメージメモリの内容
を消去する場合、その処理効率を大幅に向上させること
ができる。
アドレス指定してその内容を読み出す時に、メモリから
アドレス指定されたデータが読み出された後であって、
同一の読み出しアドレスが指定されている期間内の特定
期間中に、前記メモリへ書込制御信号を入力すると共に
、この書込制御信号が入力されている期間において、読
み出しアドレスで指定されるメモリへ所定のデータを書
き込むようにしたから、例えば、イメージメモリの内容
を消去する場合、その処理効率を大幅に向上させること
ができる。
図面はこの発明の一実施例を示したもので、第１図は、
文章ファイルのシステム構成図、第２図は第１図におい
て破線で囲んだ部分の回路構成図、第６図はイメージメ
モリ３の内容を１ワード分読み出して印字する場合のタ
イミングチャートである０ ２・・・・・・ＣＰＵ、３・・・・・・イメージメモリ
、４・・・・・・アクセス制御回路、１２・・・・・・
消去データラッチ回路、１５・・・・・・タイミングカ
ウンタ、１６・・・・・・制御信号生成回路。 第１図 第２図 第３図 トーＰＴ 。
文章ファイルのシステム構成図、第２図は第１図におい
て破線で囲んだ部分の回路構成図、第６図はイメージメ
モリ３の内容を１ワード分読み出して印字する場合のタ
イミングチャートである０ ２・・・・・・ＣＰＵ、３・・・・・・イメージメモリ
、４・・・・・・アクセス制御回路、１２・・・・・・
消去データラッチ回路、１５・・・・・・タイミングカ
ウンタ、１６・・・・・・制御信号生成回路。 第１図 第２図 第３図 トーＰＴ 。
Claims (1)
- メモリと、このメモリのアドレスを指定するアドレス指
定手段と、このアドレス指定手段のアドレスによって指
定された前記メモリ内のデータを読み出す読出制御手段
と、との読出制御手段でデータが読み出された後であっ
て、前記アドレス指定手段によって同一の読み出しアド
レスが指定されている期間内の特定期間中に、前記メモ
リへ書込制御信号を入力する書込指定手段と、前記書込
制御信号が入力されている期間において、前記読み出し
アドレスで指定される前記メモリへ所定のデータを書き
込む書込制御手段とを具備してなるメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329184A JPS60196855A (ja) | 1984-03-19 | 1984-03-19 | メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329184A JPS60196855A (ja) | 1984-03-19 | 1984-03-19 | メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196855A true JPS60196855A (ja) | 1985-10-05 |
Family
ID=12938616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5329184A Pending JPS60196855A (ja) | 1984-03-19 | 1984-03-19 | メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60196855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211775A (ja) * | 1986-03-13 | 1987-09-17 | Fuji Xerox Co Ltd | メモリ装置 |
-
1984
- 1984-03-19 JP JP5329184A patent/JPS60196855A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211775A (ja) * | 1986-03-13 | 1987-09-17 | Fuji Xerox Co Ltd | メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4085445A (en) | Text merge with copies and envelopes | |
| JPS63163937A (ja) | メモリ制御装置 | |
| JPS60183628A (ja) | 文字信号発生装置 | |
| US6192447B1 (en) | Method and apparatus for resetting a random access memory | |
| US4888685A (en) | Data conflict prevention for processor with input/output device | |
| KR950033868A (ko) | 데이타 처리 장치 | |
| KR920001318A (ko) | 마이크로프로세서 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP3142084B2 (ja) | 情報処理装置 | |
| JPS61117970A (ja) | 画像デ−タ記憶メモリの制御方法 | |
| JPH079280Y2 (ja) | スタック回路 | |
| JPS6330256A (ja) | 印字装置 | |
| JPS636872B2 (ja) | ||
| US6577313B1 (en) | Image data control apparatus | |
| JP2850677B2 (ja) | Ｏｓｉメッセージ合成システム | |
| KR100229260B1 (ko) | 디램 제어회로 | |
| JP3048762B2 (ja) | 半導体集積回路装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS6067986A (ja) | 表示装置への表示デ−タ書き込み方法 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH04319597A (ja) | 記憶回路のための初期化設定回路 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPH01276353A (ja) | メモリ制御回路 | |
| JPH01102659A (ja) | Ｒａｍ書き込み／読み出し調停方式 |