JPS6054509A - Nonlinear circuit - Google Patents

Nonlinear circuit

Info

Publication number
JPS6054509A
JPS6054509A JP16226183A JP16226183A JPS6054509A JP S6054509 A JPS6054509 A JP S6054509A JP 16226183 A JP16226183 A JP 16226183A JP 16226183 A JP16226183 A JP 16226183A JP S6054509 A JPS6054509 A JP S6054509A
Authority
JP
Japan
Prior art keywords
circuit
gain
input
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16226183A
Other languages
Japanese (ja)
Other versions
JPH0462207B2 (en
Inventor
Masayuki Motomiya
本宮 正之
Takahiko Tamura
孝彦 田村
Masaharu Tokuhara
徳原 正春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16226183A priority Critical patent/JPS6054509A/en
Publication of JPS6054509A publication Critical patent/JPS6054509A/en
Publication of JPH0462207B2 publication Critical patent/JPH0462207B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To obtain a nonlinear circuit where the inclination of nonlinear characteristics can be controlled with an external signal, by switching the gain of an amplifier with the output of a comparing circuit. CONSTITUTION:When an input signal VIN is higher than a reference voltage VR, a transistor TRQ6 of a comparing circuit 2 is in the cutoff state, and the gain of an amplifier 1 is R3/2R4 if R4=R5 is true. Meanwhile, when the input signal VIN is lower than the voltage VR, the TRQ6 of the comparing circuit 2 is made conductive, and a signal current (i) equal to VIN/R6 is flowed to a resistance R6. This current (i) is shunt to TRs Q3 and Q4 in a gain control amplifier 3 by a gain control signal. Thus, the gain of the amplifier 1 is controlled between R3/2R4+R3/R6 and R3/2R4 and has characteristics shown in a figure. At this time, a smooth curve indicated by a dotted line (r) is obtained by diodes D1 and D2.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は入出力特性が非直線性を示し、しかも非直線部
の入出力ゲインを制御できるようにした非直線回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a nonlinear circuit whose input/output characteristics exhibit nonlinearity and in which the input/output gain of the nonlinear portion can be controlled.

背景技術とその問題点 第1図は周知の非直線回路であって、入力VINがE。Background technology and its problems FIG. 1 shows a well-known nonlinear circuit in which the input VIN is E.

+VP(V、、はダイオードDのオン電圧)以下であれ
ば、出力vou’rは入力と同じで、入出力特性は第2
図に示すように傾き1の直膨となる。入力VINがE。
If it is less than +VP (V, , is the on-voltage of diode D), the output vou'r is the same as the input, and the input/output characteristics are the second
As shown in the figure, it is a direct expansion with a slope of 1. Input VIN is E.

+■、を越えると、ダイオードDがオンとなって、入出
力特性は傾きが□(〈1)の直]H+R2 線となる。
When +■ is exceeded, the diode D is turned on, and the input/output characteristic has a slope of □ (direct of <1)]H+R2 line.

第1図の回路で非直線部分の入出力ゲイン特性(傾き)
を連続的に制御することは回軸である。
Input/output gain characteristics (slope) in the non-linear part of the circuit shown in Figure 1
Continuous control is the axis of rotation.

発明の目的 本発明は非直線特性の傾きを外部信号でもって制御する
ことができる非直線回路を提案するものである。
OBJECTS OF THE INVENTION The present invention proposes a nonlinear circuit that can control the slope of nonlinear characteristics using an external signal.

発明の概要 本発明の非直線回路は、入力信号(V、N)の振巾を制
御し得るアンプ回路(第6図の実施例における差動アン
プ(1)又は第7図の実施例における差動7ンフ(lυ
(121に相当する)を備えている。このアンプ回路の
ゲインは比較回路(第6図の比較回路(2)又は第7図
の比較回路側に相当する)の出力によつて制御される。
Summary of the Invention The non-linear circuit of the present invention is an amplifier circuit capable of controlling the amplitude of an input signal (V, N) (a differential amplifier (1) in the embodiment of FIG. 6 or a differential amplifier (1) in the embodiment of FIG. 7). Motion 7 mph (lυ
(corresponding to 121). The gain of this amplifier circuit is controlled by the output of a comparison circuit (corresponding to the comparison circuit (2) in FIG. 6 or the comparison circuit in FIG. 7).

この比較回路は入力信号レベル(■□N)と基準レベル
(E、)とを比較し、基準レベルを境にして上記アンプ
回路のゲインを第1のゲインから第2のゲインに変更し
得る出力を発生する。
This comparison circuit compares the input signal level (■□N) and the reference level (E, ), and outputs an output that can change the gain of the amplifier circuit from the first gain to the second gain with the reference level as the boundary. occurs.

これによって上記アンプ回路の入出力特性は基準レベル
において折れ点を有する非直線性を示す。
As a result, the input/output characteristics of the amplifier circuit exhibit nonlinearity having a turning point at the reference level.

この比較回路の出力は外部から与えられるゲインコント
ロール信号に応じてコントロール回路(第6図のゲイン
コントロールアンプ(3)又は第7図のゲインコントロ
ールアンプa9に相当する)によって制御される。これ
によって非直線特性の折れ紳を構成する少なくとも一方
の直線の傾きが外部のゲインコントロール信号によって
任意に可変制御される。
The output of this comparison circuit is controlled by a control circuit (corresponding to gain control amplifier (3) in FIG. 6 or gain control amplifier a9 in FIG. 7) according to a gain control signal applied from the outside. As a result, the slope of at least one of the straight lines constituting the curve of the nonlinear characteristic is arbitrarily variably controlled by an external gain control signal.

実施例 以下本発明を実施例に基いて説明する。Example The present invention will be explained below based on examples.

第6図は本発明を適用した非直線回路の第1の実施例を
示す回路図で、第4図はその入出力特性図である。第3
図において入力信号MINはトランジスタQ1、Q2か
ら成る差動アンプfi+を通り直線(リーニア)出力V
。UT として導出される。この差動アンプil+を構
成するトランジスタ対Q 1. Q2のエミッタは抵抗
R4、R5(凡4=R,5)で接続され、その接続点に
は電流源Q I (電流値I、)が結合されている。出
力はベースが基準電圧■8に固定された一方のトランジ
スタQ2のコレクタの負荷抵抗R3の一端から取出され
る。従ってこの差動アンプ(1)の入出力ゲイン(傾き
)は第4図に示すように□となる。
FIG. 6 is a circuit diagram showing a first embodiment of a nonlinear circuit to which the present invention is applied, and FIG. 4 is an input/output characteristic diagram thereof. Third
In the figure, the input signal MIN passes through a differential amplifier fi+ consisting of transistors Q1 and Q2, and a linear output V
. It is derived as UT. Transistor pair Q configuring this differential amplifier il+ 1. The emitter of Q2 is connected through resistors R4 and R5 (approximately 4=R, 5), and a current source Q I (current value I,) is coupled to the connection point. The output is taken out from one end of the load resistor R3 at the collector of one transistor Q2 whose base is fixed at the reference voltage 8. Therefore, the input/output gain (slope) of this differential amplifier (1) becomes □ as shown in FIG.

2 ×R4 人力信号■工Nはトランジスタ対Q5、Q6の一方(Q
5)のベースにも与えられる。これらのトランジスタQ
5、Q6は比較回路(2)(又はクリップ回路)を構成
し、各トランジスタQ5、Q6のエミッタはダイオード
DI、D2及び抵抗R6を介して接続され、またダイオ
ードD1と抵抗R6との結合点には電流源Q7(電流I
、)が接続されている。
2 ×R4 Human power signal ■N is one of the transistor pair Q5, Q6 (Q
5) is also given to the base. These transistors Q
5. Q6 constitutes a comparator circuit (2) (or a clip circuit), and the emitters of each transistor Q5 and Q6 are connected via diodes DI, D2 and resistor R6, and are connected to the connection point between diode D1 and resistor R6. is the current source Q7 (current I
,) are connected.

この比較回路(2)の一方のトランジスタQ6のベース
は基準電圧VRに固定されているので、入力信号WIN
が■1よりも犬のとき(■□NンvR)、トランジスタ
Q6はカットオフする。即ち、■。以上の入力はクリッ
プされる。VINがVRよりも低下したとき(VxN〈
VR)、トランジスタQ6は導通する。
Since the base of one transistor Q6 of this comparison circuit (2) is fixed to the reference voltage VR, the input signal WIN
When is smaller than ■1 (■□NnvR), transistor Q6 is cut off. That is, ■. Any input above will be clipped. When VIN falls below VR (VxN〈
VR), transistor Q6 conducts.

トランジスタQ5のエミッタには入力WINとほぼ同等
な信号電圧が生じ、トランジスタQ6のベースは一定電
圧■8に固定されているので、■XN/R6の信号電流
iが抵抗几6を流れ、これとほぼ同じ電流がQ6のコレ
クタに流れる。
A signal voltage approximately equal to the input WIN is generated at the emitter of the transistor Q5, and the base of the transistor Q6 is fixed at a constant voltage (8), so the signal current i of (XN/R6) flows through the resistor (6), and this Approximately the same current flows into the collector of Q6.

この信号電流iはゲインコントロールアンプ(3)を通
って差動アンプ(1)の出力に連なる加算点(4)から
導出され、これによって差動アンプ(11のリニア出カ
ン上記信号電流i(互に同相)との電流加算がトランジ
スタQ2のコレクタの抵抗11.3において行われる。
This signal current i passes through the gain control amplifier (3) and is derived from the summing point (4) connected to the output of the differential amplifier (1). Current addition with (in phase with) takes place in the resistor 11.3 of the collector of the transistor Q2.

この加算により、基準電圧VR以下の入力については振
巾伸長された電圧出力が加算点(4)から得られる。従
って第6図の回路の入出力特性は第4図に示すように■
R以下の入力領域において傾きが1以上の直線群となる
。
As a result of this addition, a voltage output whose amplitude is expanded is obtained from the addition point (4) for inputs that are equal to or lower than the reference voltage VR. Therefore, the input/output characteristics of the circuit in Figure 6 are as shown in Figure 4.
In the input region below R, a group of straight lines with a slope of 1 or more is formed.

ゲインコントロールアンプ(3)はトランジスタ対Q3
、Q4から成る差動アンプで構成され、その共通エミッ
タから流出する信号甫、流iがQ5とQ4とに制御され
た比率でもって分流する。この分流比率カゲインコント
ロールアンプ(31の可変ゲインに相当する。ゲインコ
ントロール信号は差動信号の形で一対の制御線(51f
61を介して与えられる。
Gain control amplifier (3) is transistor pair Q3
, Q4, the signal stream i flowing out from its common emitter is divided into Q5 and Q4 in a controlled ratio. This shunt ratio corresponds to the variable gain of the gain control amplifier (31).The gain control signal is transmitted in the form of a differential signal to a pair of control lines (51f
61.

最大ゲインに制御された状態では、ゲインコントロール
アンプ(31のトランジスタQ4がほぼ導通し、比較回
路(2)の出力電流iのはソ全部がQ4、加算点(4)
を通って差動アンプ(1)の負荷抵抗几6を流れる。従
ってこの状態でのR3の一端における加算信号の電圧ゲ
インはR3/ R6で与えられる。
In the state where the gain is controlled to the maximum, the transistor Q4 of the gain control amplifier (31) is almost conductive, and the output current i of the comparator circuit (2) is all Q4, and the summing point (4)
It flows through the load resistor 6 of the differential amplifier (1). Therefore, the voltage gain of the addition signal at one end of R3 in this state is given by R3/R6.

また差動アンプ(IIのゲインは既述の如<−7□4で
ある。従って負荷抵抗I(,3の一端(Q2のコレクタ
)における重畳信号の最大電圧ゲインiま逼+と(例え
ば1+1=2)となり、第4図に示す6 ようにこのゲインに相当する傾きを有する直向qmaX
 が■、以下の入力領域に対する入出力特性となる。
In addition, the gain of the differential amplifier (II) is <-7□4 as mentioned above. Therefore, the maximum voltage gain i of the superimposed signal at one end (collector of Q2) of the load resistor I (, 3) and (for example, 1 + 1 = 2), and the direct qmaX with a slope corresponding to this gain as shown in Fig. 4 is
is the input/output characteristic for the following input area.

ゲインコントロールアンプ(3)が最小ゲインに制御さ
れた状態では、トランジスタQ6が導辿踵Q4が非導通
となる。このため信号電流iはQ6の方に分流し、加算
点141に加えられる信号のゲインは零となる。即ち、
第4図の直線q。で示すように非線形の振巾伸長は全く
行われない。入力VINの全域についての入出力特性は
直!(lJニア)である。
When the gain control amplifier (3) is controlled to the minimum gain, the transistor Q6 is conductive and the heel Q4 is non-conductive. Therefore, the signal current i is shunted to Q6, and the gain of the signal added to the addition point 141 becomes zero. That is,
Straight line q in Figure 4. As shown in , there is no nonlinear amplitude expansion at all. The input/output characteristics for the entire input VIN range are direct! (lJ near).

なお比較回路(2)(クリップ回路))f:s成するト
ランジスタ対Q5、Q6のエミッタはダイオードDI、
D2を介して抵抗R6で結合されている。
Note that the emitters of the transistor pair Q5 and Q6 forming the comparison circuit (2) (clip circuit) f:s are diodes DI,
It is coupled via resistor R6 via D2.

こわらのダイオードDI、D2は、周知のように急峻な
立上り、立下りでオフからオン(またはオンか′らオフ
)に変化するこさは無く、指数関数の遷移領域を有して
いる。従って、基準レベルEr以上で急激なりリッピン
グが生ずることは無く、スレッショールドレベルの近傍
の成る巾を持った領域でソフトクリッピングが行ゎfす
る。この結果、第4図のような非線形特性が有していた
折れ点が無くなり、点線rで示すようになめらかな曲線
の非線形特性が得られ、入力信号の掘中軸を非線形処理
したことによる悪影響が柱減さイアる。
As is well known, the stiff diodes DI and D2 do not change sharply from off to on (or from on to off) with a steep rise or fall, and have an exponential transition region. Therefore, there is no sudden ripping occurring above the reference level Er, and soft clipping is performed in a region with a width near the threshold level. As a result, the bending point that the nonlinear characteristic had as shown in Figure 4 disappears, and a smooth curved nonlinear characteristic as shown by the dotted line r is obtained, which eliminates the negative effects caused by nonlinear processing of the input signal's axis. I think the pillars will be reduced.

次に第5図は第6図の非直線回路の応用例を示す回路で
、第6図はその動作を示す波形図である。
Next, FIG. 5 shows a circuit showing an application example of the nonlinear circuit shown in FIG. 6, and FIG. 6 is a waveform diagram showing its operation.

この回路はビデオ信号の黒伸長回路に応用されたもので
あって、その目的とするところは、CRTのカットオフ
レベル(ビデオ信号のペデスタル)とビデオ信号の黒ピ
ークレベルとを一致させて、入力ビデオ信号のセットア
ツプ分を削って安定な黒再生を行うことである。
This circuit is applied to a video signal black expansion circuit, and its purpose is to match the cutoff level of the CRT (video signal pedestal) with the black peak level of the video signal. The goal is to reduce the setup part of the video signal and achieve stable black reproduction.

第5図の回路は第3図とほぼ同じで、差動アンプ(11
の入力には第6図Aに示すように基準電圧Erに対して
ペデスタルレベルがαだけDCオフセットされたビデオ
信号が与えられる。αは例えば50係白レベルであって
、第5図の比較回路(2)においては基準電圧E、以下
の黒信号(第6図Aの斜線)が抽出される。この黒信号
はゲインコントロールアンプ(3)を通って加算点(4
)において入力の差動アンプ(1;の出力と加算され、
第6図Bの斜鯉部に示すように黒信号が伸長される。こ
の伸長によって黒ピークがペデスタルと一致するように
ゲインコントロールアンプ13)のゲインが制御されて
いる。ゲインコント四−ル信号は例えば黒ピークホール
ド値とペデスタルレベルとを比較するコンパレータの出
力として与えられ、このコントロール信号がゲインコン
トロールアンプ(31に与えられて伸長ゲインが第4図
の非直線部分のように制御される。この黒伸長制御は、
黒伸長の結果に基くフィードバック制御であってよい。
The circuit in Figure 5 is almost the same as that in Figure 3, and the differential amplifier (11
As shown in FIG. 6A, a video signal in which the pedestal level is DC offset by α with respect to the reference voltage Er is applied to the input. α is, for example, a 50 white level, and the comparator circuit (2) in FIG. 5 extracts a black signal (shaded in FIG. 6A) below the reference voltage E. This black signal passes through the gain control amplifier (3) and the addition point (4).
) is added to the output of the input differential amplifier (1;
The black signal is expanded as shown in the diagonal section of FIG. 6B. Through this expansion, the gain of the gain control amplifier 13) is controlled so that the black peak coincides with the pedestal. The gain control signal is given, for example, as the output of a comparator that compares the black peak hold value and the pedestal level, and this control signal is given to the gain control amplifier (31) to adjust the expansion gain in the nonlinear portion of Fig. 4. This black extension control is controlled as follows.
It may be feedback control based on the result of black extension.

なお第5図では比較回路12)によってペデスタルレベ
ル以下に伸びる同期信号が黒信号として検出さね、ない
ように、トランジスタQ5、Q6が同期信号部分で不動
作となるように成されている。即ち、′ブランキングパ
ルスBLKが制御トランジスタQ8に与えられ、同期信
号区間(帰線消去区間)においてこのトランジスタQ8
がオンとなって、電流源トランジスタQ7がオフにされ
る。これによって比較回路(2)を構成するトランジス
タ対Q5、Q6がオフとなり、黒検出動作が禁止される
。
In FIG. 5, transistors Q5 and Q6 are made inoperative in the sync signal portion so that the sync signal extending below the pedestal level is not detected as a black signal by the comparator circuit 12). That is, the blanking pulse BLK is applied to the control transistor Q8, and the transistor Q8 is
is turned on, and current source transistor Q7 is turned off. As a result, the transistor pair Q5 and Q6 constituting the comparison circuit (2) is turned off, and the black detection operation is prohibited.

次に第7図は本発明の非直線回路の別の実施例を示す回
路図で、第8図はその入出力特性図である。第7図でト
ランジスタ対Ql 5、Ql 6から成る差動アンプ0
ω及びその出力に結合されたトランジスタQ12、Ql
 3から成る差動アンプ(Illは周知のゲインコント
ロールアンプを構成している〇差動アンプaωの出力は
ベースが一定電圧に固定されたトランジスタ対Q11、
Ql 4の夫々のエミッタにおいて互に逆相の信号電圧
に変換され、差動入力として差動アンプ旧)に与えられ
る。この差動アンプttnの一方のトランジスタQ13
の負荷抵抗RLからとり出される出力信号voUTの入
力信号VINに対するゲインGは であり、各差動アンプutaunのエミッタ電流源(+
21.03)の電流化工1/■2 によってゲインGを
制御することが可能である。
Next, FIG. 7 is a circuit diagram showing another embodiment of the nonlinear circuit of the present invention, and FIG. 8 is its input/output characteristic diagram. In Fig. 7, a differential amplifier 0 consisting of transistor pair Ql 5 and Ql 6 is shown.
ω and transistors Q12, Ql coupled to its output
3 differential amplifiers (Ill constitutes a well-known gain control amplifier) The output of the differential amplifier aω is a pair of transistors Q11 whose bases are fixed at a constant voltage,
The signal voltages are converted into signal voltages having mutually opposite phases at the respective emitters of Ql 4, and are applied as differential inputs to a differential amplifier. One transistor Q13 of this differential amplifier ttn
The gain G of the output signal voUT taken out from the load resistor RL with respect to the input signal VIN is , and the emitter current source (+
It is possible to control the gain G by the current ratio 1/2 of 21.03).

入力信号VINはトランジスタQ17、Ql8から成る
比較回路(14+の一方のトランジスタQ17のベース
にも与えられる。この比較回路04)の・iln方のト
ランジスタのベースには基4電圧vnが与えられている
ので、VIN≧VBの場合、トランジスタQ17がオン
でQl8がオフとなり、Q17の出力電流が差動アンプ
Uυのエミクタ電流として加算される。この加算電流は
比較回路(1(イ)の共通エミッタ電流iの大きさによ
って制御することかでき、この電流iはトランジスタ対
Ql 9、Q20及び電流源(161から成るコントロ
ールアンプ(■5)によって制御できる。即ち、外部か
らのコントロール信号にでもってトランジスタQ19、
Q20を分流する電流(トータルでI、)の比率を変え
ることにより、比較回路α(イ)の共通エミッタ電流i
を制御することができ、VIN≧■、の場合には、この
電流iがトランジスタQ17の出力として差動アンプU
υの電流源■1に加算される。一方、■!N<Vl、の
場合は、トランジスタQ17がオフとなって、入出力ゲ
インは固定される。
The input signal VIN is also applied to the base of one transistor Q17 of the comparator circuit (14+) consisting of transistors Q17 and Ql8.The base 4 voltage vn is applied to the base of the transistor on the iln side of this comparator circuit 04. Therefore, when VIN≧VB, transistor Q17 is on and Ql8 is off, and the output current of Q17 is added as the emitter current of differential amplifier Uυ. This addition current can be controlled by the magnitude of the common emitter current i of the comparator circuit (1 (a)), and this current i is controlled by a control amplifier (5) consisting of a transistor pair Ql9, Q20 and a current source (161). In other words, the transistors Q19 and Q19 can be controlled by an external control signal.
By changing the ratio of the current (total I) that is shunted through Q20, the common emitter current i of the comparator circuit α (a)
can be controlled, and in the case of VIN≧■, this current i is sent to the differential amplifier U as the output of the transistor Q17.
It is added to the current source ■1 of υ. On the other hand,■! When N<Vl, transistor Q17 is turned off and the input/output gain is fixed.

従って第7図の回路の入出力特性は第8図のよなお第7
図において、トランジスタQ17とQl8とのコレクタ
の結合を入れ換えると、入出力特性のゲイン制御領域(
非線形領域)は、第9図に示すようにVIN≦vRの領
域となる。
Therefore, the input/output characteristics of the circuit in Figure 7 are similar to those in Figure 8.
In the figure, if the collector connections of transistors Q17 and Ql8 are swapped, the gain control region of the input/output characteristics (
The nonlinear region) is a region where VIN≦vR as shown in FIG.

次に第10図は第7図の非線形回路の変形例を示し、第
11図は第10図の回路の入出力特性を示している。m
10図においては、比較回路(141を構成する一方の
トランジスタQ18のコレクタを差動アンプUfllの
電流源(121の一端jc接続して、電流源1131 
IIりの′眞流工1工2 が比較回路f141のトラン
ジスタQ17、Ql 8によって制御さI7るようにな
っている。トランジスタQ18の動作点を確保するため
に基準電圧V□より4)ツェナーダイオードZD2の電
圧分だけシフトダウンした常圧がQ、18のベースに与
えられ、すたバランスのために他方のトランジスタQ1
7のベースにはツェナーダイオードZDIの電圧分だけ
シフトダウンした入力1;1圧V工Nか与えられる。
Next, FIG. 10 shows a modification of the nonlinear circuit shown in FIG. 7, and FIG. 11 shows the input/output characteristics of the circuit shown in FIG. m
In Fig. 10, the collector of one transistor Q18 constituting the comparator circuit (141) is connected to one end jc of the current source (121) of the differential amplifier Uflll, and the current source 1131
The transistors Q17 and Ql8 of the comparator circuit f141 control the transistors Q17 and Ql8 of the comparator circuit f141. In order to ensure the operating point of transistor Q18, a normal voltage shifted down from the reference voltage V□ by the voltage of Zener diode ZD2 is applied to the base of transistor Q18, and for balance, the other transistor Q1
The base of 7 is given an input 1; 1-voltage voltage N which is shifted down by the voltage of the Zener diode ZDI.

従って比較回路Q41は夷t1的に入力信号vIN走購
準′亀圧VRと−の比破を行い% VIN≧vFL で
あ第1.ばトランジスタQ17がオンでQl8がオフと
なり、ゲイン制御電流が差動アンプUの電流源(13+
の電流I、に加算される。このため入出力ゲインは第1
1図の第1象限において実線で示すように増加される。
Therefore, the comparator circuit Q41 compares the input signal vIN with the torque VR at the time t1, and if %VIN≧vFL, the first. In this case, transistor Q17 is on and Ql8 is off, and the gain control current is connected to the current source (13+) of differential amplifier U.
is added to the current I. Therefore, the input/output gain is the first
It is increased as shown by the solid line in the first quadrant of FIG.

また■工N<VRであればトランジスタQ17がオフで
Ql8がオンとなり、ゲイン制御電流が差動アンプa〔
の電流源(12+の電流工、に加算される。
Also, if N<VR, transistor Q17 is off and Ql8 is on, and the gain control current is changed to the differential amplifier a [
is added to the current source (12+ current source).

従って入出力ゲインは第11図の第3象限において実線
で示すように減少される。
Therefore, the input/output gain is reduced as shown by the solid line in the third quadrant of FIG.

入出力ゲインは、第7図さ同様に比較回路α(イ)の共
通エミッタ電流を制御するコントロールアンプa9に゛
よって可変制御される。即ち、ゲインコントロール信号
によってコントロールアンプ(19を構成するトランジ
スタQ19、Q20の電流分流比(トータルではI3)
が制御され、この制御された電流が比較回路α4の共通
エミッタ電流となり、この比較回路側の一方のトランジ
スタQ17又はQl8が入力信号VINに応じてオンと
なり、ゲイン制御電流として電流源工1又は工2に加算
される。差動アンプGOIIIυから成る2段構成のゲ
インコントロール回路のゲインは11/I2に比例する
ので、第11図のように78以上の入力領域でゲインが
上昇し、VR以下の入力領域でゲインが低下する非線形
特性が得られる0 なお第10図において比較回路a(イ)を構成するトラ
ンジスタQl 7、Ql 8のコレクタの接続を入れ換
えると、第11図の点線のような可変ゲインの非線形特
性が得られる。
The input/output gain is variably controlled by the control amplifier a9 which controls the common emitter current of the comparator circuit α(a) as in FIG. That is, the current shunt ratio of transistors Q19 and Q20 (total I3) that constitutes the control amplifier (19) is determined by the gain control signal.
is controlled, this controlled current becomes the common emitter current of the comparator circuit α4, one transistor Q17 or Ql8 on the comparator circuit side is turned on according to the input signal VIN, and the current source 1 or the current source 1 is output as a gain control current. It is added to 2. The gain of the two-stage gain control circuit consisting of the differential amplifier GOIIIυ is proportional to 11/I2, so as shown in Figure 11, the gain increases in the input range of 78 or higher and decreases in the input range of VR or lower. By switching the collector connections of transistors Ql 7 and Ql 8 that constitute comparison circuit a (a) in Fig. 10, a nonlinear characteristic with a variable gain as shown by the dotted line in Fig. 11 can be obtained. It will be done.

発明の効果 本発明は上述の如く、入力信号のレベルと基準レベルと
を比較して、比較結果に基いて回路σ〕入出力ゲインが
基準レベルを境にして変化するように構成して、折れ線
で表わされる入出力特性力S得られるようにし、外部か
らのゲインコントロール信号でもって上記の比較結果出
力を制御して入出力ゲインを可変制御することにより、
折れ鞄0>少なくとも一方側の傾きを変化させるように
構成したものである。この構成により非直線特性の傾き
を外部から任意に可変制御できる非常に有用な夛ト直線
回路を得ることができる。
Effects of the Invention As described above, the present invention compares the level of the input signal with the reference level, and based on the comparison result, the input/output gain of the circuit σ] is configured to change with the reference level as the border, and By controlling the above comparison result output using an external gain control signal and variably controlling the input/output gain,
Foldable bag 0> The bag is configured to change the inclination of at least one side. With this configuration, it is possible to obtain a very useful integrated linear circuit in which the slope of the nonlinear characteristic can be arbitrarily and variably controlled from the outside.

4、図面の簡単な説明 である0 第1図の従来から周知の非直線回路の回路図、第2図は
第1図の入出力特性図、第6図は本発明による非直線回
路の第1の実施例を示す回路図、第4図は第3図の入出
力特性図、第5図は第6図の非直線回路の応用例を示す
回路図、第6図は第5図の回路の動作を示すビデオ信号
の波形図、第7図は本発明による非直線回路の第2の実
施例を示す回路図、第8図は第7図の入出力特性図、第
9図は第7図の回路の結線を一部変更したときの入出力
特性図、第10図は第7図の非線形回路の変形′例を示
す回路図、第11図は第10図の人出力特性図である。
4. Brief explanation of the drawings 0 Fig. 1 is a circuit diagram of a conventionally well-known nonlinear circuit, Fig. 2 is an input/output characteristic diagram of Fig. 1, and Fig. 6 is a circuit diagram of a nonlinear circuit according to the present invention. 4 is the input/output characteristic diagram of FIG. 3, FIG. 5 is a circuit diagram showing an application example of the nonlinear circuit of FIG. 6, and FIG. 6 is the circuit of FIG. 5. 7 is a circuit diagram showing a second embodiment of the non-linear circuit according to the present invention, FIG. 8 is an input/output characteristic diagram of FIG. 7, and FIG. Fig. 10 is a circuit diagram showing a modified example of the nonlinear circuit shown in Fig. 7, and Fig. 11 is a human output characteristic diagram when the wiring of the circuit shown in Fig. 10 is partially changed. .

なお図面に用いられている符号において、(11・・・
・・・・・・・・・・・差動アップ(2)・・・・・・
・・・・・・・・・比較回路(3)・・・・・曲・・・
・・・ケインコントロールアンプ叫[11)・・・・・
・・・・・・・差動アンプ■・・・・・・・・・・・・
・・・比較回路時・・・・・・・・・・・・・・・ゲイ
ンコントロールアンプ代理人 土圧 勝 〃 常包芳男 〃 杉浦俊貴 ≦ 区 区 −へ 燵 綜 ”「 ■
In addition, in the symbols used in the drawings, (11...
・・・・・・・・・・・・Differential up (2)・・・・・・
・・・・・・Comparison circuit (3)・・・Song...
...Kane Control Amplifier Scream [11]...
・・・・・・Differential amplifier■・・・・・・・・・・・・
...At the time of comparison circuit......Gain control amplifier agent Masaru Dotsu〃 Yoshio Tsuneko〃 Toshiki Sugiura

Claims (1)

【特許請求の範囲】[Claims] 入力信号の振巾を制御し得るアンプ回路と、上記入力信
号のレベルと所定の基準レベルとを比較し、この基準レ
ベルを境にして上記アンプ回路のゲインを第1のゲイン
から第2のゲインに変更し得る出力を発生する比較回路
き、外部から与えられるゲインコン)o−ル信号に応じ
て上記比較回路の出力を制御して、上記基準レベルの少
なくとも一゛方側の入力信号領域において上記アンプ回
路のゲインを可変制御するコン1−o−ル回路とを具備
する非直線回路。
An amplifier circuit that can control the amplitude of the input signal compares the level of the input signal with a predetermined reference level, and changes the gain of the amplifier circuit from the first gain to the second gain with this reference level as a boundary. The output of the comparison circuit is controlled in accordance with an externally applied gain control signal, and the output of the comparison circuit is controlled in accordance with an input signal region on at least one side of the reference level. A non-linear circuit comprising a controller circuit that variably controls the gain of an amplifier circuit.
JP16226183A 1983-09-03 1983-09-03 Nonlinear circuit Granted JPS6054509A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16226183A JPS6054509A (en) 1983-09-03 1983-09-03 Nonlinear circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16226183A JPS6054509A (en) 1983-09-03 1983-09-03 Nonlinear circuit

Publications (2)

Publication Number Publication Date
JPS6054509A true JPS6054509A (en) 1985-03-29
JPH0462207B2 JPH0462207B2 (en) 1992-10-05

Family

ID=15751076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16226183A Granted JPS6054509A (en) 1983-09-03 1983-09-03 Nonlinear circuit

Country Status (1)

Country Link
JP (1) JPS6054509A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007176578A (en) * 2005-12-28 2007-07-12 Dainippon Printing Co Ltd Reinforcing plate for container and container
JP2012114903A (en) * 2010-11-19 2012-06-14 Marvell World Trade Ltd Low distortion variable gain amplifier (vga)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53130952A (en) * 1976-09-07 1978-11-15 Tektronix Inc Amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53130952A (en) * 1976-09-07 1978-11-15 Tektronix Inc Amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007176578A (en) * 2005-12-28 2007-07-12 Dainippon Printing Co Ltd Reinforcing plate for container and container
JP2012114903A (en) * 2010-11-19 2012-06-14 Marvell World Trade Ltd Low distortion variable gain amplifier (vga)
US9130518B2 (en) 2010-11-19 2015-09-08 Marvell World Trade Ltd. Method and apparatus for correcting asymmetry of an input signal of an amplifier

Also Published As

Publication number Publication date
JPH0462207B2 (en) 1992-10-05

Similar Documents

Publication Publication Date Title
JP2004214793A (en) Amplifier circuit
JP2990147B2 (en) Variable gain amplifier circuit
JPH06216657A (en) Differential transconductance stage dynamically controlled by the amplitude of the input signal
US5936470A (en) Audio amplifier having linear gain control
US4347531A (en) Circuit converting a pair of differential input signals to single-ended output signals
JPS585594B2 (en) rectifier circuit
US4945314A (en) Amplifier arrangement with saturation detection
US5767662A (en) Amplifier having single-ended input and differential output and method for amplifying a signal
JPH0462207B2 (en)
JPS6016103Y2 (en) power amplifier
JP2564015B2 (en) Signal strength display
JP2965567B2 (en) Low frequency amplifier circuit
JP3282401B2 (en) Linear detection circuit
JPS6223136Y2 (en)
JP2902277B2 (en) Emitter follower output current limiting circuit
JPH0543533Y2 (en)
JP2940768B2 (en) Nonlinear conversion circuit
JPH0474884B2 (en)
JP3275323B2 (en) Electronic switch
JPH0793444A (en) Comparator circuit device for integrator
JP3538071B2 (en) Constant voltage circuit
JPS61232712A (en) Agc circuit
JP2797504B2 (en) Power amplifier circuit
JPH0441612Y2 (en)
JP3185944B2 (en) Two-wire transmitter