JPS6054509A - 非直線回路 - Google Patents
非直線回路Info
- Publication number
- JPS6054509A JPS6054509A JP16226183A JP16226183A JPS6054509A JP S6054509 A JPS6054509 A JP S6054509A JP 16226183 A JP16226183 A JP 16226183A JP 16226183 A JP16226183 A JP 16226183A JP S6054509 A JPS6054509 A JP S6054509A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入出力特性が非直線性を示し、しかも非直線部
の入出力ゲインを制御できるようにした非直線回路に関
する。
の入出力ゲインを制御できるようにした非直線回路に関
する。
背景技術とその問題点
第１図は周知の非直線回路であって、入力ＶＩＮがＥ。
＋ＶＰ（Ｖ、、はダイオードＤのオン電圧）以下であれ
ば、出力ｖｏｕ’ｒは入力と同じで、入出力特性は第２
図に示すように傾き１の直膨となる。入力ＶＩＮがＥ。
ば、出力ｖｏｕ’ｒは入力と同じで、入出力特性は第２
図に示すように傾き１の直膨となる。入力ＶＩＮがＥ。
＋■、を越えると、ダイオードＤがオンとなって、入出
力特性は傾きが□（〈１）の直］Ｈ＋Ｒ２ 線となる。
力特性は傾きが□（〈１）の直］Ｈ＋Ｒ２ 線となる。
第１図の回路で非直線部分の入出力ゲイン特性（傾き）
を連続的に制御することは回軸である。
を連続的に制御することは回軸である。
発明の目的
本発明は非直線特性の傾きを外部信号でもって制御する
ことができる非直線回路を提案するものである。
ことができる非直線回路を提案するものである。
発明の概要
本発明の非直線回路は、入力信号（Ｖ、Ｎ）の振巾を制
御し得るアンプ回路（第６図の実施例における差動アン
プ（１）又は第７図の実施例における差動７ンフ（ｌυ
（１２１に相当する）を備えている。このアンプ回路の
ゲインは比較回路（第６図の比較回路（２）又は第７図
の比較回路側に相当する）の出力によつて制御される。
御し得るアンプ回路（第６図の実施例における差動アン
プ（１）又は第７図の実施例における差動７ンフ（ｌυ
（１２１に相当する）を備えている。このアンプ回路の
ゲインは比較回路（第６図の比較回路（２）又は第７図
の比較回路側に相当する）の出力によつて制御される。
この比較回路は入力信号レベル（■□Ｎ）と基準レベル
（Ｅ、）とを比較し、基準レベルを境にして上記アンプ
回路のゲインを第１のゲインから第２のゲインに変更し
得る出力を発生する。
（Ｅ、）とを比較し、基準レベルを境にして上記アンプ
回路のゲインを第１のゲインから第２のゲインに変更し
得る出力を発生する。
これによって上記アンプ回路の入出力特性は基準レベル
において折れ点を有する非直線性を示す。
において折れ点を有する非直線性を示す。
この比較回路の出力は外部から与えられるゲインコント
ロール信号に応じてコントロール回路（第６図のゲイン
コントロールアンプ（３）又は第７図のゲインコントロ
ールアンプａ９に相当する）によって制御される。これ
によって非直線特性の折れ紳を構成する少なくとも一方
の直線の傾きが外部のゲインコントロール信号によって
任意に可変制御される。
ロール信号に応じてコントロール回路（第６図のゲイン
コントロールアンプ（３）又は第７図のゲインコントロ
ールアンプａ９に相当する）によって制御される。これ
によって非直線特性の折れ紳を構成する少なくとも一方
の直線の傾きが外部のゲインコントロール信号によって
任意に可変制御される。
実施例
以下本発明を実施例に基いて説明する。
第６図は本発明を適用した非直線回路の第１の実施例を
示す回路図で、第４図はその入出力特性図である。第３
図において入力信号ＭＩＮはトランジスタＱ１、Ｑ２か
ら成る差動アンプｆｉ＋を通り直線（リーニア）出力Ｖ
。ＵＴ として導出される。この差動アンプｉｌ＋を構
成するトランジスタ対Ｑ １． Ｑ２のエミッタは抵抗
Ｒ４、Ｒ５（凡４＝Ｒ，５）で接続され、その接続点に
は電流源Ｑ Ｉ （電流値Ｉ、）が結合されている。出
力はベースが基準電圧■８に固定された一方のトランジ
スタＱ２のコレクタの負荷抵抗Ｒ３の一端から取出され
る。従ってこの差動アンプ（１）の入出力ゲイン（傾き
）は第４図に示すように□となる。
示す回路図で、第４図はその入出力特性図である。第３
図において入力信号ＭＩＮはトランジスタＱ１、Ｑ２か
ら成る差動アンプｆｉ＋を通り直線（リーニア）出力Ｖ
。ＵＴ として導出される。この差動アンプｉｌ＋を構
成するトランジスタ対Ｑ １． Ｑ２のエミッタは抵抗
Ｒ４、Ｒ５（凡４＝Ｒ，５）で接続され、その接続点に
は電流源Ｑ Ｉ （電流値Ｉ、）が結合されている。出
力はベースが基準電圧■８に固定された一方のトランジ
スタＱ２のコレクタの負荷抵抗Ｒ３の一端から取出され
る。従ってこの差動アンプ（１）の入出力ゲイン（傾き
）は第４図に示すように□となる。
２ ×Ｒ４
人力信号■工Ｎはトランジスタ対Ｑ５、Ｑ６の一方（Ｑ
５）のベースにも与えられる。これらのトランジスタＱ
５、Ｑ６は比較回路（２）（又はクリップ回路）を構成
し、各トランジスタＱ５、Ｑ６のエミッタはダイオード
ＤＩ、Ｄ２及び抵抗Ｒ６を介して接続され、またダイオ
ードＤ１と抵抗Ｒ６との結合点には電流源Ｑ７（電流Ｉ
、）が接続されている。
５）のベースにも与えられる。これらのトランジスタＱ
５、Ｑ６は比較回路（２）（又はクリップ回路）を構成
し、各トランジスタＱ５、Ｑ６のエミッタはダイオード
ＤＩ、Ｄ２及び抵抗Ｒ６を介して接続され、またダイオ
ードＤ１と抵抗Ｒ６との結合点には電流源Ｑ７（電流Ｉ
、）が接続されている。
この比較回路（２）の一方のトランジスタＱ６のベース
は基準電圧ＶＲに固定されているので、入力信号ＷＩＮ
が■１よりも犬のとき（■□ＮンｖＲ）、トランジスタ
Ｑ６はカットオフする。即ち、■。以上の入力はクリッ
プされる。ＶＩＮがＶＲよりも低下したとき（ＶｘＮ〈
ＶＲ）、トランジスタＱ６は導通する。
は基準電圧ＶＲに固定されているので、入力信号ＷＩＮ
が■１よりも犬のとき（■□ＮンｖＲ）、トランジスタ
Ｑ６はカットオフする。即ち、■。以上の入力はクリッ
プされる。ＶＩＮがＶＲよりも低下したとき（ＶｘＮ〈
ＶＲ）、トランジスタＱ６は導通する。
トランジスタＱ５のエミッタには入力ＷＩＮとほぼ同等
な信号電圧が生じ、トランジスタＱ６のベースは一定電
圧■８に固定されているので、■ＸＮ／Ｒ６の信号電流
ｉが抵抗几６を流れ、これとほぼ同じ電流がＱ６のコレ
クタに流れる。
な信号電圧が生じ、トランジスタＱ６のベースは一定電
圧■８に固定されているので、■ＸＮ／Ｒ６の信号電流
ｉが抵抗几６を流れ、これとほぼ同じ電流がＱ６のコレ
クタに流れる。
この信号電流ｉはゲインコントロールアンプ（３）を通
って差動アンプ（１）の出力に連なる加算点（４）から
導出され、これによって差動アンプ（１１のリニア出カ
ン上記信号電流ｉ（互に同相）との電流加算がトランジ
スタＱ２のコレクタの抵抗１１．３において行われる。
って差動アンプ（１）の出力に連なる加算点（４）から
導出され、これによって差動アンプ（１１のリニア出カ
ン上記信号電流ｉ（互に同相）との電流加算がトランジ
スタＱ２のコレクタの抵抗１１．３において行われる。
この加算により、基準電圧ＶＲ以下の入力については振
巾伸長された電圧出力が加算点（４）から得られる。従
って第６図の回路の入出力特性は第４図に示すように■
Ｒ以下の入力領域において傾きが１以上の直線群となる
。
巾伸長された電圧出力が加算点（４）から得られる。従
って第６図の回路の入出力特性は第４図に示すように■
Ｒ以下の入力領域において傾きが１以上の直線群となる
。
ゲインコントロールアンプ（３）はトランジスタ対Ｑ３
、Ｑ４から成る差動アンプで構成され、その共通エミッ
タから流出する信号甫、流ｉがＱ５とＱ４とに制御され
た比率でもって分流する。この分流比率カゲインコント
ロールアンプ（３１の可変ゲインに相当する。ゲインコ
ントロール信号は差動信号の形で一対の制御線（５１ｆ
６１を介して与えられる。
、Ｑ４から成る差動アンプで構成され、その共通エミッ
タから流出する信号甫、流ｉがＱ５とＱ４とに制御され
た比率でもって分流する。この分流比率カゲインコント
ロールアンプ（３１の可変ゲインに相当する。ゲインコ
ントロール信号は差動信号の形で一対の制御線（５１ｆ
６１を介して与えられる。
最大ゲインに制御された状態では、ゲインコントロール
アンプ（３１のトランジスタＱ４がほぼ導通し、比較回
路（２）の出力電流ｉのはソ全部がＱ４、加算点（４）
を通って差動アンプ（１）の負荷抵抗几６を流れる。従
ってこの状態でのＲ３の一端における加算信号の電圧ゲ
インはＲ３／ Ｒ６で与えられる。
アンプ（３１のトランジスタＱ４がほぼ導通し、比較回
路（２）の出力電流ｉのはソ全部がＱ４、加算点（４）
を通って差動アンプ（１）の負荷抵抗几６を流れる。従
ってこの状態でのＲ３の一端における加算信号の電圧ゲ
インはＲ３／ Ｒ６で与えられる。
また差動アンプ（ＩＩのゲインは既述の如＜−７□４で
ある。従って負荷抵抗Ｉ（，３の一端（Ｑ２のコレクタ
）における重畳信号の最大電圧ゲインｉま逼＋と（例え
ば１＋１＝２）となり、第４図に示す６ ようにこのゲインに相当する傾きを有する直向ｑｍａＸ
が■、以下の入力領域に対する入出力特性となる。
ある。従って負荷抵抗Ｉ（，３の一端（Ｑ２のコレクタ
）における重畳信号の最大電圧ゲインｉま逼＋と（例え
ば１＋１＝２）となり、第４図に示す６ ようにこのゲインに相当する傾きを有する直向ｑｍａＸ
が■、以下の入力領域に対する入出力特性となる。
ゲインコントロールアンプ（３）が最小ゲインに制御さ
れた状態では、トランジスタＱ６が導辿踵Ｑ４が非導通
となる。このため信号電流ｉはＱ６の方に分流し、加算
点１４１に加えられる信号のゲインは零となる。即ち、
第４図の直線ｑ。で示すように非線形の振巾伸長は全く
行われない。入力ＶＩＮの全域についての入出力特性は
直！（ｌＪニア）である。
れた状態では、トランジスタＱ６が導辿踵Ｑ４が非導通
となる。このため信号電流ｉはＱ６の方に分流し、加算
点１４１に加えられる信号のゲインは零となる。即ち、
第４図の直線ｑ。で示すように非線形の振巾伸長は全く
行われない。入力ＶＩＮの全域についての入出力特性は
直！（ｌＪニア）である。
なお比較回路（２）（クリップ回路））ｆ：ｓ成するト
ランジスタ対Ｑ５、Ｑ６のエミッタはダイオードＤＩ、
Ｄ２を介して抵抗Ｒ６で結合されている。
ランジスタ対Ｑ５、Ｑ６のエミッタはダイオードＤＩ、
Ｄ２を介して抵抗Ｒ６で結合されている。
こわらのダイオードＤＩ、Ｄ２は、周知のように急峻な
立上り、立下りでオフからオン（またはオンか′らオフ
）に変化するこさは無く、指数関数の遷移領域を有して
いる。従って、基準レベルＥｒ以上で急激なりリッピン
グが生ずることは無く、スレッショールドレベルの近傍
の成る巾を持った領域でソフトクリッピングが行ゎｆす
る。この結果、第４図のような非線形特性が有していた
折れ点が無くなり、点線ｒで示すようになめらかな曲線
の非線形特性が得られ、入力信号の掘中軸を非線形処理
したことによる悪影響が柱減さイアる。
立上り、立下りでオフからオン（またはオンか′らオフ
）に変化するこさは無く、指数関数の遷移領域を有して
いる。従って、基準レベルＥｒ以上で急激なりリッピン
グが生ずることは無く、スレッショールドレベルの近傍
の成る巾を持った領域でソフトクリッピングが行ゎｆす
る。この結果、第４図のような非線形特性が有していた
折れ点が無くなり、点線ｒで示すようになめらかな曲線
の非線形特性が得られ、入力信号の掘中軸を非線形処理
したことによる悪影響が柱減さイアる。
次に第５図は第６図の非直線回路の応用例を示す回路で
、第６図はその動作を示す波形図である。
、第６図はその動作を示す波形図である。
この回路はビデオ信号の黒伸長回路に応用されたもので
あって、その目的とするところは、ＣＲＴのカットオフ
レベル（ビデオ信号のペデスタル）とビデオ信号の黒ピ
ークレベルとを一致させて、入力ビデオ信号のセットア
ツプ分を削って安定な黒再生を行うことである。
あって、その目的とするところは、ＣＲＴのカットオフ
レベル（ビデオ信号のペデスタル）とビデオ信号の黒ピ
ークレベルとを一致させて、入力ビデオ信号のセットア
ツプ分を削って安定な黒再生を行うことである。
第５図の回路は第３図とほぼ同じで、差動アンプ（１１
の入力には第６図Ａに示すように基準電圧Ｅｒに対して
ペデスタルレベルがαだけＤＣオフセットされたビデオ
信号が与えられる。αは例えば５０係白レベルであって
、第５図の比較回路（２）においては基準電圧Ｅ、以下
の黒信号（第６図Ａの斜線）が抽出される。この黒信号
はゲインコントロールアンプ（３）を通って加算点（４
）において入力の差動アンプ（１；の出力と加算され、
第６図Ｂの斜鯉部に示すように黒信号が伸長される。こ
の伸長によって黒ピークがペデスタルと一致するように
ゲインコントロールアンプ１３）のゲインが制御されて
いる。ゲインコント四−ル信号は例えば黒ピークホール
ド値とペデスタルレベルとを比較するコンパレータの出
力として与えられ、このコントロール信号がゲインコン
トロールアンプ（３１に与えられて伸長ゲインが第４図
の非直線部分のように制御される。この黒伸長制御は、
黒伸長の結果に基くフィードバック制御であってよい。
の入力には第６図Ａに示すように基準電圧Ｅｒに対して
ペデスタルレベルがαだけＤＣオフセットされたビデオ
信号が与えられる。αは例えば５０係白レベルであって
、第５図の比較回路（２）においては基準電圧Ｅ、以下
の黒信号（第６図Ａの斜線）が抽出される。この黒信号
はゲインコントロールアンプ（３）を通って加算点（４
）において入力の差動アンプ（１；の出力と加算され、
第６図Ｂの斜鯉部に示すように黒信号が伸長される。こ
の伸長によって黒ピークがペデスタルと一致するように
ゲインコントロールアンプ１３）のゲインが制御されて
いる。ゲインコント四−ル信号は例えば黒ピークホール
ド値とペデスタルレベルとを比較するコンパレータの出
力として与えられ、このコントロール信号がゲインコン
トロールアンプ（３１に与えられて伸長ゲインが第４図
の非直線部分のように制御される。この黒伸長制御は、
黒伸長の結果に基くフィードバック制御であってよい。
なお第５図では比較回路１２）によってペデスタルレベ
ル以下に伸びる同期信号が黒信号として検出さね、ない
ように、トランジスタＱ５、Ｑ６が同期信号部分で不動
作となるように成されている。即ち、′ブランキングパ
ルスＢＬＫが制御トランジスタＱ８に与えられ、同期信
号区間（帰線消去区間）においてこのトランジスタＱ８
がオンとなって、電流源トランジスタＱ７がオフにされ
る。これによって比較回路（２）を構成するトランジス
タ対Ｑ５、Ｑ６がオフとなり、黒検出動作が禁止される
。
ル以下に伸びる同期信号が黒信号として検出さね、ない
ように、トランジスタＱ５、Ｑ６が同期信号部分で不動
作となるように成されている。即ち、′ブランキングパ
ルスＢＬＫが制御トランジスタＱ８に与えられ、同期信
号区間（帰線消去区間）においてこのトランジスタＱ８
がオンとなって、電流源トランジスタＱ７がオフにされ
る。これによって比較回路（２）を構成するトランジス
タ対Ｑ５、Ｑ６がオフとなり、黒検出動作が禁止される
。
次に第７図は本発明の非直線回路の別の実施例を示す回
路図で、第８図はその入出力特性図である。第７図でト
ランジスタ対Ｑｌ ５、Ｑｌ ６から成る差動アンプ０
ω及びその出力に結合されたトランジスタＱ１２、Ｑｌ
３から成る差動アンプ（Ｉｌｌは周知のゲインコント
ロールアンプを構成している〇差動アンプａωの出力は
ベースが一定電圧に固定されたトランジスタ対Ｑ１１、
Ｑｌ ４の夫々のエミッタにおいて互に逆相の信号電圧
に変換され、差動入力として差動アンプ旧）に与えられ
る。この差動アンプｔｔｎの一方のトランジスタＱ１３
の負荷抵抗ＲＬからとり出される出力信号ｖｏＵＴの入
力信号ＶＩＮに対するゲインＧは であり、各差動アンプｕｔａｕｎのエミッタ電流源（＋
２１．０３）の電流化工１／■２ によってゲインＧを
制御することが可能である。
路図で、第８図はその入出力特性図である。第７図でト
ランジスタ対Ｑｌ ５、Ｑｌ ６から成る差動アンプ０
ω及びその出力に結合されたトランジスタＱ１２、Ｑｌ
３から成る差動アンプ（Ｉｌｌは周知のゲインコント
ロールアンプを構成している〇差動アンプａωの出力は
ベースが一定電圧に固定されたトランジスタ対Ｑ１１、
Ｑｌ ４の夫々のエミッタにおいて互に逆相の信号電圧
に変換され、差動入力として差動アンプ旧）に与えられ
る。この差動アンプｔｔｎの一方のトランジスタＱ１３
の負荷抵抗ＲＬからとり出される出力信号ｖｏＵＴの入
力信号ＶＩＮに対するゲインＧは であり、各差動アンプｕｔａｕｎのエミッタ電流源（＋
２１．０３）の電流化工１／■２ によってゲインＧを
制御することが可能である。
入力信号ＶＩＮはトランジスタＱ１７、Ｑｌ８から成る
比較回路（１４＋の一方のトランジスタＱ１７のベース
にも与えられる。この比較回路０４）の・ｉｌｎ方のト
ランジスタのベースには基４電圧ｖｎが与えられている
ので、ＶＩＮ≧ＶＢの場合、トランジスタＱ１７がオン
でＱｌ８がオフとなり、Ｑ１７の出力電流が差動アンプ
Ｕυのエミクタ電流として加算される。この加算電流は
比較回路（１（イ）の共通エミッタ電流ｉの大きさによ
って制御することかでき、この電流ｉはトランジスタ対
Ｑｌ ９、Ｑ２０及び電流源（１６１から成るコントロ
ールアンプ（■５）によって制御できる。即ち、外部か
らのコントロール信号にでもってトランジスタＱ１９、
Ｑ２０を分流する電流（トータルでＩ、）の比率を変え
ることにより、比較回路α（イ）の共通エミッタ電流ｉ
を制御することができ、ＶＩＮ≧■、の場合には、この
電流ｉがトランジスタＱ１７の出力として差動アンプＵ
υの電流源■１に加算される。一方、■！Ｎ＜Ｖｌ、の
場合は、トランジスタＱ１７がオフとなって、入出力ゲ
インは固定される。
比較回路（１４＋の一方のトランジスタＱ１７のベース
にも与えられる。この比較回路０４）の・ｉｌｎ方のト
ランジスタのベースには基４電圧ｖｎが与えられている
ので、ＶＩＮ≧ＶＢの場合、トランジスタＱ１７がオン
でＱｌ８がオフとなり、Ｑ１７の出力電流が差動アンプ
Ｕυのエミクタ電流として加算される。この加算電流は
比較回路（１（イ）の共通エミッタ電流ｉの大きさによ
って制御することかでき、この電流ｉはトランジスタ対
Ｑｌ ９、Ｑ２０及び電流源（１６１から成るコントロ
ールアンプ（■５）によって制御できる。即ち、外部か
らのコントロール信号にでもってトランジスタＱ１９、
Ｑ２０を分流する電流（トータルでＩ、）の比率を変え
ることにより、比較回路α（イ）の共通エミッタ電流ｉ
を制御することができ、ＶＩＮ≧■、の場合には、この
電流ｉがトランジスタＱ１７の出力として差動アンプＵ
υの電流源■１に加算される。一方、■！Ｎ＜Ｖｌ、の
場合は、トランジスタＱ１７がオフとなって、入出力ゲ
インは固定される。
従って第７図の回路の入出力特性は第８図のよなお第７
図において、トランジスタＱ１７とＱｌ８とのコレクタ
の結合を入れ換えると、入出力特性のゲイン制御領域（
非線形領域）は、第９図に示すようにＶＩＮ≦ｖＲの領
域となる。
図において、トランジスタＱ１７とＱｌ８とのコレクタ
の結合を入れ換えると、入出力特性のゲイン制御領域（
非線形領域）は、第９図に示すようにＶＩＮ≦ｖＲの領
域となる。
次に第１０図は第７図の非線形回路の変形例を示し、第
１１図は第１０図の回路の入出力特性を示している。ｍ
１０図においては、比較回路（１４１を構成する一方の
トランジスタＱ１８のコレクタを差動アンプＵｆｌｌの
電流源（１２１の一端ｊｃ接続して、電流源１１３１
ＩＩりの′眞流工１工２ が比較回路ｆ１４１のトラン
ジスタＱ１７、Ｑｌ ８によって制御さＩ７るようにな
っている。トランジスタＱ１８の動作点を確保するため
に基準電圧Ｖ□より４）ツェナーダイオードＺＤ２の電
圧分だけシフトダウンした常圧がＱ、１８のベースに与
えられ、すたバランスのために他方のトランジスタＱ１
７のベースにはツェナーダイオードＺＤＩの電圧分だけ
シフトダウンした入力１；１圧Ｖ工Ｎか与えられる。
１１図は第１０図の回路の入出力特性を示している。ｍ
１０図においては、比較回路（１４１を構成する一方の
トランジスタＱ１８のコレクタを差動アンプＵｆｌｌの
電流源（１２１の一端ｊｃ接続して、電流源１１３１
ＩＩりの′眞流工１工２ が比較回路ｆ１４１のトラン
ジスタＱ１７、Ｑｌ ８によって制御さＩ７るようにな
っている。トランジスタＱ１８の動作点を確保するため
に基準電圧Ｖ□より４）ツェナーダイオードＺＤ２の電
圧分だけシフトダウンした常圧がＱ、１８のベースに与
えられ、すたバランスのために他方のトランジスタＱ１
７のベースにはツェナーダイオードＺＤＩの電圧分だけ
シフトダウンした入力１；１圧Ｖ工Ｎか与えられる。
従って比較回路Ｑ４１は夷ｔ１的に入力信号ｖＩＮ走購
準′亀圧ＶＲと−の比破を行い％ ＶＩＮ≧ｖＦＬ で
あ第１．ばトランジスタＱ１７がオンでＱｌ８がオフと
なり、ゲイン制御電流が差動アンプＵの電流源（１３＋
の電流Ｉ、に加算される。このため入出力ゲインは第１
１図の第１象限において実線で示すように増加される。
準′亀圧ＶＲと−の比破を行い％ ＶＩＮ≧ｖＦＬ で
あ第１．ばトランジスタＱ１７がオンでＱｌ８がオフと
なり、ゲイン制御電流が差動アンプＵの電流源（１３＋
の電流Ｉ、に加算される。このため入出力ゲインは第１
１図の第１象限において実線で示すように増加される。
また■工Ｎ＜ＶＲであればトランジスタＱ１７がオフで
Ｑｌ８がオンとなり、ゲイン制御電流が差動アンプａ〔
の電流源（１２＋の電流工、に加算される。
Ｑｌ８がオンとなり、ゲイン制御電流が差動アンプａ〔
の電流源（１２＋の電流工、に加算される。
従って入出力ゲインは第１１図の第３象限において実線
で示すように減少される。
で示すように減少される。
入出力ゲインは、第７図さ同様に比較回路α（イ）の共
通エミッタ電流を制御するコントロールアンプａ９に゛
よって可変制御される。即ち、ゲインコントロール信号
によってコントロールアンプ（１９を構成するトランジ
スタＱ１９、Ｑ２０の電流分流比（トータルではＩ３）
が制御され、この制御された電流が比較回路α４の共通
エミッタ電流となり、この比較回路側の一方のトランジ
スタＱ１７又はＱｌ８が入力信号ＶＩＮに応じてオンと
なり、ゲイン制御電流として電流源工１又は工２に加算
される。差動アンプＧＯＩＩＩυから成る２段構成のゲ
インコントロール回路のゲインは１１／Ｉ２に比例する
ので、第１１図のように７８以上の入力領域でゲインが
上昇し、ＶＲ以下の入力領域でゲインが低下する非線形
特性が得られる０ なお第１０図において比較回路ａ（イ）を構成するトラ
ンジスタＱｌ ７、Ｑｌ ８のコレクタの接続を入れ換
えると、第１１図の点線のような可変ゲインの非線形特
性が得られる。
通エミッタ電流を制御するコントロールアンプａ９に゛
よって可変制御される。即ち、ゲインコントロール信号
によってコントロールアンプ（１９を構成するトランジ
スタＱ１９、Ｑ２０の電流分流比（トータルではＩ３）
が制御され、この制御された電流が比較回路α４の共通
エミッタ電流となり、この比較回路側の一方のトランジ
スタＱ１７又はＱｌ８が入力信号ＶＩＮに応じてオンと
なり、ゲイン制御電流として電流源工１又は工２に加算
される。差動アンプＧＯＩＩＩυから成る２段構成のゲ
インコントロール回路のゲインは１１／Ｉ２に比例する
ので、第１１図のように７８以上の入力領域でゲインが
上昇し、ＶＲ以下の入力領域でゲインが低下する非線形
特性が得られる０ なお第１０図において比較回路ａ（イ）を構成するトラ
ンジスタＱｌ ７、Ｑｌ ８のコレクタの接続を入れ換
えると、第１１図の点線のような可変ゲインの非線形特
性が得られる。
発明の効果
本発明は上述の如く、入力信号のレベルと基準レベルと
を比較して、比較結果に基いて回路σ〕入出力ゲインが
基準レベルを境にして変化するように構成して、折れ線
で表わされる入出力特性力Ｓ得られるようにし、外部か
らのゲインコントロール信号でもって上記の比較結果出
力を制御して入出力ゲインを可変制御することにより、
折れ鞄０＞少なくとも一方側の傾きを変化させるように
構成したものである。この構成により非直線特性の傾き
を外部から任意に可変制御できる非常に有用な夛ト直線
回路を得ることができる。
を比較して、比較結果に基いて回路σ〕入出力ゲインが
基準レベルを境にして変化するように構成して、折れ線
で表わされる入出力特性力Ｓ得られるようにし、外部か
らのゲインコントロール信号でもって上記の比較結果出
力を制御して入出力ゲインを可変制御することにより、
折れ鞄０＞少なくとも一方側の傾きを変化させるように
構成したものである。この構成により非直線特性の傾き
を外部から任意に可変制御できる非常に有用な夛ト直線
回路を得ることができる。
４、図面の簡単な説明 である０
第１図の従来から周知の非直線回路の回路図、第２図は
第１図の入出力特性図、第６図は本発明による非直線回
路の第１の実施例を示す回路図、第４図は第３図の入出
力特性図、第５図は第６図の非直線回路の応用例を示す
回路図、第６図は第５図の回路の動作を示すビデオ信号
の波形図、第７図は本発明による非直線回路の第２の実
施例を示す回路図、第８図は第７図の入出力特性図、第
９図は第７図の回路の結線を一部変更したときの入出力
特性図、第１０図は第７図の非線形回路の変形′例を示
す回路図、第１１図は第１０図の人出力特性図である。
第１図の入出力特性図、第６図は本発明による非直線回
路の第１の実施例を示す回路図、第４図は第３図の入出
力特性図、第５図は第６図の非直線回路の応用例を示す
回路図、第６図は第５図の回路の動作を示すビデオ信号
の波形図、第７図は本発明による非直線回路の第２の実
施例を示す回路図、第８図は第７図の入出力特性図、第
９図は第７図の回路の結線を一部変更したときの入出力
特性図、第１０図は第７図の非線形回路の変形′例を示
す回路図、第１１図は第１０図の人出力特性図である。
なお図面に用いられている符号において、（１１・・・
・・・・・・・・・・・差動アップ（２）・・・・・・
・・・・・・・・・比較回路（３）・・・・・曲・・・
・・・ケインコントロールアンプ叫［１１）・・・・・
・・・・・・・差動アンプ■・・・・・・・・・・・・
・・・比較回路時・・・・・・・・・・・・・・・ゲイ
ンコントロールアンプ代理人 土圧 勝 〃 常包芳男 〃 杉浦俊貴 ≦ 区 区 −へ 燵 綜 ”「 ■
・・・・・・・・・・・差動アップ（２）・・・・・・
・・・・・・・・・比較回路（３）・・・・・曲・・・
・・・ケインコントロールアンプ叫［１１）・・・・・
・・・・・・・差動アンプ■・・・・・・・・・・・・
・・・比較回路時・・・・・・・・・・・・・・・ゲイ
ンコントロールアンプ代理人 土圧 勝 〃 常包芳男 〃 杉浦俊貴 ≦ 区 区 −へ 燵 綜 ”「 ■
Claims (1)
- 入力信号の振巾を制御し得るアンプ回路と、上記入力信
号のレベルと所定の基準レベルとを比較し、この基準レ
ベルを境にして上記アンプ回路のゲインを第１のゲイン
から第２のゲインに変更し得る出力を発生する比較回路
き、外部から与えられるゲインコン）ｏ−ル信号に応じ
て上記比較回路の出力を制御して、上記基準レベルの少
なくとも一゛方側の入力信号領域において上記アンプ回
路のゲインを可変制御するコン１−ｏ−ル回路とを具備
する非直線回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16226183A JPS6054509A (ja) | 1983-09-03 | 1983-09-03 | 非直線回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16226183A JPS6054509A (ja) | 1983-09-03 | 1983-09-03 | 非直線回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6054509A true JPS6054509A (ja) | 1985-03-29 |
| JPH0462207B2 JPH0462207B2 (ja) | 1992-10-05 |
Family
ID=15751076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16226183A Granted JPS6054509A (ja) | 1983-09-03 | 1983-09-03 | 非直線回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054509A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007176578A (ja) * | 2005-12-28 | 2007-07-12 | Dainippon Printing Co Ltd | 容器用補強板および容器 |
| JP2012114903A (ja) * | 2010-11-19 | 2012-06-14 | Marvell World Trade Ltd | 低歪み可変利得増幅器（ｖｇａ） |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53130952A (en) * | 1976-09-07 | 1978-11-15 | Tektronix Inc | Amplifier |
-
1983
- 1983-09-03 JP JP16226183A patent/JPS6054509A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53130952A (en) * | 1976-09-07 | 1978-11-15 | Tektronix Inc | Amplifier |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007176578A (ja) * | 2005-12-28 | 2007-07-12 | Dainippon Printing Co Ltd | 容器用補強板および容器 |
| JP2012114903A (ja) * | 2010-11-19 | 2012-06-14 | Marvell World Trade Ltd | 低歪み可変利得増幅器（ｖｇａ） |
| US9130518B2 (en) | 2010-11-19 | 2015-09-08 | Marvell World Trade Ltd. | Method and apparatus for correcting asymmetry of an input signal of an amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462207B2 (ja) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424683A (en) | Differential amplification circuit wherein a DC level at an output terminal is automatically adjusted and a power amplifier wherein a BTL drive circuit is driven by a half wave | |
| JP2004214793A (ja) | 増幅回路 | |
| JP2990147B2 (ja) | 利得可変増幅回路 | |
| JP3340250B2 (ja) | バッファ回路 | |
| JPS6054509A (ja) | 非直線回路 | |
| US5936470A (en) | Audio amplifier having linear gain control | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| JPS585594B2 (ja) | 整流回路 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| JP2564015B2 (ja) | 信号強度表示装置 | |
| JP2965567B2 (ja) | 低周波増幅回路 | |
| JP3282401B2 (ja) | 直線検波回路 | |
| JPS6223136Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2940768B2 (ja) | 非線形変換回路 | |
| JPH0474884B2 (ja) | ||
| JP3275323B2 (ja) | 電子スイッチ | |
| JPH0793444A (ja) | 積分器用コンパレータ回路装置 | |
| JP3538071B2 (ja) | 定電圧回路 | |
| JP2797504B2 (ja) | 電力増幅回路 | |
| JPH0441612Y2 (ja) | ||
| JPH063856B2 (ja) | Ａｇｃ回路 | |
| JP3185944B2 (ja) | ２線式伝送器 |