JPS6054694B2 - 記憶制御装置 - Google Patents

Description

【発明の詳細な説明】 発明の対象 本発明は、計算機の記憶制御装置に関する。

従来技術 第１図に、従来の記憶制御方式を示す。１、
２、３はアクセス要求スタック装置であり、該装置中の
アクセス要求スタックＩＡにスタックされたアクセス要
求を、順次そのアドレス情報に応じてアクセス要求優先
順位決定装置５、６、７、８ のうちいずれかに送出す
る。

アクセス要求優先順位決定装置５、６、７、８は、独立
にアクセス可能な記憶単位（ポートという）ごとに設け
られている。アクセス要求優先順位決定装置は、各アク
セス要求スタック装置から受けとつたアクセス要求の中
から１つ選び、対応するポートヘ送出する。仮にアクセ
ス要求スタック装置１から送出されるアクセス要求につ
いて考える。このアクセス要求は、そのアドレス情報に
よつてアクセス要求優先順位決定装置５に送出されたと
仮定する。優先順位決定論理５Ａで上記アクセス要求が
選ばれたとする。アクセス要求優先順位決定装置５は、
上記アクセス要求を記憶装置へ送出するとともに、アク
セス要求スタック装置１へそのスタック装置からのアク
セス要求が選ばれたことを示す信号４を送出する。アク
セス要求スタック装置１は信号４を受けとると、制御部
ＩＢは次のアクセス要求をスタックＩＡから選び、アク
セス要求優先順位決定装置へ送出する。Ｊ このように
従来の記憶制御方式は、１つのアクセス要求スタック装
置は１つアクセス要求を送出し、このアクセス要求が処
理されると次のアクセス要求を送出するため、次のごと
き３つの欠点を有する。

門（１）１アクセス要求スタック装置から、同時には
１つしかアクセス要求を出せない。

（２）アクセス要求スタック装置にしかスタックが
ないので、スタックが不足する。

（３） 将来アクセス要求スタック装置の数が増加した
とき、スタック１Ａからアクセス要求を読み出し、該ア
クセス要求が処理されたことを示す信号４を受け取つて
、次のアクセス要求をスタック１Ａから読みだすまでの
時間が、論理段数の増加から、従来の１クロック時間よ
り大きくなると思われる。

そうなつた時、従来の方式では、アクセス要求を記憶装
置に送出る間隔が、従来の１クロックピッチから２クロ
ックピッチになり、性能が低下する。発明の目的 本発明の目的はより多くのアクセス要求装置を備えるこ
とを可能にし、アクセス要求をより多くスタックする：
とのできる記憶制御装置を提供することにある。

発明の詳細な説明 本発明は、複数のアクセス要求装置から独立にアクセス
要求を受け、独立にアクセス可能な複数のボートから構
成される記憶装置にアクセス要求を発生する記憶制御装
置てあり、各アクセス要求装置からのアクセス要求を同
時に各ボート対応にセットし、かつアクセス要求の順序
を保つて記憶装置に送出することを特徴とする。

発明の実施例とその効果 第２図は計算機システムの主要部を示し、演算装置１０
、アクセス要求装置としての複数の（ここては仮に４つ
とする）アクセス要求制御装置２０，２１，２２，２３
、記憶制御装置３０、記憶装置４０を備え、記憶装置４
０は、それぞれ独立にアクセスできる複数の（ここでは
仮に４つとす、る）記憶装置（その単位をボートと呼ぶ
）４００，４０１，４０２，４０３からなる。

各ボートはさらに複数の独立にアクセス可能な記憶装置
（その単位をバンクという）からなる。アクセス要求制
御装置２０は第３図に示すよう．に、データバッファ２
００とアドレス発生部２０１を持ち、データバッファ２
００には、記憶装置４０から読み出されたデータが、順
次格納され、演算装置１０に送られる。

アクセス要求制御装置２１，２２はアクセス要求制御装
置２０と同じ構■造であり、アクセス要求制御装置２３
はデータバッファから記憶装置４０にデータを格納する
点が異なるたけて、あとはアクセス要求制御装置２０と
同じ構造である。ベクトルデータＡＯ，ａｌ，・・・・
・・を記憶装置４０より読み出し、データバッファ２０
０にこの順にセットする動作についてみる。

アドレス発生部２０１が、当該データが各々格納されて
いるアトス情報を順次発生する。記憶制御装置３０の概
略を第４図に示す。

アクセス要求制御装置２０，２１，２２，２３にそれぞ
れ対応してアクセス要求スタック装置３００，３０１，
３０２，３０３が設けられる。ノ またボート対応にア
クセス要求優先順位決定装置３１０，３１１，３１２，
３１３が設けられる。

たとえば、アクセス要求制御装置２０はアクセス要求ス
タック装置３００にアクセス要求とアドレス情報を１ク
ロックピッチで送出する。アクセス要求スタック装置３
００を例にとると、アクセス要求スタック装置３００は
、受取つたアクセス要求を受取つた順にスタック３００
Ａに格納［７、受取つた順に、アドレス情報をデコード
して対応するアクセス要求優先順位決定装置３１０，３
１１，３１２，３１３のいずれかにアクセス要求を送出
する。アクセス要求優先順位決定装置３１０，３１１，
３１２，３１３は、各々記憶装置のボート０，４００、
ボート１，４０１、ボート２，４０２、ボート３，４０
３に対応する。すなわち、仮にアクセス要求がボート０
に対するものてあれば、アクセス要求優先順位決定装置
３１０に送出する。アクセス要求優先順位決定装置３１
０は、各アクセス要求スタック装置から送出されたアク
セス要求の優先順位をとつて、どれか１つのアクセス要
求を選び、そのアクセス要求を記憶装置ボート０，４０
０に送出する。その時、その選ばれたアクセス要求がど
のアクセス要求制御装置から送出されたかを示す番号（
アクセス要求制御装置番号）とよぶことにする）をシフ
トレジスタ回路３１０Ａにセットする。実際にアクセス
が行なわれると、たとえばｎクロック後にデータが読み
出されてくる。アクセス要求優先順位決定装置３１０は
、シフトレジスタ回路３１０Ａにセットされたアクセス
要求制御装置番号を順次シフトしてｎクロック後に、ア
クセス要求制御装置番号の示すアクセス要求制御装置の
データバッファに、同時に読みだされたデータをセット
する。このような方式により、アクセス要求と読み出し
データの順を狂わないようにする。第５図は、アクセス
要求制御装置２０，２１，２２，２３が記憶装置４０を
アクセスしていく本発明の一実施例を示す。

例として、アクセス要求制御装置２０から送出されるア
クセス要求についてみる。

アクセス要求制御装置２０はアクセス要求スタック装置
３００に順次アクセス要求を送出する。アクセス要求ス
タック装置３００はアクセス要求をスタック３００Ａに
順にスタックする。スタックされたアクセス要求は、ス
タックされた順序で、そのアドレス情報によつて、アク
セス要求優先順位決定装置３１０，３１１，３１２，３
１３にふりわけ、ラッチ３１０Ｂ，３１１Ｂ，３１２Ｂ
，３１３Ｂのどれかにセットされる。詳述すると、アク
セス要求のアドレスの下５ビ゛ツト目、４ビット目のビ
ツトパターンカげ００．であると、そのアクセス要求は
アクセス要求優先順位決定装置３１０にふりわけられ、
ＲＯｌＪ，ｒｌＯョ，ＲｌｌＪてあると各々３１１，３
１２，３１３にふりわけられる。ここで、ラッチ３１０
Ｃ，３１１Ｃ，３１２Ｃ，３１３Ｃはアクセス要求スタ
ック装置３０１から、ラッチ３１０Ｄ，３１１Ｄ，３１
２Ｄ，３１３Ｄは３０２から、ラッチ３１０Ｅ，３１１
Ｅ，３１２Ｅ，３１３Ｅは３０３からアクセス要求がセ
ットされる。ここてアクセス要求優先順位決定装置３１
０において、ラッチ３１０Ｂ，３１０Ｃ，３１０Ｄ，３
１０Ｅはそれぞれアクセス要求制御装置２０，２１，２
２，２３に対応する。アクセス優先順位決定装置３１１
，３１２，３１３においても同様の関係がある。仮に、
アクセス要求優先順位決定装置３１０がアクセス要求ス
タック装置３００からのアクセス要求を受け付け可能で
あり、スタック３００Ａに有効なスタック要求があると
、アクセス要求スタック装置３００のアクセス要求セッ
ト信号作成論理３００Ｄが信号５０を送出する。スタッ
ク３００Ａの中のアウトポインタ３００Ｂのさしている
番号のスタックの内容がラッチ３１０Ｂにセットされ、
アウトポインタ３００Ｂは歩進されて次のスタックをさ
す。アクセス要求優先順位決定装置３１０は３１０Ｂ，
３１０Ｃ，３１０Ｄ，３１０Ｅにセットされているアク
セス要求の優先順位を論理３１０Ｋでとり、上記アクセ
ス要求のうち１つを選び、ラッチ３１０Ｆにセットする
。このとき、アクセス要求の競合状態、バンク空き状態
によつては、優先順位決定論理３１０Ｋで選ばれたアク
セス要求がラッチ３１０Ｆにセットされないことがある
。この抑止論理がアクセス要求許可論理３１０Ｍであり
、後で詳述する。ラッチ３１０Ｆにセットされたアクセ
ス要求は、記憶装置４００（ボート０）に送出される。
ここで、記憶装置のバンク空き状態表示論理３１０Ｌは
バンクの空き状態に関する情報をもち、アクセス要求が
どのバンクに対するものかを見て、空いていないバンク
に対するアクセス要求は抑止論理３１０Ｇ，３１０Ｈ，
３１０１，３１０Ｊによつて抑止し、優先順位決定論理
３１０Ｋには入れない。ラッチ３１０Ｆにセットされた
アクセス要求がラッチ３１０Ｂからきたものであれば、
信号５１をアクセス要求スタック装置３００に送出する
。信号５１はアクセス要求スタック装置３００から送出
されたアクセス要求が記憶装置４００へ送出されたこと
を示す。他のアクセス要求優先順位決定装置３１１，３
１２，３１３も同様な動作も行ない、ラッチ３１１Ｆ，
３１２Ｆ，３１３Ｆにセットされたアクセス要求は、そ
れぞれ記憶装置４０１，４０２，４０３に送出される。
もし、ラッチ３１１Ｆ，３１２Ｆ，３１３Ｆにセットさ
れたアクセス要求がアクセス要求スタック装置３００か
らきたものであれば、それぞれ信号５２，５３，５４を
アクセス要求スタック装置３００に送出する。また第５
図において、３００Ｃはアクセス要求スタック装置がア
クセス優先順位決定装置に送出ζしたアクセス要求の個
数を記憶しておくラッチである。

３００Ｄはスタック３００Ａ中のアクセス要求をラッチ
３１０Ｂ，３１１Ｂ，３１２Ｂ，３１３Ｂのいずれかへ
セットすることを指示するアクセス要求セット信号５０
，５５，５６，５７を門作成するアクセス要求セット信
号作成論理である。

３００Ｅは優先順位決定論理で選ばれたアクセス要求を
ラッチ３１０Ｆ，３１１Ｆ，３１２Ｆ，３１３Ｆにセッ
トすることを許可するアクセス要求許可信号を作成する
アクセス要求許可信号）作成論理である。

ビジーラッチ３００Ｃ，アクセス要求セット信号作成論
理３００Ｄ１アクセス要求許可信号作成論理３００Ｅに
ついては後で詳述する。これによると、次のごとき特徴
、効果を有している。

ラッチ３１０Ｂ〜３１３Ｅをおくことによつて、従来の
方式と異なり、１つのアクセス要求スタック装置から複
数のボートにアクセス要求を同時にセットしておくこと
ができる。

ラッチ３１０Ｂ〜３１３Ｅにアクセス要求をセットする
ことによつて、等価的にアクセス要求スタック装置は、
該装置中のスタック数より多くのスタックをもつことに
なる。

仮に、ラッチ３１０Ｂ，３１１Ｂ，３１２Ｂ，３１３Ｂ
にアクセス要求が入つている状態を考えると、アクセス
要求スタック装置３００は１スタック３００Ａ中のスタ
ック数＋４ョ個のスタックを等価的にもつことになる。
ラッチ３１０Ｂからラッチ３１０Ｆまでの論理が１クロ
ック時間かかる。

従来の方式では、この間の論理は上記時間より短時間で
あつたが、本発明が適用される計算機システムは従来よ
り多くのアクセス要求制御装置を持つので、論理段数が
多くなり、必然の結果である。これらのことから、本方
式は従来方式に比べて、１より多くのアクセス要求制御
装置をもつことができるョ点と、１各アクセス要求制御
装置がより多くのアクセス要求スタックを持つことがで
きるョ点がすぐれている。

しかし第５図かられかる通り、従来のように１つのアク
セス要求スタック装置について、該アクセス要求スタッ
ク装置から送出されたアクセス要求が記憶装置に送出さ
れてから（すなわち信号５１，５２，５３，５４のいず
れかを受け取つてから）次のアクセス要求を．送出した
のでは、２クロックピッチでしか記憶装置へアクセス要
求を送出できないので、従来より性能が低下する。そこ
で、以下に述べる制御を行なう。

アクセス要求スタック装置３００を例にとつてζ説明す
る。

アクセス要求スタック装置３００は２ビットのビジーラ
ッチ３００Ｃをもつ。ビジーラッチ３００Ｃはカウンタ
構造をとり、アクセス要求セット信号作成論理３００Ｄ
からアクセス要求セット信号５０，５５，５６，５７の
うちいずれくかが送出されると＋１され、アクセス要求
送出信号５１，５２，５３，５４のうちいずれかを受け
取ると−１とする。これによつてビジーラッチ３００Ｃ
は、アクセス要求スタック装置３００から発行されたア
クセス要求が、ラッチ３１０Ｂ，３１１Ｂ，３１２Ｂ，
３１３Ｂの中にいくつか存在しているかを示す。アクセ
ス要求セット信号５０，５５，５６，５７は、次の条件
のいずれかが成立する時、アクセス要求セット信号作成
論理３００Ｄから送出される。

前回送出したアクセス要求を前アクセス要求、現在アウ
トポインタがさしているアクセス要求（これから送出す
るアクセス要求）を現アクセフス要求とよぶことにする
。（１）ビジーラッチ３００Ｃが０。

（２）ｒビジーラッチ３００ＣがＬかつ１現アクセス要
求が前アクセス要求と異なるボートへのアクセス要求で
あるョ。

：ー（３）ｒビジーラッチ３００Ｃが１Ｊかつ１信号５
１，５２，５３，５４のいずれかが１Ｊ０（４）１ビジ
ー送出３００Ｃが２ョかつ１現アクセス要求が前アクセ
ス要求と異なるボートへのアクセス要求であるョかつ０
信号５１，５２，５３，５４のいずれかが１，上記の動
作をアクセス要求セット信号作成論理３００Ｄは次のよ
うにして実現している。

第６図にアクセス要求セット信号作成論理３００Ｄの構
造を示す。３０００はスタック３００Ａから送出された
アクセス要求のボート番号を記憶しておくラッチである
。

従つてラッチ３０００には前アクセス要求のボート番号
がセットされる。３００１はスタック３００Ａ中の現ア
クセス要求のボート番号をデコードする論理である。

３００２は、ビジーラッチ３００Ｃの値をデコードする
論理である。

３００３はスタック３００Ａ中の現アクセス要求のボー
ト番号と、ラッチ３０００中の前アクセス要求のボート
番号を比較する回路てあり、両者が異なつていれば、信
号６３は１になる。

ビジーラッチ３００Ｃの値が０，１，２であると、それ
ぞれ信号６５，６８，６９が１になる。従つて信号６５
，６４，６６，６７は、それぞれ前記の条件（１），（
２），（３），（４）になり、信号７０はアクセス要求
をアクセス要求優先順位決定装置に送出することを指示
する信号になる。デコーダ３００１で現アクセス要求の
ボート番号がデコードされ、信号７０が１であると、対
応するボートのアクセス要求セット信号５０，５５，５
６，５７が１になる。これによつて、アクセス要求スタ
ック装置３００から発行されたアクセス要求は、２つま
でラッチ３１０Ｂ，３１１Ｂ，３１２Ｂ，３１３Ｂ中に
同時に存在できる。

原理的には４つまで存在できるが、制御が複雑ｊになる
ので、２つとした。

ただし、同一ボートへは連続してアクセス要求は出せな
い。ここで、各アクセス要求スタック装置から発行され
たアクセス要求の競合状態、記憶装置のバンク空き状態
によつては、同一アクセス要求スタン１ク装置から発行
された２つのアクセス要求の順序が入れ替わつて記憶装
置へ送出されることがありうる。

本計算機システムにおいては、１つのアクセス要求制御
装置から記憶装置へ送出されるアクセス要求の順序を変
えないように次の制御を行な，う。そうしないと、第３
図のデータバッファに格納されるデータの順番が入れ替
わることになつてしまう。各アクセス要求スタック装置
は、優先順位決定論理で選ばれたアクセス要求を許可す
る信号を、ｌアクセス要求優先順位決定装置へ発行する
。たとえは、アクセス要求スタック装置３００は各アク
セス要求優先順位決定装置３１０〜３１３へ信号５８，
５９，６０，６１を送出する。これらの信号を受け取つ
たアクセス要求優先順位決定装置は−次の動作を行なう
。例えは、アクセス要求優先順位決定装置３１０につい
ていえば、該装置３１０は信号５８，５９，６０，６１
を受け取る。

例えば、優先順位決定論理３１０Ｋて選はれたアクセス
要求が、アクセス要求スタック装置３００から送出され
たものであれば、その時、信号５８がＲＬであればラッ
チ３１０Ｆにそのアクセス要求をセットし、１０ョであ
れば３１０Ｆに無効データをセットする。ここて信号５
８，５９，６０，６１はアクセス要求スタック装置３０
０から送出されたＲ２番目のョアクセス要求がアクセス
要求優先順位決定装置にセットされると同時に送出され
るため、２番目のアクセス要求がラッチ３１０Ｆ，３１
１Ｆ，３１２Ｆ，３１３Ｆにセットされるのを抑止でき
る。アクセス要求許可信号５８，５９，６０，６１は次
の３動作によつて作成する。アクセス要求スタック装置
３００を例にとる。（１）ｒビジーラッチ３００Ｃが２
でないョ時にノは、信号５８，５９，６０，６１は全て
ｒ１ョにする。

（２）ｒビジーラッチ３００Ｃが２Ｊかつ１信号５１，
５２，５３，５４のいずれかがＲｌＪＪの時は、信号５
８，５９，６０，６１を全てＲｌＪにする。

（３） （１），（２）以外の場合即ち、１ビジーラッ
チ３００Ｃが２．Ｊかつ０信号５１，５２，５３，５４
の全てが０Ｊの場合は、最後に出されたアクセス要求の
行先ボートへのアクセス要求許可信号をＲＯＪにする。

上記の動作をアクセス要求許可信号作成論理３１０Ｅは
以下のように実現している。第７図にアクセス要求許可
信号作成論理３１０Ｅを示す。

ラッチ３００４、デコーダ３００５は第６図と同じであ
る。ここで注目すべきは、ラッチ３００４と、ラッチ３
１０Ｂ，３１１Ｂ，３１２Ｂ，３１３Ｂに同一のアクセ
ス要求が同時にセットされることである。そのためこの
ラッチ３００４の値が示しているボートのアクセス要求
が３１０Ｆ，３１１Ｆ，３１２Ｆ，３１３Ｆにセットさ
れるのを許可または禁止できる。１ビジーラッチ３００
Ｃが２でないョ時は、信号７９が０であるので、信号５
８，５９，６０，６１は全てＲｌＪになり、前記の動作
（１）を行なう。

１ビジーラッチ３００Ｃが２ョかつ１信号５１，５２，
５３，５４のいずれかが１１ョの時は、信号７９，６２
が１になるので、信号５８，５９，６０，６１は全てＲ
ｌＪになり、前記の動作（２）を行なう。

１ビジーラッチ３００Ｃが２Ｊかつ１信号５１，５２，
５３，５４が全て０ョの場合は、仮に、ラッチ３０００
にセットされているボート番号、すなわち、最後に出さ
れたアクセス要求の行先ボート番号が０であるとすると
、信号７１が１になり、信号６２，７５が０になるので
信号５８が０になり、信号７２，７３，７４が０である
ので信号５９，６０，６１が１になり、前記の動作（３
）を行なう。

これによつて、アクセス要求スタック装置３００から送
出されたアクセス要求がラッチ３１０Ｂ，３１１Ｂ，３
１２Ｂ，３１３Ｂの中に２つセットされていたとき、後
に送出された方のアクセス要求は、先に送出されたほう
のアクセス要求が記憶装置に送出されてから、記憶装置
に送出される。

第８図は、アクセス要求制御装置２０のみからアクセス
要求がボート０，１，２の順に出され、かつ空きバンク
のみにアクセス要求が出された最良のタイムチャートて
ある。

タイミングＴＯで１ビジーラッチ３００Ｃが０ョとする
と信号５０が送出され、タイミングＴ１でラッチ３１０
Ｂにアクセス要求１がセットされ、ビジーラッチ３００
Ｃは１になる。

ラッチ３１０Ｂにセットされたアクセス要求１は優先順
位がとられる。１ビジーラッチ３００Ｃは１ョであるの
で信号５８が送出され、タイミングＴ２で優先順位決定
論理３１０Ｋ後のアクセス要求１はラッチ３１０Ｆにセ
ットされる。

タイミングＴ１で１ビジーラッチ３００Ｃは１ョである
ので信号５５が送出され、タイミングＴ２でアクセス要
求２がラッチ３１１Ｂにセットされ、ビジーラッチは２
になる。ラッチ３１１Ｂにセットされたアクセス要求２
は優先順位がとられる。１ビジーラッチ３００Ｃが２Ｊ
かつ１信号５１がＲｌＪであるから、信号５９が送出さ
れ、優先順位決定論理後のアクセス要求２はタイミング
Ｔ３でラッチ３１１Ｆにセットされる。

また、タイミングＴ２では１ビジーラッチが２ョかつ１
信号５１をうけとるョから信号５６が送出され、タイミ
ングＴ３でラッチ３１２Ｂにアクセス要求３がセットさ
れ、ビジーラッチ３００Ｃには２がセットされる（信号
５１と信号５６が同時に存在するため値は不変）。タイ
ミングＴ３では、ラッチ３１２Ｂにセットされたアクセ
ス要求３は優先順位がとられ．る。このとき、。ビジー
ラッチ３００Ｃが２ョかつ０信号５２がｒ１ョであるか
ら信号６０が送出され、優先順位決定論理３１０Ｋ後の
アクセス要求３はラッチ３１２ＦにタイミングＴ４でセ
ットされる。第６図よりわかる通り、本方式では１ク．
ロックピッチで記憶装置にアクセス要求が出せることに
なる。第８図はアクセス要求制御装置２０のみからアク
セス要求のある場合であつたが、第９図には他アクセス
要求制御装置からもアクセス要求のある・場合を示す。

第９図はアクセス要求制御装置２０から送出されるアク
セス要求に注目して示してある。アクセス要求制御装置
２０から送出されるアクセス要求はボート０，１，２の
順に出されるとする。タイミングＴＯで７ビジーラッチ
３００Ｃが０Ｊとすると、信号５０が送出され、ラッチ
３１０ＢにタイミングＴ１でアクセス要求１がセットさ
れる。

タイミングＴ１では１ビジーラッチ３００Ｃが１Ｊであ
るので、信号５８は１１Ｊであり、信号５５が送出され
、ラッチ３１１Ｂにアクセス要求２がセットされ、アク
セス要求１が優先順位決定論理３１０Ｋに入り、タイミ
ングＴ２でビフジーラツチ３００Ｃは２になる。ここで
、優先順位決定論理３１０Ｋでアクセス１が選ばれず、
他のアクセス要求スタック装置からのアクセス要求が選
ばれたとする。したがつてラッチ３１０Ｆにはアクセス
１はセットされない。タイミングＴ２Ｌでは１ビジーラ
ッチは２Ｊかつ１信号５１〜５４は０Ｊなので、アクセ
ス要求２のセットされたボート１に対する信号５９は０
てある。また先に出されたアクセス要求１に対する信号
５８はｒ１ョである。したがつて、アクセス要求優先順
位決定ｌ装置３１１では、優先順位決定論理でアクセス
要求２が選ばれても、タイミングＴ３でラッチ３１１Ｆ
にはアクセス要求２はセットされない。タイミングＴ２
では１ビジーラッチ３００Ｃが２で信号５１〜５４は０
ョなので信号５６は出ない。また、ビジーラッチ３００
ＣはタイミングＴ３では不変である。タイミングＴ２で
アクセス要求１が優先順位決定論理３１０Ｋて選ばれた
とすると、タイミングＴ３でラッチ３１０Ｆにはアクセ
ス要求１がセットされ、信号５１は１になる。タイミン
グＴ３では１ビジーラッチ３００Ｃが２Ｊかつ０信号５
１が１Ｊであるので信号５９は１になり、アクセス要求
優先順位決定装置３１１で、優先順位決定論理でアクセ
ス要求２が選ばれれば、タイミングＴ４でラッチ３１１
Ｆにアクセス要求２がセットされ、信号５２が１になる
。タイミングＴ３では１ビジーラッチ３００Ｃが２．Ｊ
かつ１信号５１がＬであるので信号５６が１になりアク
セス要求３がラッチ３１２Ｂにセットされる。第９図か
られかる通り、アクセス要求２は、アクセス要求１が記
憶装置へ送出されたあとで、記憶装置へ送出される。こ
のように先に出されたアクセス要求が優先順位がとられ
ずに、アクセス要求優先順位決定装置中にとどまつてい
る場合、後に出されたアクセス要求が先に出されたアク
セス要求を追いぬくことがないように制御される。この
場合では、同一ボートへは１クロックピッチでアクセス
要求を出せないが、このケースはまれてある。本実施例
によれば、同時に複数のボートにアクセス要求をセット
しておくことができ、しかも、１アクセス要求制御装置
から送出されるアクセス要求の順序を変えることなく制
御できるという効果がある。

発明の効果 本発明によれば、従来の方式よりも多くのアクセス要求
制御装置をもつことができるので、より多くの装置から
のアクセス要求が受けつけられる。

またアクセス要求優先順位決定装置の方にも、アクセス
要求をセットするラッチを設け、１アクセス要求制御装
置あたり複数のアクセス要求を同時に出しておけるよう
にしたため、等価的にスタックが増加し、アクセス要求
のスタック機能が増強される。さらに優先順位決定論理
の論理段数が従来の方式よりも増加し、この論理だけで
１クロック分の時間がかかり、従来の方式の制御では２
クロックピッチでアクセス要求を記憶装置に送出するこ
とになつてしまうところを、従来通りの１クロックピッ
チの性能を保つように制御できる。

【図面の簡単な説明】

第１図は従来例を示すブロック図、第２図は本発明の対
象となる計算機システムの主要部を示すブロック図、第
３図は第２図のアクセス要求制御装置の具体例を示すブ
ロック図、第４図は第２図の記憶制御装置の具体例を示
すブロック図、第５図は本発明の一実施例を示すブロッ
ク図、第６図は第５図のアクセス要求セット信号作成論
理の具体例を示すブロック図、第７図は第５図のアクセ
ス要求許可信号作成論理の具体例を示すブロック図、第
８図および第９図は本発明を説明するタイムチャートで
ある。 １０・・・・・・演算装置、２０〜２３・・・・・・ア
クセス要求制御装置、３０・・・・・・記憶制御装置、
４０・・・・・・記憶装置、３００〜３０３・・・・・
・アクセス要求スタック装置、３００Ａ・・・・・・ス
タック、３００Ｂ・・・・・・アウトポインタ、３００
Ｃ・・・・・・ビジーラッチ、３００Ｄ・・・・・・ア
クセス要求セット信号作成論理、３００Ｅ・・・・・・
アクセス要求許可信号作成論理、３１０〜３１３・・・
・・・アクセス要求優先順位決定装置、３１０Ｂ〜３１
０Ｅ・・・・・・ラッチ、３００Ｋ・・・・・・優先順
位決定論理、３１０Ｍ・・・・・・アクセス要求許可論
理。

Claims (1)

【特許請求の範囲】
1. １ 複数のアクセス要求装置から独立にアクセス要求を
   受け、独立にアクセス可能な複数の記憶単位で構成され
   る記憶装置に上記アクセス要求間の優先順位をとつてア
   クセス要求を発生する記憶制御装置において、上記アク
   セス要求装置対応に該アクセス要求装置からのアクセス
   要求をスタックするスタック手段と、上記記憶単位対応
   に上記各スタック手段からのアクセス要求をセットする
   ラッチ手段と、上記記憶単位対応に上記ラッチ手段にセ
   ットされたアクセス要求の優先順位をとつて対応の記憶
   単位にアクセス要求を送出する手段と、上記アクセス要
   求装置対応に上記ラッチ手段にセットされているアクセ
   ス要求の数を記憶する手段と、該記憶手段の内容に応じ
   て、上記スタック手段からのラッチ手段へアクセス要求
   を送出し、かつ同一アクセス要求装置からのアクセス要
   求を順序をもつて記憶装置に送出することを制御する手
   段とからなる記憶制御装置。